KR100329752B1 - Method for forming silicon nitride layers and method for fabricating memory device using the same - Google Patents
Method for forming silicon nitride layers and method for fabricating memory device using the same Download PDFInfo
- Publication number
- KR100329752B1 KR100329752B1 KR1019990024019A KR19990024019A KR100329752B1 KR 100329752 B1 KR100329752 B1 KR 100329752B1 KR 1019990024019 A KR1019990024019 A KR 1019990024019A KR 19990024019 A KR19990024019 A KR 19990024019A KR 100329752 B1 KR100329752 B1 KR 100329752B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- nitride film
- silicon
- depositing
- layer
- Prior art date
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 85
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 80
- 239000010410 layer Substances 0.000 claims abstract description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 29
- 239000010937 tungsten Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 239000003292 glue Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010409 thin film Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D46/00—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
- B01D46/42—Auxiliary equipment or operation thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D46/00—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
- B01D46/0084—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours provided with safety means
Abstract
본 발명은 층간절연막 상에 글루층, 베리어메탈층 및 비트라인용 텅스텐층을 차례로 적층하는 제1단계; 상기 텅스텐층 상에 화학기상증착에 의해 제1실리콘질화막을 증착하되, 정조성(Stoichiometric Composition)에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 상기 제1실리콘질화막을 증착하는 제2단계; 포토리소그래피 및 식각 공정을 통해 상기 층간절연막 상에 적층된 박막들을 패터닝하는 제3단계; 상기 제3단계가 완료된 결과물 상에 화학기상증착에 의해 제2실리콘질화막을 증착하되, 정조성에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 상기 제2실리콘질화막을 증착하는 제4단계; 상기 제2실리콘질화막을 전면 건식 식각하는 제5단계; 및 상기 제5단계가 완료된 결과물을 질소를 포함하는 가스 분위기에서 열처리하여 상기 제1 및 제2 실리콘질화막을 정조성을 갖는 실리콘질화막으로 형성하는 제6단계를 포함하여 이루어짐을 특징으로 하는, 텅스텐 비트라인을 갖는 반도체메모리소자 제조방법에 관한 것으로, 본 발명은 실리콘질화막과 타물질간의 계면 특성 향상에 의해 산화 확산 통로의 발생을 억제시키므로써, 종래의 방법에서 나타나는 텅스텐 비트라인의 산화 및 리프팅 현상을 억제할 수 있다.The present invention comprises a first step of sequentially laminating a glue layer, a barrier metal layer and a tungsten layer for bit lines on the interlayer insulating film; Depositing a first silicon nitride film on the tungsten layer by chemical vapor deposition, and depositing the first silicon nitride film to have a silicon content relatively higher than that of a silicon in a stoichiometric composition; Patterning the thin films deposited on the interlayer insulating layer through photolithography and etching processes; Depositing the second silicon nitride film by chemical vapor deposition on the resultant of the third step, but depositing the second silicon nitride film to have a silicon content relatively higher than the silicon content in composition; A fifth step of dry etching the entire silicon nitride film; And a sixth step of forming the first and second silicon nitride films as a silicon nitride film having good composition by heat-treating the resultant product of the fifth step in a gas atmosphere containing nitrogen. The present invention relates to a method for manufacturing a semiconductor memory device having a semiconductor device, and the present invention suppresses the generation of an oxide diffusion channel by improving the interfacial properties between a silicon nitride film and another material, thereby suppressing the oxidation and lifting phenomenon of the tungsten bit line. can do.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 실리콘질화막 형성방법 및 그를 사용한 차세대 반도체메모리소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a silicon nitride film and a method for manufacturing a next-generation semiconductor memory device using the same.
잘 알려진 바와같이 256Mb(mega bit)급 이상의 다이나믹램(Dynamic RAM, 이하 DRAM이라 칭함)과 같은 초고집적 반도체메모리소자에서는 회로선폭을 0.15㎛∼0.13㎛로 구현하는 것이 바람직한 바, 이를 위한 노력이 계속 진행중이며, 아울러 미세해지는 선폭에 의한 속도 지연을 방지하기 위하여 차세대 DRAM의 워드라인 및 비트라인등을 폴리실리콘막 대신에 금속막으로 구현하는 기술이 꾸준히 연구되고 있다.As is well known, in ultra-high density semiconductor memory devices such as 256Mb (mega bit) or more of dynamic RAM (DRAM), it is desirable to realize circuit line widths of 0.15 to 0.13 µm. In order to prevent the speed delay caused by the finer line width, technology for implementing word lines and bit lines of next-generation DRAMs as metal films instead of polysilicon films has been steadily researched.
도1a 내지 도1c는 이러한 요구사항에 따라 제안된 종래기술에 따른 텅스텐 비트라인 제조 공정을 나타내는 것이다.1A-1C show a tungsten bitline manufacturing process according to the prior art proposed in accordance with these requirements.
후속 설명에서 상세하게 설명되겠지만, 텅스텐 비트라인을 적용하는 차세대 반도체소자 제조 공정에는 실리콘질화막(Si3N4)이 비트라인을 감싸는 구조를 갖는다. 이러한 실리콘질화막(Si3N4)은 반도체 제조 공정시, 소자분리공정시의 산화억제층, 노광공정시의 난반사방지층, 자기정렬콘택시의 식각정지층, 절연층 등 반도체소자 제조에 필요한 여러 공정에 널리 사용되고 있으나, 이러한 실리콘질화막은 다른 물질과의 열팽창계수 차이로 인해 그와 접하는 다른 물질과의 계면 특성이 매우 좋지 않다.As will be described in detail in the following description, in the next-generation semiconductor device manufacturing process using tungsten bit lines, a silicon nitride film (Si 3 N 4 ) has a structure surrounding the bit lines. Such silicon nitride films (Si 3 N 4 ) are used in the semiconductor manufacturing process, the oxide suppression layer during the device isolation process, the diffuse reflection prevention layer during the exposure process, the etch stop layer during the self-aligned contact, the insulating layer, etc. Although widely used in the silicon nitride film, due to the difference in thermal expansion coefficient with other materials, the interface characteristics with other materials in contact with the very poor.
그럼, 도1a 내지 도1c를 참조하여 종래기술에 따른 텅스텐 비트라인 제조 공정을 간략히 살펴보고, 실리콘질화막과 타물질층 간의 계면 특성에 대해 살펴보도록 한다.1A to 1C, a brief description will be made of a tungsten bit line manufacturing process according to the related art, and the interface characteristics between a silicon nitride film and another material layer will be described.
먼저, 도1a에 도시된 바와 같이, 예컨대 산화물과 같은 층간절연막(1) 상에 글루층(glue layer)인 타이타늄(Ti)층(2), 베리어메탈(barrier metal)층인 타이타늄질화물(TiN)층(3), 비트라인용 텅스텐(W)층(4), 그리고 난반사방지 등의 원활한 포토리소그래피(photolithography) 공정 및 식각 공정을 위한, 실리콘산화질화물(SiON)층(5) 및 실리콘질화물층(6)을 증착한다. 이어서, 도1b에 도시된 바와 같이, 포토리소그래피 및 식각 공정을 통해 비트라인 패턴을 형성한 다음, 스페이스용 실리콘질화물층(7)을 증착한다. 그리고, 도1c에 도시된 바와 같이, 실리콘질화물층(7)을 전면 건식 식각하여 비트라인 패턴 측벽에 스페이서를 형성하고 제2층간절연막(8) 형성 등 후속 공정을 진행한다.First, as shown in FIG. 1A, a titanium layer (Ti) layer 2 as a glue layer and a titanium nitride (TiN) layer as a barrier metal layer are formed on an interlayer insulating film 1 such as, for example, an oxide. (3), tungsten (W) layer (4) for bit lines, and silicon oxynitride (SiON) layer (5) and silicon nitride layer (6) for smooth photolithography and etching processes such as antireflection prevention. E). Subsequently, as shown in FIG. 1B, a bit line pattern is formed through photolithography and etching, and then a silicon nitride layer 7 for space is deposited. As shown in FIG. 1C, the silicon nitride layer 7 is entirely dry-etched to form spacers on the sidewalls of the bit line patterns, and subsequent processes such as forming the second interlayer insulating film 8 are performed.
이와 같이 실리콘질화물로 덮힌 스페이스형 비트라인 패턴이 형성 완료된 후, 후속 공정으로는 커패시터 제조 공정이 따르게 되는데, 특히 800℃ 이상의 열공정이 산소 분위기에서 커패시터 제조 공정이 진행될 경우, 텅스텐 비트라인의 산화와 패턴의 리프팅(Lifting) 현상이 일어나, 후속 공정 진행을 어렵게 한다.After the formation of the space-type bit line pattern covered with silicon nitride is completed, the subsequent process is followed by a capacitor manufacturing process. In particular, when the thermal process of 800 ° C. or more is performed in the oxygen manufacturing process, the oxidation and pattern of the tungsten bit line is performed. Lifting phenomenon occurs, making it difficult to proceed with subsequent processes.
이는 실리콘질화막과 다른 물질들간의 열팽창 계수 차이에 기인한 산소 확산 통로가 형성되고 그 통로를 통해서 확산된 산소가 텅스텐과 산화 반응을 일으킴으로써 발생하는 것이므로 이에 대한 대책이 요구되고 있는 실정이다. 특히 텅스텐으로의 산소 확산 통로는 텅스텐 상부의 실리콘질화물(6)과 텅스텐 측벽의 실리콘질화물(7) 사이의 계면(7a)과, 층간절연막(1)과 실리콘질화물(7) 바닥 사이의 계면(7b)이 된다.This is because the oxygen diffusion path is formed due to the difference in the coefficient of thermal expansion between the silicon nitride film and the other materials, and the oxygen diffused through the passage is caused by the oxidation reaction with tungsten, so the countermeasure is required. In particular, the oxygen diffusion path to tungsten includes the interface 7a between the silicon nitride 6 on the tungsten and the silicon nitride 7 on the tungsten sidewall and the interface 7b between the interlayer insulating film 1 and the bottom of the silicon nitride 7. )
이상에서 설명한 바와같이, 실리콘질화막은 타 물질과의 계면 특성이 매우 좋지 않기 때문에, 실리콘질화물을 적용한 반도체소자 제조 공정에서 여러문제가 나타나게 되는바, 실리콘질화막과 타 물질 간의 계면 치밀화를 위한 실리콘질화막 형성방법이 절실히 요구되고 있는 실정이며, 아울러 차세대 반도체메모리소자의 텅스텐 비트라인 제조 공정에 상기 실리콘질화막을 적용함에 있어 텅스텐 비트라인의 산화 또는 리프트 현상 등을 방지하기 위한 공정이 필요시 된다.As described above, since the silicon nitride film has very poor interface characteristics with other materials, various problems appear in the semiconductor device fabrication process using silicon nitride. Thus, the silicon nitride film is formed for densifying the interface between the silicon nitride film and other materials. A method is urgently needed, and in order to apply the silicon nitride film to a tungsten bit line manufacturing process of a next-generation semiconductor memory device, a process for preventing oxidation or lift of the tungsten bit line is required.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 질화막과 타 물질층 간의 계면 특성 향상을 위한 실리콘질화막 형성방법을 제공하고자 하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for forming a silicon nitride film for improving the interface property between the nitride film and another material layer.
또한 본 발명의 다른 목적은 상기 본 발명의 실리콘질화막 형성방법을 이용하여 텅스텐 비트라인의 산화 및 리프트 현상을 억제할 수 있는 차세대 메모리소자 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method for manufacturing a next-generation memory device that can suppress the oxidation and lift phenomenon of the tungsten bit line by using the silicon nitride film forming method of the present invention.
도1a 내지 도1c는 종래기술에 따른 텅스텐 비트라인 구조의 반도체메모리소자 제조 공정을 보여주는 단면도,1A to 1C are cross-sectional views illustrating a semiconductor memory device manufacturing process having a tungsten bit line structure according to the prior art;
도2a 내지 도2e는 본 발명의 일실시예에 따른 텅스텐 비트라인 구조의 반도체메모리소자 제조 공정을 보여주는 단면도.2A through 2E are cross-sectional views illustrating a process of manufacturing a semiconductor memory device having a tungsten bit line structure according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21, 28 : 층간절연막 22 : 타이타늄층21, 28: interlayer insulating film 22: titanium layer
23 : 타이타늄질화층 24 : 텅스텐층23 titanium nitride layer 24 tungsten layer
25 : 실리콘산화질화층 26 : 실리콘질화층(SiNx)25 silicon oxynitride layer 26 silicon nitride layer (SiN x )
27 : 스페이서용실리콘질화층(SiNx) 260, 270 : 실리콘질화층(Si3N4)27: silicon nitride layer for spacer (SiN x ) 260, 270 silicon nitride layer (Si 3 N 4 )
상기 목적을 달성하기 위하여 본 발명의 실리콘질화막 형성방법은, 반도체소자 제조공정에서의 실리콘질화막 형성방법에 있어서, 소정 공정이 완료된 결과물상에 화학기상증착에 의해 실리콘질화막을 증착하되, 정조성에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 상기 실리콘질화막을 증착하는 제1단계; 및 상기 제1단계가 완료된 결과물을 질소를 포함하는 가스 분위기에서 열처리하여 상기 실리콘질화막을 정조성을 갖는 실리콘질화막으로 형성하는 제2단계를 포함하여 이루어짐을 특징으로 한다.In order to achieve the above object, the silicon nitride film forming method of the present invention is a method of forming a silicon nitride film in a semiconductor device manufacturing process, wherein the silicon nitride film is deposited by chemical vapor deposition on a result of completion of a predetermined process, Depositing the silicon nitride film to have a silicon content relatively higher than that of silicon; And a second step of forming the silicon nitride film as a silicon nitride film having a crystallization property by heat-treating the resultant product of the first step in a gas atmosphere containing nitrogen.
또한, 상기 목적을 달성하기 위하여 본 발명의 반도체메모리소자 제조방법은, 층간절연막 상에 글루층, 베리어메탈층 및 비트라인용 텅스텐층을 차례로 적층하는 제1단계; 상기 텅스텐층 상에 화학기상증착에 의해 제1실리콘질화막을 증착하되, 정조성(Stoichiometric Composition)에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 상기 제1실리콘질화막을 증착하는 제2단계; 포토리소그래피 및 식각 공정을 통해 상기 층간절연막 상에 적층된 박막들을 패터닝하는 제3단계; 상기 제3단계가 완료된 결과물 상에 화학기상증착에 의해 제2실리콘질화막을 증착하되, 정조성에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 상기 제2실리콘질화막을 증착하는 제4단계; 상기 제2실리콘질화막을 전면 건식 식각하는 제5단계; 및 상기 제5단계가 완료된 결과물을 질소를 포함하는 가스 분위기에서 열처리하여 상기 제1 및 제2 실리콘질화막을 정조성을 갖는 실리콘질화막으로 형성하는 제6단계를 포함하여 이루어짐을 특징으로 한다.In addition, in order to achieve the above object, the semiconductor memory device manufacturing method of the present invention, the first step of sequentially laminating a glue layer, a barrier metal layer and a tungsten layer for bit lines on the interlayer insulating film; Depositing a first silicon nitride film on the tungsten layer by chemical vapor deposition, and depositing the first silicon nitride film to have a silicon content relatively higher than that of a silicon in a stoichiometric composition; Patterning the thin films deposited on the interlayer insulating layer through photolithography and etching processes; Depositing the second silicon nitride film by chemical vapor deposition on the resultant of the third step, but depositing the second silicon nitride film to have a silicon content relatively higher than the silicon content in composition; A fifth step of dry etching the entire silicon nitride film; And a sixth step of forming the first and second silicon nitride films as the silicon nitride film having the composition by heat-treating the resultant product in which the fifth step is completed in a gas atmosphere containing nitrogen.
상기 본 발명의 실리콘질화막 형성방법 및 반도체메모리소자제조방법의 각각에서, 바람직하게, 화학기상증착되는 실리콘질화막은 아래의 화학식1로 표현되는 것을 특징으로 하고, 열처리에 의해 형성되는 실리콘질화막은 Si3N4의 화학식으로표현되는 것을 특징으로 한다.In each of the silicon nitride film forming method and the semiconductor memory device manufacturing method of the present invention, preferably, the chemical vapor deposition silicon nitride film is represented by the following formula (1), the silicon nitride film formed by heat treatment is Si 3 It is characterized by represented by the formula of N 4 .
상술한 본 발명은 다음과 같은 특징적 작용효과를 갖는다.The present invention described above has the following characteristic effects.
본 발명의 실리콘질화막 형성방법에서는, 증착 및 열처리에 의해 실리콘질화막을 형성하므로써, 열처리시 실리콘질화막내의 여분 실리콘과 분위기 가스내의 질소가 반응하도록 하여 실리콘질화막을 정조성을 갖도록 하는 것뿐만 아니라 실리콘질화막과 타 물질층 간의 계면이 치밀해지도록 하여 실리콘질화막과 타 물질 간의 계면 특성을 향상시킨다.In the method of forming the silicon nitride film of the present invention, the silicon nitride film is formed by vapor deposition and heat treatment, so that the silicon nitride film has a fine structure as well as allowing the silicon nitride film to react with the extra silicon in the silicon nitride film during the heat treatment and the nitrogen in the atmosphere gas. The interface between the material layers becomes dense, thereby improving the interface characteristics between the silicon nitride film and other materials.
아울러, 이러한 본 발명의 실리콘질화막 형성방법을 적용하여 텅스텐 비트라인을 갖는 반도체메모리소자를 제조할 경우, 계면 특성 향상에 의해 산화 확산 통로의 발생을 억제시키므로써, 종래의 방법에서 나타나는 텅스텐 비트라인의 산화 및 리프팅 현상을 억제할 수 있다.In addition, when fabricating a semiconductor memory device having a tungsten bit line by applying the silicon nitride film forming method of the present invention, by suppressing the generation of the oxide diffusion path by improving the interface characteristics, Oxidation and lifting phenomenon can be suppressed.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2a 내지 도2e는 본 발명의 일실시예에 따른 텅스텐 비트라인 구조의 반도체메모리소자 제조 공정을 보여주는 단면도이다.2A through 2E are cross-sectional views illustrating a process of manufacturing a semiconductor memory device having a tungsten bit line structure according to an embodiment of the present invention.
먼저, 도2a에 도시된 바와 같이, 예컨대 산화물과 같은 층간절연막(21) 상에 글루층(glue layer)인 타이타늄층(22), 베리어메탈(barrier metal)층인 타이타늄질화층(23), 비트라인용 텅스텐층(24), 그리고 난반사방지 등의 원활한 포토리소그래피 공정 및 식각 공정을 위한, 실리콘산화질화층(25) 및 실리콘질화물층(26)을 증착한다. 상기 실리콘산화질화층(25)은 생략이 가능하다.First, as shown in FIG. 2A, a titanium layer 22 as a glue layer, a titanium nitride layer 23 as a barrier metal layer, and a bit line are formed on an interlayer insulating film 21 such as an oxide. A silicon oxynitride layer 25 and a silicon nitride layer 26 are deposited for a smooth tungsten layer 24 and a smooth photolithography process and an etching process such as diffuse reflection prevention. The silicon oxynitride layer 25 may be omitted.
이때, 실리콘질화물층(26)은 저압력화학기상증착(Low Pressure Chemical Vapor Deposition) 또는 플라즈마화학가상증착법(Plasma Chemical Vapor Deposition)에 의해 증착하되, 예컨대 상기 화학식1로 표현되도록 정조성(Stoichiometric Composition)에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 증착한다.In this case, the silicon nitride layer 26 is deposited by Low Pressure Chemical Vapor Deposition or Plasma Chemical Vapor Deposition, for example, to be represented by Formula 1 above. It is deposited to have a relatively higher silicon content than the silicon content in.
이어서, 도2b에 도시된 바와 같이, 포토리소그래피 및 식각 공정을 통해 비트라인 패턴을 형성한 다음, 스페이스용 실리콘질화층(27)을 증착한다.Subsequently, as shown in FIG. 2B, a bit line pattern is formed through photolithography and etching, and then a silicon nitride layer 27 for space is deposited.
이때 역시 상기 실리콘질화층(27)은 저압력화학기상증착 또는 플라즈마화학가상증착에 의해 증착하되, 예컨대 상기 화학식1로 표현되도록 정조성에서의 실리콘 함량보다 상대적으로 많은 실리콘 함량을 갖도록 증착한다.At this time, the silicon nitride layer 27 is deposited by low pressure chemical vapor deposition or plasma chemical vapor deposition, but is deposited to have a silicon content relatively higher than the silicon content in the composition to be represented, for example, by the formula (1).
그리고, 도2c에 도시된 바와 같이, 상기 실리콘질화층(27)을 전면 건식 식각하여 비트라인 패턴 측벽에 스페이서를 형성한다.As shown in FIG. 2C, the silicon nitride layer 27 is dry-etched on the entire surface to form a spacer on the sidewalls of the bit line patterns.
이어서, 도2d에 도시된 바와 같이 질소(N)를 포함하는 가스 분위기에서 열처리하여 상기 실리콘질화막(26, 27)을 각각 Si3N4의 화학식으로 표현되는 정조성을갖는 실리콘질화막(260, 270)으로 형성하여, 실리콘질화막(260, 270)과 타 물질간의 계면을 치밀화시킨다.Subsequently, as illustrated in FIG. 2D, the silicon nitride films 26 and 27 may be heat-treated in a gas atmosphere containing nitrogen (N), and the silicon nitride films 260 and 270 having a purity may be represented by the chemical formula of Si 3 N 4 , respectively. In this case, the interface between the silicon nitride films 260 and 270 and other materials is densified.
이때, 상기 열처리는 노형(Furnace Type) 혹은 급속형(Rapid Thermal Type)으로 실시할 수 있으며, N2, NH3및 NF3중 어느한 가스 분위기 또는 이들의 조합된 가스 분위기 하에서 그리고 500∼1000℃의 온도하에서 30초 내지 120분 동안 실시함이 바람직하다.At this time, the heat treatment may be carried out in a furnace type (Furnace Type) or rapid (Rapid Thermal Type), and any one of N 2 , NH 3 and NF 3 gas atmosphere or a combined gas atmosphere and 500 to 1000 ℃ It is preferably carried out for 30 seconds to 120 minutes at a temperature of.
이어서, 도2e는 전면에 층간절연막(28)을 형성한 상태로서, 이후의 후속 공정을 진행한다.Subsequently, FIG. 2E is a state in which the interlayer insulating film 28 is formed on the entire surface, and subsequent steps are performed.
후속 공정으로는 커패시터 제조 공정이 따르게 되는데, 특히 800℃ 이상의 열공정이 산소 분위기에서 진행되더라도, 실리콘질화막의 계면은 치밀화되어 있어 산화 확산 통로의 발생을 억제시키므로써, 종래의 방법에서 나타나는 텅스텐 비트라인의 산화 및 리프팅 현상을 억제할 수 있다.Subsequent processes are followed by a capacitor manufacturing process. In particular, even if a thermal process of 800 ° C. or higher is performed in an oxygen atmosphere, the interface of the silicon nitride film is densified, thereby suppressing the occurrence of an oxide diffusion channel, thereby preventing the occurrence of the tungsten bit line. Oxidation and lifting phenomenon can be suppressed.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은, 타물질과의 게면 특성이 향상된 실리콘질화막을 형성할 수 있으며, 이를 적용하여 텅스텐 비트라인 구조의 차세대 반도체메모리소자를 제조하면, 후속 산소 분위기의 열공정에서 발생하는 텅스텐 비트라인의 산화 및 리프팅 현상을 억제한다. 이로써 후속 공정을 원활하게 하여 텅스텐 비트라인을 사용하는 차세대 반도체 소자 개발을 가능하게 한다.According to the present invention, a silicon nitride film having improved surface properties with other materials can be formed, and when applied to fabricate a next-generation semiconductor memory device having a tungsten bit line structure, oxidation of a tungsten bit line generated in a thermal process in a subsequent oxygen atmosphere And suppressing the lifting phenomenon. This facilitates subsequent processes, enabling the development of next-generation semiconductor devices using tungsten bit lines.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024019A KR100329752B1 (en) | 1999-06-24 | 1999-06-24 | Method for forming silicon nitride layers and method for fabricating memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024019A KR100329752B1 (en) | 1999-06-24 | 1999-06-24 | Method for forming silicon nitride layers and method for fabricating memory device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003654A KR20010003654A (en) | 2001-01-15 |
| KR100329752B1 true KR100329752B1 (en) | 2002-03-25 |
Family
ID=19595011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024019A KR100329752B1 (en) | 1999-06-24 | 1999-06-24 | Method for forming silicon nitride layers and method for fabricating memory device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329752B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732741B1 (en) * | 2001-06-22 | 2007-06-27 | 주식회사 하이닉스반도체 | Method for forming bitline in semiconductor device |
| KR20030093011A (en) * | 2002-06-01 | 2003-12-06 | 주식회사 하이닉스반도체 | Method for forming electrode of semiconductor device |
-
1999
- 1999-06-24 KR KR1019990024019A patent/KR100329752B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003654A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (en) | Method of forming a metal gate | |
| KR100234379B1 (en) | Manufacturing method of semiconductor memory device with preventible oxidation of bit-line | |
| KR20050012611A (en) | Fabricating method of semiconductor device with poly/tungsten gate electrode | |
| KR100329752B1 (en) | Method for forming silicon nitride layers and method for fabricating memory device using the same | |
| KR100444492B1 (en) | Method for fabricating semiconductor device | |
| KR100596775B1 (en) | Method of manufacturing semiconductor device | |
| KR20000004349A (en) | Method for manufacturing semiconductor device | |
| KR100522760B1 (en) | method for fabricating memory device having tungsten bitline | |
| KR100447256B1 (en) | Method for manufacturing a semiconductor device | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| KR100290781B1 (en) | Semiconductor device and manufacturing method | |
| KR100623587B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100332122B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| KR100811258B1 (en) | Method of fabricating the semiconductor device having WSix gate structure | |
| KR101051953B1 (en) | Gate forming method of flash memory device | |
| KR20030059439A (en) | Tungsten gate and method of forming the same | |
| KR100347142B1 (en) | Fabricating method of dielectric film | |
| KR100219509B1 (en) | Method for forming metal layer in semiconductor device | |
| KR20010003423A (en) | Method of forming a tungsten bit-line in a semiconductor device | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100438660B1 (en) | Method for forming the contact hole of semiconductor device | |
| KR100353822B1 (en) | A method for forming gate electrode in semiconductor device | |
| KR100222049B1 (en) | Method for forming a polycideline of semiconductor device | |
| KR100341847B1 (en) | Method of forming a bit line in a semiconductor device | |
| KR100745905B1 (en) | Method of Forming Tungsten Bit Line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |