KR100327928B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR100327928B1
KR100327928B1 KR1019970037186A KR19970037186A KR100327928B1 KR 100327928 B1 KR100327928 B1 KR 100327928B1 KR 1019970037186 A KR1019970037186 A KR 1019970037186A KR 19970037186 A KR19970037186 A KR 19970037186A KR 100327928 B1 KR100327928 B1 KR 100327928B1
Authority
KR
South Korea
Prior art keywords
signal line
liquid crystal
pixel electrode
source signal
crystal display
Prior art date
Application number
KR1019970037186A
Other languages
Korean (ko)
Other versions
KR19980018346A (en
Inventor
요시노리 시마다
히로유끼 오가미
다까유끼 시마다
요시까즈 사꾸하나
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP31528596A external-priority patent/JP3312720B2/en
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19980018346A publication Critical patent/KR19980018346A/en
Application granted granted Critical
Publication of KR100327928B1 publication Critical patent/KR100327928B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 액정 표시 장치는 게이트 신호 라인과, 게이트 신호 라인과 교차하는 소스 신호 라인과, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막과, 층간 절연막 상에 형성된 픽셀 전극을 포함하며, 게이트 신호 라인의 양측에서 서로 인접하는 제1 픽셀 전극 및 제2 픽셀 전극은 제1 픽셀 전극 및 제2 픽셀 전극에 의해 샌드위치되어지는 게이트 신호 라인과 부분적으로 중첩되며, 제1 픽셀 전극과 게이트 신호 라인의 중첩폭은 제2 픽셀 전극과 게이트 신호 라인의 중첩폭과는 다르다.The liquid crystal display of the present invention includes a gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, The first pixel electrode and the second pixel electrode which are adjacent to each other on both sides of the line are partially overlapped with the gate signal line sandwiched by the first pixel electrode and the second pixel electrode and the overlapping of the first pixel electrode and the gate signal line The width is different from the overlap width of the second pixel electrode and the gate signal line.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 컴퓨터 및 OA 장치 등의 표시부에 사용되는 액정 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 우수한 표시 특성 및 고 개구율을 갖는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device used in a display portion such as a computer and an OA device. More particularly, the present invention relates to a liquid crystal display device having excellent display characteristics and high aperture ratio.

종래부터, 액티브 매트릭스 기판을 사용하는 액정 표시 장치가 컴퓨터 및 OA 장치의 표시 장치로서 알려져 있다. 액티브 매트릭스 기판을 사용하는 액정 표시 장치의 일례를 도 26에 도시하였다. 이 예에서의 액티브 매트릭스 기판은 스위칭 소자로서 박막 트랜지스터(이하에서 TFT라 칭함)를 갖는다.Conventionally, a liquid crystal display device using an active matrix substrate is known as a display device of a computer and an OA device. An example of a liquid crystal display device using an active matrix substrate is shown in Fig. The active matrix substrate in this example has a thin film transistor (hereinafter referred to as a TFT) as a switching element.

도 26을 참조하면, 유리 등으로 제조된 기판 상에 TFT(106) 및 픽셀 캐패시터(108)가 매트릭스형으로 형성되어 있다. 각 TFT(106)의 게이트 전극은 대응하는 게이트 신호 라인(104)에 접속되어, TFT(106)는 게이트 신호 라인(104)을 통해 게이트 전극으로 입력된 신호에 응답하여 스위치 온 및 스위치 오프된다. TFT(106)의 소스 전극은 대응하는 소스 신호 라인(102)에 접속되어, 비디오 신호가 TFT(106)로 입력된다. TFT(106)의 드레인 전극은 픽셀 전극과 대응하는 픽셀 캐패시터(108)의 한 단자에 접속된다. 픽셀 캐패시터(108)의 다른 단자는 대응하는 픽셀 캐패시터 라인(110)에 접속되며 또한 액티브 매트릭스 기판에 대향하는 기판 상에 제공된 대향 전극에 접속된다.Referring to Fig. 26, a TFT 106 and a pixel capacitor 108 are formed in a matrix on a substrate made of glass or the like. The gate electrode of each TFT 106 is connected to the corresponding gate signal line 104 so that the TFT 106 is switched on and off in response to a signal input to the gate electrode through the gate signal line 104. The source electrode of the TFT 106 is connected to the corresponding source signal line 102, and a video signal is input to the TFT 106. [ The drain electrode of the TFT 106 is connected to one terminal of the corresponding pixel capacitor 108 with the pixel electrode. The other terminal of the pixel capacitor 108 is connected to the corresponding pixel capacitor line 110 and also to the counter electrode provided on the substrate facing the active matrix substrate.

도 27은 이러한 구성의 액티브 매트릭스 기판의 평면도를 도시하며, 도 28은 도 27의 A-A'선을 따라 절취한 단면도이며, 도 29는 도 27의 B-B'을 따라 절취한 단면도이다.FIG. 27 is a plan view of the active matrix substrate having such a structure, FIG. 28 is a cross-sectional view taken along line A-A 'of FIG. 27, and FIG. 29 is a cross-sectional view taken along line B-B' of FIG. 27.

도 27 및 도 28을 참조해 보면, 액정 표시 장치의 각 픽셀은 TFT(106)(도 26 참조), 신장된 드레인 전극(125), 기억 캐패시터 전극(126) 및 픽셀 전극(140)을 포함한다. 도 29를 참조해 보면, 각 픽셀마다, 게이트 전극과 함께 게이트 신호 라인(104), 게이트 절연막(103), 반도체 층(134), 채널 보호층(128), 함께 소스 및 드레인 전극을 형성하는 n+-Si 층(130) 및 ITO (인듐 주석 산화물)막 (132), 금속층으로 이루어진 소스 신호 라인(102), 층간 절연막(136), 및 투명 도전층으로 이루어진 픽셀 전극(140)이 기술된 순서로 투명 절연 기판(120) 상에 형성되어 액티브 매트릭스 기판이 형성된다. 픽셀 전극(140)은 층간 절연막(136)을 통해 형성된 접속 구멍(142) (도 28 참조)을 통해 TFT(106)의 드레인 전극에 접속된다. 도 28 및 도 29는 또한 액티브 매트릭스 기판에 대향하도록 제공된 기판(122)이 도시되어 있으며, 이들 기판 사이에는 액정층(112)이 제공되어 있다.27 and 28, each pixel of the liquid crystal display device includes a TFT 106 (see FIG. 26), an elongated drain electrode 125, a storage capacitor electrode 126, and a pixel electrode 140 . 29, for each pixel, a gate signal line 104, a gate insulating film 103, a semiconductor layer 134, a channel protective layer 128, a gate electrode, The pixel electrode 140 made of the + -Si layer 130 and the ITO (indium tin oxide) film 132, the source signal line 102 made of the metal layer, the interlayer insulating film 136, Is formed on the transparent insulating substrate 120 to form an active matrix substrate. The pixel electrode 140 is connected to the drain electrode of the TFT 106 through the connection hole 142 (see FIG. 28) formed through the interlayer insulating film 136. 28 and 29 also show a substrate 122 provided to face an active matrix substrate, and a liquid crystal layer 112 is provided between these substrates.

상기 구성의 액티브 매트릭스 기판에 있어서는, 게이트 신호 라인(104) 이나 소스 신호 라인(102)과 픽셀 전극(140) 사이에 층간 절연막(136)이 형성된다. 이것에 의해 픽셀 전극(104)의 주변부가 신호 라인(102 및 104)과 중첩된다. 그 결과, 고 개구율을 갖는 액정 표시 장치를 얻을 수 있다. 더우기, 중첩된 픽셀 전극(104)은 신호 라인들에서의 전위로 인해 발생된 전계를 차폐시켜 액정 분자의 배향 불량을 효과적으로 억제시킬 수 있다.In the active matrix substrate having the above structure, an interlayer insulating film 136 is formed between the gate signal line 104 and the source signal line 102 and the pixel electrode 140. As a result, the periphery of the pixel electrode 104 overlaps with the signal lines 102 and 104. As a result, a liquid crystal display device having a high aperture ratio can be obtained. Moreover, the overlapped pixel electrode 104 can shield the electric field generated due to the electric potential at the signal lines, effectively restraining the alignment defect of the liquid crystal molecules.

도 28 및 도 29를 참조해 보면, 액티브 매트릭스 기판에 대향하는 기판(122) 상에 차광 층(144) 및 칼라 필터를 구성하는 적색, 녹색, 또는 청색을 나타내는 칼라층(146)이 형성되며, 이들 기판 사이에는 액정층(112)이 제공되어 있다. 칼라 필터 상에는 대향 전극(148)과 배향막(150)이 기술된 순서로 형성된다. 액정층(112)과 접촉하여 액티브 매트릭스 기판의 표면 상에 다른 배향막(150)이 형성된다.28 and 29, a color layer 146 representing red, green, or blue constituting the light shielding layer 144 and the color filter is formed on the substrate 122 opposed to the active matrix substrate, A liquid crystal layer 112 is provided between these substrates. On the color filter, the counter electrode 148 and the alignment film 150 are formed in the order described. Another alignment film 150 is formed on the surface of the active matrix substrate in contact with the liquid crystal layer 112.

도 30a는 도 27의 일부에 대한 확대 평면도로서, 여기서는 게이트 신호 라인(104)과 소스 신호 라인(102)이 서로 교차되어 있다. 도 30b는 도 30a의 C-C'선을 따라 절취한 단면도로서, 소스 신호 라인(102)과 픽셀 전극(140)의 중첩 부분을 도시하고 있다.Fig. 30A is an enlarged plan view of a part of Fig. 27, in which the gate signal line 104 and the source signal line 102 are crossed with each other. 30B is a cross-sectional view taken along the line C-C 'in FIG. 30A, showing overlapping portions of the source signal line 102 and the pixel electrode 140. FIG.

도 30a를 참조해 보면, 수직으로 인접하는 픽셀 전극(140)은 대응하는 게이트 신호 라인(104)과 중첩폭 dg1 및 dg2만큼 중첩되어 있는 반면에, 수평으로 인접하는 픽셀 전극(140)은 대응하는 소스 신호 라인(102)과 중첩폭 ds1 및 ds2만큼 중첩되어 있다. 이들 중첩폭은 일반적으로 차광 막으로서 작용하는 게이트 신호 라인(104) 및 소스 신호 라인(102)의 프로세싱 정밀도, 게이트 신호 라인(104) 및 소스 신호 라인(102)과 픽셀 전극(140)의 중첩 정밀도, 및 픽셀 전극(140)의 프로세싱 정밀도를 고려하여 결정된다. 종래부터, 픽셀 전극(140)은 중첩폭 dg1 및 dg2는 서로 동일하며 중첩폭 ds1 및 ds2는 서로 동일하게 되도록 게이트 신호 라인(104) 및 소스 신호 라인(102)과 중첩된다.Referring to FIG. 30A, vertically adjacent pixel electrodes 140 overlap with corresponding gate signal lines 104 by overlap widths dg1 and dg2, while horizontally adjacent pixel electrodes 140 correspond to corresponding Overlapping with the source signal line 102 by overlap widths ds1 and ds2. These overlapping widths generally correspond to the processing precision of the gate signal line 104 and the source signal line 102 serving as the light shielding film and the processing accuracy of the gate signal line 104 and the overlapping precision of the source signal line 102 and the pixel electrode 140 And the processing precision of the pixel electrode 140 are taken into account. Conventionally, the pixel electrode 140 overlaps the gate signal line 104 and the source signal line 102 such that the overlap widths dg1 and dg2 are equal to each other and the overlap widths ds1 and ds2 are equal to each other.

픽셀 전극이 상술된 바와 같이 신호 라인과 중첩되어지는 액정 표시 장치를 프레임 반전 구동 방법(frame inversion driving method)으로 구동되는 한은 문제는 없다. 그러나, 이러한 액정 표시 장치를 게이트 라인 반전 구동 방법 또는 도트 반전 구동 방법으로 구동시킬 경우에는, 다음과 같은 문제가 발생한다. 즉, 도 30b를 참조해 보면, 인접하는 픽셀 전극 간에서 발생된 전계에 의해 액정 분자(152a)의 배향이 불량해져, 역 프리틸트 각의 액정 분자(152b)를 갖는 역 틸트 구역이 생성되는 데, 즉 액정 분자(152b)의 배향이 액정 분자(152a)의 배향 방향 D1(도 30a 참조)과 반대 방향으로 된다. 이러한 역 틸트 구역의 생성으로 광 누설이 초래됨으로써 제조된 액정 표시 장치의 표시 특성이 극도로 저하된다.There is no problem as long as the liquid crystal display device in which the pixel electrode is overlapped with the signal line as described above is driven by the frame inversion driving method. However, when such a liquid crystal display device is driven by the gate line inversion driving method or the dot inversion driving method, the following problems arise. That is, referring to FIG. 30B, the alignment of the liquid crystal molecules 152a is poor due to the electric field generated between the adjacent pixel electrodes, and a reverse tilt region having the liquid crystal molecules 152b having the reverse pretilt angle is generated , that is, D 1 and the alignment direction of the alignment the liquid crystal molecules (152a) of the liquid crystal molecules (152b) (see FIG. 30a) is the opposite direction. The generation of light by this reverse tilt zone causes the display characteristics of the manufactured liquid crystal display device to be extremely reduced.

액정 분자의 배향 불량으로 인한 액정 표시 장치의 광 누설을 방지하기 위해, 게이트 신호 라인 및 소스 신호 라인과 픽셀 전극의 중첩폭을 증가시키는 방법이 공지되어 있다. 그러나, 중첩폭을 증가시키면 액정 표시 장치에서 차광 부분의 점유율이 중가하여 개구율이 감소하게 된다는 다른 문제를 초래한다.A method of increasing the overlap width between the gate signal line and the source signal line and the pixel electrode is known in order to prevent light leakage of the liquid crystal display device due to orientation defects of the liquid crystal molecules. However, when the overlap width is increased, the occupancy rate of the light shielding portion is increased in the liquid crystal display device, which causes another problem that the aperture ratio is decreased.

또한 각 픽셀을 도 31a 내지 도 31c에서 도시된 바와 같이 서로 다른 액정 분자의 배향 방향 D1및 D2를 갖는 두 부분으로 분할하는 액정 표시 장치도 공지되어 있다. 도 31a는 게이트 신호 라인(104) 및 소스 신호 라인(102)이 서로 교차하는 액정 표시 장치의 일부에 대한 평면도를 도시한 것이다. 도 31b는 도 31a의 C-C'선을 따라 절취한 단면도이며, 도 31c는 도 31a의 D-D'선을 따라 절취한 단면도이다.Further, a liquid crystal display device is also known in which each pixel is divided into two portions having different alignment directions D 1 and D 2 of different liquid crystal molecules as shown in Figs. 31A to 31C. 31A shows a plan view of a part of a liquid crystal display device in which a gate signal line 104 and a source signal line 102 intersect with each other. 31B is a cross-sectional view taken along line C-C 'of FIG. 31A, and FIG. 31C is a cross-sectional view taken along a line D-D' of FIG. 31A.

이러한 액정 표시 장치에 있어서는, 또한 픽셀 전극은 종래부터 도 31a에서 도시된 바와 같이 중첩폭 dg1 및 dg2가 서로 동일하며 중첩폭 ds1 및 ds2가 서로 동일하도록 신호 라인과 중첩된다. 이것은 액정 표시 장치를 플레임 반전 방법으로 구동시킬 경우에는 문제는 없다. 그러나, 상기의 경우에서와 같이, 게이트 라인 반전 구동 방법, 소스 라인 구동 방법, 또는 도트 라인 구동 방법으로 구동시킬 경우에는, 다음과 같은 문제가 발생한다. 즉, 인접하는 픽셀 전극 간에서 발생된 전계에 의해 액정 분자(152a)의 배향이 불량해져, 도 31b 및 도 31c에서 도시된 바와 같이 역 프리틸트 각의 액정 분자(152b)를 갖는 역 틸트 구역이 생성되어, 광 누설이 초래됨으로써 제조된 액정 표시 장치의 표시 특성이 극도로 저하된다.In this liquid crystal display device, the pixel electrodes are overlapped with the signal lines so that the overlap widths dg1 and dg2 are equal to each other and overlap widths ds1 and ds2 are equal to each other, as shown in Fig. 31A. This is not a problem when the liquid crystal display device is driven by the flip-flip method. However, as in the case described above, the following problems arise when driving by the gate line inversion driving method, the source line driving method, or the dot line driving method. That is, the orientation of the liquid crystal molecules 152a becomes poor due to the electric field generated between adjacent pixel electrodes, and as shown in Figs. 31B and 31C, the reverse tilt region having the liquid crystal molecules 152b of the reverse pretilt angle Resulting in light leakage, and the display characteristics of the manufactured liquid crystal display device are extremely deteriorated.

이러한 경우, 상기의 경우에서와 같이, 픽셀 라인과 게이트 신호 라인 및 소스 신호 라인의 중첩폭을 증가시켜 액정 분자의 배향 불량으로 인한 광 누설을 방지시킬 수 있다. 그러나, 이것은 액정 표시 장치에서 차광부의 점유율을 증가시켜 개구율을 저하시킨다라는 다른 문제를 발생시킨다.In this case, as in the above case, the overlap width of the pixel line, the gate signal line, and the source signal line can be increased to prevent light leakage due to the orientation defect of the liquid crystal molecules. However, this causes another problem that the occupancy rate of the light-shielding portion is increased and the aperture ratio is lowered in the liquid crystal display device.

다시 도 27 및 28을 참조해 보면, 참조 부호(154)로 표시된 바와 같이 각 접속 구멍(142)이나 또는 그 주변 영역에서도 역 틸트 구역이 발생된다. 이러한 역 틸트 구역은 특히 기판 표면에 대해 접속 구멍(142)의 내벽 각이 45。를 넘는 경우에 발생되는 경향이 있다. 광 누설은 액정층(112)이 투광 상태에서 차광 상태로 전환될 때에도 발생될 수 있다.Referring again to Figures 27 and 28, a reverse tilt zone is also generated in each of the connection holes 142, or in the vicinity thereof, as indicated by reference numeral 154. This reverse tilt zone tends to occur particularly when the inner wall angle of the connection hole 142 is greater than 45. with respect to the substrate surface. The light leakage may also occur when the liquid crystal layer 112 is switched from the light-transmitting state to the light-shielding state.

접속 구멍이나 또는 그 주변부에서의 광 누설을 방지시키기 위한 방법으로서, 접속 구멍(142)이나 또는 그 주변 영역을 접속 구멍(142)이 상부에 형성되는 기억 캐패시터 전극(126)에 대해 차광 물질을 사용하여 차광하는 것이 공지되어 있다. 그러나, 완전한 차광을 위해서는 기억 캐패시터 전극(126)의 사이즈를 층분히 크게 할 필요가 있다. 이것은 각 픽셀의 표시 영역을 실제로 감소시켜 제조된 액정 표시 장치의 개구율을 감소시키는 문제를 야기시킨다.Shielding material is used for the connection hole 142 or the peripheral area thereof to the storage capacitor electrode 126 in which the connection hole 142 is formed at the upper part thereof as a method for preventing light leakage at the connection hole or its peripheral part Thereby shielding the light from the light. However, it is necessary to increase the size of the storage capacitor electrode 126 in order to achieve complete shielding. This causes a problem of reducing the aperture ratio of the liquid crystal display device manufactured by actually reducing the display area of each pixel.

일본 공개 특허 제 5-249494호에서는 액티브 매트릭스형 액정 표시 장치에서 역 틸트 구역의 생성을 억제시키는 방법에 대해 개시되어 있다. 개시된 방법에 의하면, 기판 표면에 대해 픽셀 전극과 게이트 및 소스 신호 라인 간에서의 경사진 단차(step) 각을 60。 또는 그 이하로 설정하여 표시 스크린 상에서 디스클리네이션(disclination) 라인이 발생되는 것을 방지시킨다.Japanese Patent Laid-Open No. 5-249494 discloses a method for suppressing the generation of a reverse tilt zone in an active matrix type liquid crystal display device. According to the disclosed method, the inclination step angle between the pixel electrode and the gate and source signal lines with respect to the substrate surface is set to 60 or less so that a disclination line is generated on the display screen .

그러나, 상기 방법에 따르면 상기 공보에 개시된 바와 같이, 픽셀 전극과 게이트 및 소스 신호 라인 간에서의 단차가 2㎛를 초과할 경우에는 만족스러운 결과를 얻을 수 없다. 예를 들어, 도 28에서 도시된 접속 구멍(142)의 경우, (층간 절연막(136)의 두께에 대응하는) 단차가 2㎛를 초과하면 접속 구멍(142)이나 또는 그 주변에서 역 틸트 구역이 생성된다. 그러므로, 상기 방법을 접속 구멍(142)에 적용시키기 위해서는 층간 절연막(136)의 두께를 2㎛ 또는 그 이하로 해야 한다.However, according to the method described above, satisfactory results can not be obtained when the step difference between the pixel electrode and the gate and source signal lines exceeds 2 탆. 28, when the step difference (corresponding to the thickness of the interlayer insulating film 136) exceeds 2 mu m, a reverse tilt region is formed at or around the connection hole 142 . Therefore, in order to apply the above method to the connection hole 142, the thickness of the interlayer insulating film 136 should be 2 占 퐉 or less.

한편, 층간 절연막(136)은 액정층(112)과접촉하여 층간 절연막(136) 상에 형성되어질 배향막(150)을 평탄화시키는 데 필요한 평탄면을 갖기에 충분히 두터울 필요가 있다. 따라서, 층간 절연막(136)의 두께를 2㎛ 또는 그 이하로 설정하는 것은 사실상 곤란하다. 그러므로, 상기 방법은 접속 구멍을 갖는 영역에 적용할 수 없다.On the other hand, the interlayer insulating film 136 needs to be thick enough to have a flat surface necessary for planarizing the alignment film 150 to be formed on the interlayer insulating film 136 in contact with the liquid crystal layer 112. Therefore, it is practically difficult to set the thickness of the interlayer insulating film 136 to 2 mu m or less. Therefore, this method can not be applied to a region having a connection hole.

본 발명의 액정 표시 장치는 게이트 신호, 게이트 신호 라인과 교차하는 소스 신호 라인, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막 및층간 절연막 상에 형성된 픽셀 전극을 포함하며, 게이트 신호 라인의 양측에서 서로 안접하는 제1 픽셀 전극 및 제2 픽셀 전극은 제1 픽셀 전극 및 제2 픽셀 전극에 의해 샌드위치되어진 게이트 신호 라인과 부분적으로 중첩되며, 제1 픽셀 전극과 게이트 신호 라인과의 중첩폭은 제2 픽셀 전극과 게이트 신호 라인과의 중첩폭과는 다르다.The liquid crystal display of the present invention comprises a gate signal, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, The overlapping widths of the first pixel electrode and the gate signal line are partially overlapped with the gate signal line sandwiched by the first pixel electrode and the second pixel electrode, Which is different from the overlap width of the pixel electrode and the gate signal line.

본 발명의 일실시예에 있어서는, 제1 픽셀 전극은 게이트 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치되며 제2 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치되며, 제1 픽셀 전극과 게이트 신호 라인과의 중첩폭은 제2 픽셀 전극과 게이트 신호 라인과의 중첩폭보다 크다.In one embodiment of the present invention, the first pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecule with respect to the gate signal line, the second pixel electrode is located upstream of the pretilt angle direction of the liquid crystal molecule, The overlap width of one pixel electrode and the gate signal line is larger than the overlap width of the second pixel electrode and the gate signal line.

본 발명의 다른 실시예의 경우, 액정 표시 장치는 게이트 라인 반전 구동 방법으로 구동된다.In another embodiment of the present invention, the liquid crystal display is driven by the gate line inversion driving method.

또는, 본 발명의 액정 표시 장치는 게이트 신호, 게이트 신호 라인과 교차하는 소스 신호 라인, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막 및 층간 절연막 상에 형성된 픽셀 전극을 포함하며, 소스 신호 라인의 양측에서 서로 안접하는 제3 픽셀 전극 및 제4 픽셀 전극은 제3 픽셀 전극 및 제4 픽셀 전극에 의해 샌드위치되어진 소스 신호 라인과 부분적으로 중첩되며, 제3 픽셀 전극과 소스 신호 라인과의 중첩폭은 제4 픽셀 전극과 소스 신호 라인과의 중첩폭과는 다르다.Alternatively, the liquid crystal display of the present invention includes a gate signal, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, The third pixel electrode and the fourth pixel electrode which are not in contact with each other partially overlap with the source signal line sandwiched by the third pixel electrode and the fourth pixel electrode and the overlap width of the third pixel electrode and the source signal line is And the overlap width of the fourth pixel electrode and the source signal line is different.

본 발명의 일실시예에 있어서는, 제3 픽셀 전극은 소스 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치되며 제4 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치되며, 제3 픽셀 전극과 소스 신호 라인과의 중첩폭은 제4 픽셀 전극과 소스 신호 라인과의 중첩폭보다 크다.In one embodiment of the present invention, the third pixel electrode is located downstream of the pretilt angular direction of the liquid crystal molecules with respect to the source signal line, the fourth pixel electrode is located upstream of the pretilt angular direction of the liquid crystal molecules, The overlap width of the three pixel electrodes and the source signal line is larger than the overlap width of the fourth pixel electrode and the source signal line.

본 발명의 다른 실시예의 경우, 액정 표시 장치는 소스 라인 반전 구동 방법으로 구동된다.In another embodiment of the present invention, the liquid crystal display is driven by the source line inversion driving method.

또는, 본 발명의 액정 표시 장치는 게이트 신호, 게이트 신호 라인과 교차하는 소스 신호 라인, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막 및 층간 절연막 상에 형성된 픽셀 전극을 포함하며, 게이트 신호 라인의 양측에서 서로 인접하는 제1 픽셀 전극 및 제2 픽셀 전극은 제1 픽셀 전극 및 제2 픽셀 전극에 의해 샌드위치되어진 게이트 신호 라인과 부분적으로 중첩되며, 제1 픽셀 전극과 게이트 신호 라인과의 중첩폭은 제2 픽셀 전극과 게이트 신호 라인과의 중첩폭과는 다르며, 소스 신호 라인의 양측에서 서로 인접하는 제3 픽셀 전극 및 제4 픽셀 전극은 제3 픽셀 전극 및 제4 픽셀 전극에 의해 샌드위치되어진 소스 신호 라인과 부분적으로 중첩되며, 제3 픽셀 전극과 소스 신호 라인과의 중첩폭은 제4 픽셀 전극과 소스 신호 라인과의 중첩폭과는 다르다.Alternatively, the liquid crystal display of the present invention comprises a gate signal, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, The first pixel electrode and the second pixel electrode which are adjacent to each other on both sides are partially overlapped with the gate signal line sandwiched by the first pixel electrode and the second pixel electrode and the overlap width of the first pixel electrode and the gate signal line is The third pixel electrode and the fourth pixel electrode which are adjacent to each other on both sides of the source signal line are different from the overlap width of the second pixel electrode and the gate signal line, and the source signal line, sandwiched by the third pixel electrode and the fourth pixel electrode, And the overlap width of the third pixel electrode and the source signal line is partially overlapped with that of the fourth pixel electrode and the source signal line Wrap width is different.

본 발명의 일실시예에 있어서는, 제1 픽셀 전극은 게이트 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치되며 제2 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치되며, 제1 픽셀 전극과 게이트 신호 라인과의 중첩폭은 제2 픽셀 전극과 게이트 신호 라인과의 중첩폭보다 크며, 제3 픽셀 전극은 소스 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치되며 제4 픽셀 전극은 소스 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 상류에 위치되며, 제3픽셀 전극과 소스 신호 라인과의 중첩폭은 제4 픽셀 전극과 소스 신호 라인과의 중첩폭보다 크다.In one embodiment of the present invention, the first pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecule with respect to the gate signal line, the second pixel electrode is located upstream of the pretilt angle direction of the liquid crystal molecule, The overlap width of the one pixel electrode and the gate signal line is larger than the overlap width of the second pixel electrode and the gate signal line and the third pixel electrode is located in the downstream of the pretilt angle direction of the liquid crystal molecule with respect to the source signal line, The four pixel electrodes are positioned upstream of the pretilt angle direction of the liquid crystal molecules with respect to the source signal lines and the overlap width of the third pixel electrode and the source signal line is larger than the overlap width of the fourth pixel electrode and the source signal line.

본 발명의 다른 실시예의 경우, 액정 표시 장치는 도트 반전 구동 방법으로 구동된다.In another embodiment of the present invention, the liquid crystal display is driven by the dot inversion driving method.

또는, 본 발명의 액정 표시 장치는 게이트 신호, 게이트 신호 라인과 교차하는 소스 신호 라인, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막 및 층간 절연막 상에 형성된 픽셀 전극을 포함하며, 픽셀 전극 각각은 서로 인접하며 서로 다른 액정 분자의 배향 방향을 갖는 제1 영역 및 제2 영역을 가지며, 각 픽셀 전극의 제1 영역 및 제2 영역은 게이트 신호 라인 및 소스 신호 라인 중 적어도 하나의 신호 라인과 부분적으로 중첩하며, 신호 라인과 제1 영역의 중첩폭은 신호 라인과 제2 영역의 중첩폭과는 다르며, 제1 영역 및 제2 영역의 경계부는 신호 라인들과 교차하는 차광 막으로 피복된다.Alternatively, the liquid crystal display of the present invention includes a gate electrode, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, And a first region and a second region of each pixel electrode are partially overlapped with at least one of a gate signal line and a source signal line, And the overlap width of the signal line and the first region is different from the overlap width of the signal line and the second region and the boundary portion of the first region and the second region is covered with the shielding film crossing the signal lines.

본 발명의 일실시예에 있어서는, 신호 라인은 소스 신호 라인이며, 소스 신호 라인은 제1 영역에서의 액정 분자의 프리틸트 각 방향의 하류에 위치되며, 소스 신호 라인은 제2 영역에서의 액정 분자의 프리틸트 각 방향의 상류에 위치되며, 소스 신호 라인과 제2 영역의 중첩폭은 소스 신호 라인과 제1 영역의 중첩폭보다 크다.In one embodiment of the present invention, the signal line is a source signal line, the source signal line is located downstream in the pretilt angle direction of the liquid crystal molecules in the first region, and the source signal line is the liquid crystal molecules The overlap width of the source signal line and the second region is larger than the overlap width of the source signal line and the first region.

본 발명의 다른 실시예에 있어서는, 신호 라인은 사실상 직선형이며, 신호 라인과 중첩하는 픽셀 전극의 제1 영역의 엣지는 신호 라인과 중첩하는 제2 영역의 엣지로부터 옵셋되어 있다.In another embodiment of the present invention, the signal line is substantially linear, and the edge of the first area of the pixel electrode overlapping the signal line is offset from the edge of the second area overlapping the signal line.

본 발명의 또 다른 실시예에 있어서는, 제1 영역과 중첩되는 신호 라인 중 일부분의 단부는 제2 영역과 중첩되는 신호 라인 중 일부분의 단부로주터 옵셋되며, 신호 라인과 증첩하는 제1 영역의 엣지는 신호 라인과 증첩하는 제2 영역의 엣지와 정렬된다.In another embodiment of the present invention, the end of a portion of the signal lines overlapping the first region is excluded from the end of a portion of the signal lines overlapping with the second region, Is aligned with the edge of the second region that overlaps the signal line.

본 발명의 또 다른 실시예의 경우, 액정 표시 장치는 소스 라인 구동 방법 또는 도트 반전 구동 방법으로 구동된다.In another embodiment of the present invention, the liquid crystal display is driven by a source line driving method or a dot inversion driving method.

또는, 본 발명의 액정 표시 장치는 게이트 신호, 게이트 신호 라인과 교차하는 소스 신호 라인, 게이트 신호 라인 및 소스 신호 라인 상에 형성된 층간 절연막, 층간 절연막 상에 형성된 픽셀 전극, 및 층간 절연막을 통해 형성된 접속 구멍을 통해 대응하는 픽셀 전극에 접속된 드레인 전극을 포함하며, 접속 구멍 각각은 대응하는 드레인 전극 아래에 위치된 차광 신호 라인 상에 형성되며, 접속 구멍의 중심축은 차광 신호 라인의 중심축으로부터 옵셋되어 있다.Alternatively, the liquid crystal display device of the present invention may include a gate signal, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, a pixel electrode formed on the interlayer insulating film, And a drain electrode connected to the corresponding pixel electrode via a hole, wherein each of the connection holes is formed on a shielding signal line located below the corresponding drain electrode, and the central axis of the connection hole is offset from the central axis of the shielding signal line have.

본 발명의 일실시예에 있어서, 접속 구멍의 중심축은 차광 신호 라인의 중심축으로부터 액정 분자의 프리틸트 각 방향으로 일정 거리만큼 옵셋되어 있다.In one embodiment of the present invention, the central axis of the connection hole is offset by a certain distance in the pretilt angle direction of the liquid crystal molecules from the central axis of the shielding signal line.

본 발명의 다른 실시예의 경우, 접속 구멍의 중심축과 차광 신호 라인의 중심축 간의 거리는 약 0.5 내지 약 1.5㎛의 범위 내에 속한다.In another embodiment of the present invention, the distance between the central axis of the connection hole and the central axis of the shielding signal line is in the range of about 0.5 to about 1.5 mu m.

본 발명의 또 다른 실시예의 경우, 스위칭 소자 각각의 게이트 전극은 대응하는 픽셀 전극부의 중심에 위치되며, 차광 신호 라인은 당해 픽셀 전극과 액정 분자의 프리틸트 각의 방향과 반대 방향으로 인접한 픽셀 전극 사이에 위치된다.In another embodiment of the present invention, the gate electrode of each switching element is located at the center of the corresponding pixel electrode portion, and the shielding signal line is provided between the pixel electrode and the adjacent pixel electrode in the direction opposite to the pretilt angle direction of the liquid crystal molecule .

본 발명의 또 다른 실시예의 경우, 차광 신호 라인은 스위칭 소자 각각의 게이트 전극을 형성하며, 이 게이트 전극은 당해 픽셀 전극과 액정 분자의 프리틸트 각의 방향과 반대 방향으로 인접한 픽셀 전극 사이에 위치된다.In another embodiment of the present invention, the shielding signal line forms the gate electrode of each switching element, which is located between the pixel electrode and the adjacent pixel electrode in a direction opposite to the pretilt angle direction of the liquid crystal molecule .

따라서, 본 발명의 액정 표시 장치의 일실시예에 의하면, 게이트 신호 라인과 제1 픽셀 전극의 중첩폭은 게이트 신호 라인과 제2 픽셀 전극의 중첩폭과는 다르다. 전형적으로, 게이트 신호 라인과 제1 픽셀 전극의 중첩폭은 게이트 신호 라인과 제2 픽셀 전극의 중첩폭보다 크게 구성되어 있다. 게이트 라인 반전 구동 방법을 이용하는 액정 표시 장치의 경우, 액정 분자의 프리틸트 각의 방향(배향 방향)의 하류에 위치된 각 게이트 신호 라인을 샌드위칭하는 2개 픽셀 전극 중 제1 픽셀 전극의 중첩 부분에서 역 틸트 구역이 생성되는 경향이 있다. 이 실시예의 액정 표시 장치에 있어서는, 인접하는 픽셀 전극 사이에서 발생된 전계로 인해 생성된 역 틸트 구역은 게이트 신호 라인과 제1 픽셀 전극의 중첩 부분에 의해 큰 중첩폭으로 피복된다. 따라서, 이 실시예의 액정 표시 장치는, 고 개구율을 유지하면서도 게이트 라인 반전 방법으로 구동될 때의 역 틸트 구역의 생성으로 인한 광 누설을 방지시킬 수 있다.Therefore, according to the embodiment of the liquid crystal display of the present invention, the overlap width of the gate signal line and the first pixel electrode is different from the overlap width of the gate signal line and the second pixel electrode. Typically, the overlap width of the gate signal line and the first pixel electrode is larger than the overlap width of the gate signal line and the second pixel electrode. In the case of a liquid crystal display device using a gate line inversion driving method, the overlapping portion of the first pixel electrode among the two pixel electrodes sandwiching each gate signal line located in the downstream of the pretilt angle direction (alignment direction) A reverse tilt zone tends to be generated. In the liquid crystal display device of this embodiment, the reverse tilt region generated by the electric field generated between the adjacent pixel electrodes is covered with a large overlap width by the overlapped portion of the gate signal line and the first pixel electrode. Therefore, the liquid crystal display device of this embodiment can prevent the light leakage due to the generation of the reverse-tilt zone when the gate line inversion method is driven while maintaining a high aperture ratio.

본 발명의 액정 표시 장치의 다른 실시예에 따르면, 소스 신호 라인과 제3 픽셀 전극의 중첩폭은 소스 신호 라인과 제4 픽셀 전극의 중첩폭과는 다르다. 전형적으로, 소스 신호 라인과 제3 픽셀 전극의 중첩폭은 소스 신호 라인과 제4 픽셀 전극의 중첩폭보다 크게 구성되어 있다. 소스 라인 반전 구동 방법을 이용하는 액정 표시 장치의 경우, 액정 분자의 프리틸트 각의 방향(배향 방향)의 하류에 위치된 각 소스 신호 라인을 스위칭하는 2개 픽셀 전극 중 제3 픽셀 전극의 중첩 부분에서 역 틸트 구역이 생성되는 경향이 있다. 이 실시예의 액정 표시 장치에 있어서는, 인접하는 픽셀 전극 사이에서 발생된 전계로 인해 생성된 역 틸트 구역은 소스 신호 라인과 제3 픽셀 전극의 중첩 부분에 의해 큰 중첩폭으로 피복된다. 따라서, 이 실시예의 액정 표시 장치는, 고 개구율을 유지하면서도 소스 라인 반전 방법으로 구동될 때의 역 틸트 구역의 생성으로 인한 광 누설을 방지시킬 수 있다.According to another embodiment of the liquid crystal display of the present invention, the overlap width of the source signal line and the third pixel electrode is different from the overlap width of the source signal line and the fourth pixel electrode. Typically, the overlap width of the source signal line and the third pixel electrode is larger than the overlap width of the source signal line and the fourth pixel electrode. In the case of the liquid crystal display device using the source line inversion driving method, in the overlapping portion of the third pixel electrode among the two pixel electrodes switching each source signal line located in the downstream of the pretilt angle direction (alignment direction) of the liquid crystal molecules A reverse tilt zone tends to be generated. In the liquid crystal display device of this embodiment, the reverse tilt region generated by the electric field generated between the adjacent pixel electrodes is covered with a large overlap width by the overlapped portion of the source signal line and the third pixel electrode. Therefore, the liquid crystal display device of this embodiment can prevent light leakage due to the generation of the reverse tilt region when driven by the source line inversion method while maintaining a high aperture ratio.

본 발명의 액정 표시 장치의 또 다른 실시예에 따르면, 게이트 신호 라인과 제1 픽셀 전극의 중첩폭은 게이트 신호 라인과 제2 픽셀 전극의 중첩폭과는 다르며, 소스 신호 라인과 제3 픽셀 전극의 중첩폭은 소스 신호 라인과 제4 픽셀 전극의 중첩폭과는 다르다. 전형적으로, 게이트 신호 라인과 제1 픽셀 전극의 중첩폭은 게이트 신호 라인과 제2 픽셀 전극의 중첩폭보다 크게 구성되어 있으며, 소스 신호 라인과 제3 픽셀 전극의 중첩폭은 소스 신호 라인과 제4 픽셀 전극의 중첩폭보다 크게 구성되어 있다. 도트 반전 구동 방법을 이용하는 액정 표시 장치의 경우, 액정 분자의 프리틸트 각의 방향(배향 방향)의 하류에 위치된 각 게이트 신호 라인을 샌드위칭하는 2개 픽셀 전극 중 제1 픽셀 전극의 중첩 부분과, 액정 분자의 프리틸트 각의 방향(배향 방향)의 하류에 위치된 각 소스 신호 라인을 샌드위칭하는 2개 픽셀 전극 중 제3 픽셀 전극의 중첩 부분에서 역 틸트 구역이 생성되는 경향이 있다. 이 실시예의 액정 표시 장치에 있어서는, 인접하는 픽셀 전극 사이에서 발생된 전계로 인해 생성된 역 틸트 구역은 게이트 신호 라인과 제1 픽셀 전극의 중첩 부분에 의해 큰 중첩폭으로 피복되며, 또한 소스 신호 라인과 제3 픽셀 전극의 중첩 부분에 의해 큰 중첩폭으로 피복된다. 따라서, 이 실시예의 액정 표시장치는, 고 개구율을 유지하면서도 도트 반전 방법으로 구동될 때의 역 틸트 구역의 생성으로 인한 광 누설을 방지시킬 수 있다.According to another embodiment of the liquid crystal display of the present invention, the overlap width of the gate signal line and the first pixel electrode is different from the overlap width of the gate signal line and the second pixel electrode, The overlap width is different from the overlap width of the source signal line and the fourth pixel electrode. Typically, the overlap width of the gate signal line and the first pixel electrode is configured to be larger than the overlap width of the gate signal line and the second pixel electrode, and the overlap width of the source signal line and the third pixel electrode is larger than the overlap width of the source signal line and the fourth Is larger than the overlap width of the pixel electrode. In the case of the liquid crystal display device using the dot inversion driving method, the overlapping portion of the first pixel electrode among the two pixel electrodes sandwiching each gate signal line located in the downstream of the pretilt angle direction (alignment direction) , A reverse tilt region tends to be generated in the overlapped portion of the third pixel electrode among the two pixel electrodes sandwiching each source signal line located in the downstream of the pretilt angle direction (alignment direction) of the liquid crystal molecules. In the liquid crystal display device of this embodiment, the reverse tilt region generated by the electric field generated between the adjacent pixel electrodes is covered with a large overlap width by the overlapping portion of the gate signal line and the first pixel electrode, And the overlapping portion of the third pixel electrode. Therefore, the liquid crystal display device of this embodiment can prevent the light leakage due to the generation of the reverse tilt region when driven by the dot inversion method while maintaining the high aperture ratio.

본 발명의 액정 표시 장치의 또 다른 실시예에 따르면, 각 픽셀 전극은 상이한 배향 방향의 액정 분자를 갖는 인접하는 제1 및 제2 영역을 갖는다. 신호 라인과 제1 영역의 중첩폭은 신호 라인과 제2 영역의 중첩폭과는 다르다. 제1 및 제2 영역의 경계부는 신호 라인과 교차하도록 형성된 차광 막으로 피복된다. 예를 들어, 픽셀 전극의 제1 및 제2 영역은 소스 신호 라인과 중첩되며, 소스 신호 라인은 제1 영역에 대해 제1 영역에서의 액정 분자의 프리틸트 각 방향(배향 방향)의 하류에 위치되는 한편, 소스 신호 라인은 제2 영역에 대해 제2 영역에서의 액정 분자의 프리틸트 각 방향(배향 방향)의 상류에 위치되는 것으로 한다. 이러한 경우, 소스 신호 라인측에서의 제2 영역에서 역 틸트 구역이 생성된다. 본 발명에 따르면, 전형적으로 소스 신호 라인과 제2 영역의 중첩폭은 소스 신호 라인과 제1 영역의 중첩폭보다 크도록 구성되어 있다. 이러한 구성에 의하면, 소스 신호 라인과의 중첩 부분에서 생성된 역 틸트 구역은 광폭의 중첩 부분에 의해 양호하게 차광될 수 있다. 또한, 제1 및 제2 영역의 경계부는 차광 막으로 피복되어지므로, 경계부로부터의 광 누설을 방지할 수 있다.According to another embodiment of the liquid crystal display of the present invention, each pixel electrode has adjacent first and second regions having liquid crystal molecules in different alignment directions. The overlap width of the signal line and the first region is different from the overlap width of the signal line and the second region. The boundary portions of the first and second regions are covered with a light shielding film formed so as to cross the signal lines. For example, the first and second regions of the pixel electrode are overlapped with the source signal line, and the source signal line is located downstream of the pretilt angular direction (alignment direction) of the liquid crystal molecules in the first region with respect to the first region While the source signal line is positioned upstream of the pretilt angular direction (alignment direction) of the liquid crystal molecules in the second region with respect to the second region. In this case, a reverse tilt zone is generated in the second area on the source signal line side. According to the present invention, typically, the overlap width of the source signal line and the second region is configured to be larger than the overlap width of the source signal line and the first region. According to such a configuration, the reverse-tilt zone generated in the overlapping portion with the source signal line can be well shielded by the overlapping portion of the wide width. Further, since the boundary portions of the first and second regions are covered with the light shielding film, light leakage from the boundary portion can be prevented.

본 발명의 액정 표시 장치의 또 다른 실시예에 따르면, 각 접속 구멍은 드레인 전극 아래에 있는 차광 신호 라인으로 피복되어지며, 접속 구멍의 중심축은 차광 신호 라인의 중심축과 일치하지 않는다. 전형적으로, 각 접속 구멍의 중심축은 차광 신호 라인의 중심축으로부터 액정 분자의 프리틸트 각 방향으로 옵셋되어 있다. 따라서, 접속 구멍이나 또는 그 주변부에서 생성된 역 틸트 구역은 차광 신호 라인에 의해 완전히 피복된다. 이로써, 이 실시예의 액정 표시 장치는 고 개구율을 유지하면서도 역 틸트 구역의 생성으로 인한 광 누설을 방지시킬 수 있다.According to another embodiment of the liquid crystal display device of the present invention, each connection hole is covered with a shielding signal line below the drain electrode, and the center axis of the connection hole does not coincide with the center axis of the shielding signal line. Typically, the center axis of each connection hole is offset in the pretilt angle direction of the liquid crystal molecules from the central axis of the shielding signal line. Therefore, the reverse-tilt zone generated at the connection hole or at the periphery thereof is completely covered by the shielding signal line. Thus, the liquid crystal display device of this embodiment can prevent the light leakage due to the generation of the reverse tilt zone while maintaining the high aperture ratio.

그러므로, 본 발명은 (1) 게이트 신호 라인과 픽셀 전극 및/또는 소스 신호 라인과 픽셀 전극 사이에서의 역 틸트 구역의 생성으로 인한 광 누설을 방지할 수 있는 고 개구율의 액정 표시 장치를 제공하며, (2) 게이트 라인 반전 구동 방법, 소스 라인 반전 구동 방법 및 도트 반전 구동 방법 중 임의 방법을 사용하더라도 역 틸트 구역의 생성으로 인한 광 누설을 방지할 수 있는 고 개구율의 액정 표시 장치를 제공하며, (3) 층간 절연막의 두께에 관계없이 접속 구멍이나 또는 그 주변부에서의 역 틸트 구역의 생성으로 인한 광 누설을 방지할 수 있는 고 개구율의 액정 표시 장치를 제공하는 효과를 갖는다.Therefore, the present invention provides (1) a liquid crystal display of high aperture ratio that can prevent light leakage due to generation of a reverse tilt zone between a gate signal line and a pixel electrode and / or between a source signal line and a pixel electrode, (2) To provide a liquid crystal display device with a high aperture ratio that can prevent light leakage due to the generation of a reverse tilt region even if any of the gate line inversion driving method, the source line inversion driving method, and the dot inversion driving method is used. 3) It is possible to provide a liquid crystal display device having a high aperture ratio that can prevent light leakage due to generation of a reverse tilt zone at a connection hole or a peripheral portion thereof regardless of the thickness of the interlayer insulating film.

본 발명의 상기 및 기타 장점들은 첨부된 도면을 참조하면서 기술한 디음의 상세한 설명으로부터 명백해질 것이다.These and other advantages of the present invention will become apparent from the detailed description of the invention with reference to the accompanying drawings.

도 1은 본 발명에 따른 일실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.1 is a plan view of a pixel of a liquid crystal display device according to an embodiment of the present invention;

도 2a는 도 1의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.FIG. 2A is a cross-sectional view of a liquid crystal display device taken along the line A-A 'in FIG. 1; FIG.

도 2b는 도 1의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.FIG. 2B is a cross-sectional view of the liquid crystal display device taken along the line B-B 'in FIG. 1; FIG.

도 3a는 게이트 신호 라인과 소스 신호 라인이 교차되어지는 도 1의 영역 X에 대해 확대된 평면도.FIG. 3A is an enlarged plan view of the region X of FIG. 1 where the gate signal line and the source signal line intersect; FIG.

도 3b는 도 3a의 C-C'선을 따라 절취한 액정 표시 장치의 단면도.FIG. 3B is a cross-sectional view of the liquid crystal display taken along the line C-C 'in FIG. 3A. FIG.

도 4는 본 발명에 따른 액정 표시 장치에서 사용되는 게이트 라인 반전 구동 방법을 도시.4 shows a gate line inversion driving method used in a liquid crystal display according to the present invention.

도 5는 액정 표시 장치를 게이트 라인 반전 구동 방법으로 구동할 경우 신호 라인과 픽셀 전극의 위체에서 역 틸트 구역이 생성되는 영역을 설명하는, 게이트 신호 라인과 소스 신호 라인의 교차부에 대한 평면도.FIG. 5 is a plan view of an intersection of a gate signal line and a source signal line, illustrating a region where a reverse tilt region is generated in a body of a signal line and a pixel electrode when the liquid crystal display device is driven by a gate line inversion driving method;

도 6은 본 발명에 따른 액정 표시 장치에서 사용되는 소스 라인 반전 구동 방법을 도시.6 illustrates a source line inversion driving method used in a liquid crystal display device according to the present invention.

도 7은 액정 표시 장치를 소스 라인 반전 구동 방법으로 구동할 경우 신호 라인과 픽셀 전극의 위체에서 역 틸트 구역이 생성되는 영역을 설명하는, 게이트신호 라인과 소스 신호 라인의 교차부에 대한 평면도.7 is a plan view of an intersection of a gate signal line and a source signal line, illustrating a region in which a reverse tilt region is generated in a body of a signal line and a pixel electrode when the liquid crystal display device is driven by a source line inversion driving method;

도 8은 본 발명에 따른 액정 표시 장치에서 사용되는 도트 반전 구동 방법을 도시.8 illustrates a dot inversion driving method used in a liquid crystal display device according to the present invention.

도 9는 액정 표시 장치를 도트 반전 구동 방법으로 구동할 경우 신호 라인과 픽셀 전극의 위체에서 역 틸트 구역이 생성되는 영역을 설명하는, 게이트 신호 라인과 소스 신호 라인의 교차부에 대한 평면도.9 is a plan view of an intersection of a gate signal line and a source signal line, illustrating a region in which a reverse tilt region is generated in a body of a signal line and a pixel electrode when a liquid crystal display device is driven by a dot inversion driving method;

도 10은 본 발명에 따른 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.10 is a plan view of one pixel of a liquid crystal display device according to another embodiment of the present invention.

도 11a는 도 10의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.11A is a cross-sectional view of the liquid crystal display taken along the line A-A 'in FIG.

도 11b는 도 10의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.11B is a cross-sectional view of the liquid crystal display device taken along line B-B 'in FIG.

도 12a는 소스 신호 라인과 기억 캐패시터 전극이 서로 교차하는 도 10의 영역 Y에 대해 확대된 평면도.12A is an enlarged plan view of the region Y of FIG. 10 where the source signal line and the storage capacitor electrode cross each other;

도 12b는 도 12a의 C-C'선을 따라 절취한 단면도.12B is a cross-sectional view taken along the line C-C 'in FIG. 12A;

도 12c는 도 12a의 D-D'선을 따라 절취한 단면도12C is a sectional view taken along the line D-D 'in FIG.

도 13은 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.13 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention.

도 14a는 도 13의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.14A is a cross-sectional view of the liquid crystal display device taken along the line A-A 'in FIG.

도 14b는 도 13의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.FIG. 14B is a cross-sectional view of the liquid crystal display taken along the line B-B 'in FIG. 13; FIG.

도 15a는 소스 신호 라인과 기억 캐패시터 전극이 서로 교차하는 도 13의 영역 Y에 대해 확대된 평면도.15A is an enlarged plan view of a region Y of FIG. 13 in which a source signal line and a storage capacitor electrode cross each other;

도 15b는 도 15a의 C-C'선을 따라 절취한 단면도.FIG. 15B is a cross-sectional view taken along the line C-C 'in FIG. 15A. FIG.

도 15c는 도 15a의 D-D'선을 따라 절취한 단면도15C is a cross-sectional view taken along the line D-D 'in FIG. 15A

도 16a는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.16A is a plan view of a pixel of a liquid crystal display device according to still another embodiment of the present invention.

도 16b는 본원에서 사용되는 용어 "접속 구멍의 중심축", "기억 캐패시터 전극의 중심축", 및 "차광 신호 라인의 중심축"을 설명하는, 접속 구멍 주변 영역에 대한 평면도.FIG. 16B is a plan view of a region around the connection hole, which describes the terms "center axis of the connection hole", "center axis of the storage capacitor electrode", and "center axis of the shield line" used herein.

도 17은 도 16a의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.17 is a cross-sectional view of the liquid crystal display device taken along the line A-A 'in FIG. 16A;

도 18은 도 16a의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.FIG. 18 is a cross-sectional view of the liquid crystal display taken along the line B-B 'in FIG. 16A; FIG.

도 19는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.19 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention.

도 20은 도 19의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.20 is a cross-sectional view of the liquid crystal display device taken along the line A-A 'in FIG. 19;

도 21은 도 19의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.21 is a sectional view of the liquid crystal display device taken along the line B-B 'in FIG. 19;

도 22는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.22 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention;

도 23은 도 22의 A-A'선을 따라 절취한 액정 표시 장치의 단면도.23 is a sectional view of the liquid crystal display device taken along the line A-A 'in Fig.

도 24는 도 22의 B-B'선을 따라 절취한 액정 표시 장치의 단면도.24 is a sectional view of the liquid crystal display device taken along the line B-B 'in FIG.

도 25는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도.25 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention.

도 26은 종래의 액티브 매트릭스 기판에 대한 등가 회로도.26 is an equivalent circuit diagram of a conventional active matrix substrate;

도 27은 종래의 액정 표시 장치의 한 픽셀에 대한 평면도.27 is a plan view of one pixel of a conventional liquid crystal display device.

도 28은 도 27의 A-A'선을 따라 절취한 종래의 액정 표시 장치의 단면도.28 is a cross-sectional view of a conventional liquid crystal display device taken along the line A-A 'in FIG. 27;

도 29는 도 27의 B-B'선을 따라 절취한 종래의 액정 표시 장치의 단면도.29 is a sectional view of a conventional liquid crystal display device taken along the line B-B 'in FIG. 27;

도 30a는 게이트 신호 라인과 소스 신호 라인이 교차되어지는 종래의 액정 표시 장치의 영역에 대해 확대된 평면도.30A is an enlarged plan view of a region of a conventional liquid crystal display device in which a gate signal line and a source signal line intersect.

도 30b는 도 30a의 C-C'선을 따라 절취한 단면도.30B is a cross-sectional view taken along the line C-C 'in FIG. 30A.

도 31a는 게이트 신호 라인과 소스 신호 라인이 교차되어지는 종래의 액정 표시 장치의 영역에 대해 확대된 평면도.31A is an enlarged plan view of a region of a conventional liquid crystal display device in which a gate signal line and a source signal line intersect.

도 31b는 도 31a의 C-C'선을 따라 절취한 단면도.31B is a cross-sectional view taken along the line C-C 'in FIG. 31A;

도 31c는 도 31c의 D-D'선을 따라 절취한 단면도31C is a sectional view taken along the line D-D 'in FIG.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

102: 소스 신호 라인102: source signal line

103: 게이트 절연막103: Gate insulating film

104: 게이트 신호 라인104: gate signal line

112: 액정층112: liquid crystal layer

120: 투명 절연 기판120: transparent insulating substrate

126: 기억 캐패시터 전극126: storage capacitor electrode

128: 채널 보호층128: channel protection layer

이하에서는 본 발명을 동일 부분에 대해서는 동일 참조 부호를 병기한 첨부된 도면을 참조하여 일례를 들어 상세히 기술하기로 한다.Hereinafter, the present invention will be described in detail by way of example with reference to the accompanying drawings, wherein like reference numerals refer to like parts.

(실시예 1)(Example 1)

도 1은 본 발명에 따른 일실시예의 액정 표시 장치 의 한 픽셀에 대한 평면을 도시한 것이다. 도 2a는 도 1의 A-A'선을 따라 절취한 단면도이며, 도 2b는 도 1의 B-B'선을 따라 절취한 단면도이다. 도 3a는 게이트 신호 라인(104)과 소스 신호 라인(102)이 교차되어지는 도 1의 영역 X에 대해 확대된 평면도이다. 도 3b는 게이트 신호 라인(104) 및 소스 신호 라인(102)과 픽셀 전극(140)의 중첩에 대해 설명하는, 도 3a의 C-C'선을 따라 절취한 단면도이다.1 is a plan view of a pixel of a liquid crystal display device according to an embodiment of the present invention. 2A is a cross-sectional view taken along line A-A 'of FIG. 1, and FIG. 2B is a cross-sectional view taken along line B-B' of FIG. FIG. 3A is an enlarged plan view of region X of FIG. 1 where gate signal line 104 and source signal line 102 intersect. 3B is a cross-sectional view taken along the line C-C 'of FIG. 3A, illustrating the superposition of the gate signal line 104 and the source signal line 102 and the pixel electrode 140. FIG.

본 발명에 따른 액정 표시 장치의 제조에 대해 기술하기로 한다.The manufacture of a liquid crystal display device according to the present invention will be described.

우선, 액티브 매트릭스 기판을 다음과 같이 제조한다. 유리 등으로 제조된 투명 절연 기판(120) 상에 게이트 전극과 함께 게이트 신호 라인(104), 기억 캐패시터 전극(126), 게이트 절연막(103), 반도체 층(134), 채널 보호층(128), 및 소스 및 드레인 전극이 되는 n+-Si층(130)을 기술된 순서로 공지된 방법에 따라 형성한다. 도 1에서 도시된 바와 같이, 게이트 신호 라인(104)과 거의 평행하게 픽셀 전체에 걸쳐 픽셀의 각 행(row) 마다 하나의 기억 캐패시터 전극(126)이 형성되어 있다.First, an active matrix substrate is manufactured as follows. A gate signal line 104, a storage capacitor electrode 126, a gate insulating film 103, a semiconductor layer 134, a channel protective layer 128, and a gate electrode are formed on a transparent insulating substrate 120 made of glass or the like, And the n + -Si layer 130 serving as the source and drain electrodes are formed according to a known method in the order described. As shown in FIG. 1, one storage capacitor electrode 126 is formed for each row of pixels across the pixel substantially parallel to the gate signal line 104.

그 후에, 투명 도전성 막인 ITO 막(132) 및 금속층(133)을 스퍼터링에 의해 형성하고, 패터닝하여 소스 신호 라인(102)을 형성한다. 이 실시예의 경우, 각 소스 신호 라인(102)은 ITO 막(132) 및 금속층(133)으로 이루어진 이중층 구조인 것이 바람직하다. 이러한 이중충 구조는 예를 들어, 금속층(133)이 파손되더라도 소스 신호 라인(102)은 여전히 ITO 막(132)을 통해 접속되어지기 때문에 소스 신호 라인의 단절 가능성이 감소된다는 점에서 유리하다.Thereafter, an ITO film 132 and a metal layer 133, which are transparent conductive films, are formed by sputtering and patterned to form the source signal line 102. In this embodiment, each source signal line 102 is preferably a bilayer structure made up of an ITO film 132 and a metal layer 133. This double dam structure is advantageous in that, for example, even if the metal layer 133 is broken, the possibility of disconnecting the source signal line is reduced because the source signal line 102 is still connected through the ITO film 132. [

기판(120) 상에 소스 신호 라인을 구성하는 층들을 형성한 후에, 아크릴 수지 등으로 이루어진 층간 절연막(136)을 바람직하게는 약 2㎛ 내지 약 4㎛의 두께로 형성한다. 다음에 층간 절연막(136)을 통해 소정의 위치에 접속 구멍(142)을 형성한다.After forming the layers constituting the source signal lines on the substrate 120, an interlayer insulating film 136 made of acrylic resin or the like is preferably formed to a thickness of about 2 탆 to about 4 탆. Next, a connection hole 142 is formed at a predetermined position through the interlayer insulating film 136. [

ITO 막 등으로 이루어진 투명 도전성 막을 예를 들어, 스퍼터링에 의해 층간 절연막(136) 상에 형성하고, 패터닝하여 픽셀 전극(140)이 형성한다. 각 픽셀 전극(140)은 접속 구멍(142)을 통해 그 아래에 있는 ITO 층(132)에 접속되고 이 ITO 층(132)은 TFT의 드레인 전극, 즉 n+-Si층(130)에 접속된다.A transparent conductive film made of an ITO film or the like is formed on the interlayer insulating film 136 by, for example, sputtering, and patterned to form the pixel electrode 140. Each pixel electrode 140 is connected to the ITO layer 132 under the via hole 142 and the ITO layer 132 is connected to the drain electrode of the TFT, that is, the n + -Si layer 130 .

픽셀 전극(140)을 층간 절연막(136) 상에 형성하는 과정에 대해 기술하기로 한다.A process of forming the pixel electrode 140 on the interlayer insulating film 136 will be described.

도 3a 및 도 3b를 참조해 보면, 이 실시예에 있어서는, 액정 분자(152a)의 프리틸트 각의 방향 (액정 분자(152a)의 배향 방향 D1)이 정해지면, 층간 절연막(136)을 통해 픽셀 전극(140a 및 140b) [픽셀 전극 (140d 및 140c]을 게이트 신호 라인(104) 및 소스 신호 라인(102)과 상이한 중첩폭 dg1 및 dg2만큼 각각 중첩되도록 형성한다. 특히, 게이트 신호 라인(104)과, 게이트 신호 라인(104)에 대해 배향 방향 D1의 아래에 위치된 픽셀 전극(140a)의 중첩폭 dg1은 게이트 신호 라인(104)과, 배향 방향 D1의 상류에 위치된 픽셀 전극(140b)의 중첩폭 dg2보다 큰 것이 바람직하다 (dg1>dg2). 예를 들어, 중첩폭 dg1 및 dg2는 각각 약 3㎛ 및 약 1㎛이며, 픽셀 전극(140a)과 픽셀 전극(140b) 간의 거리는 약 5㎛이다.3A and 3B, in this embodiment, when the pretilt angle direction (alignment direction D 1 of the liquid crystal molecules 152a) of the liquid crystal molecules 152a is determined, the interlayer insulating film 136 The pixel electrodes 140a and 140b are formed so as to overlap with the overlap widths dg1 and dg2 which are different from the gate signal line 104 and the source signal line 102. In particular, ) and, overlapping width dg1 of the gate signal line 104, the pixel electrode (140a) located below the alignment direction D 1 for the pixel electrode located upstream of the gate signal line 104, the alignment direction D 1 ( The overlap widths dg1 and dg2 are about 3 占 퐉 and about 1 占 퐉, respectively, and the distance between the pixel electrode 140a and the pixel electrode 140b is larger than the overlap width dg2 between the pixel electrode 140a and the pixel electrode 140b Lt; / RTI >

중첩폭 dg1 및 dg2 간의 관계를 만족시키는 이러한 액정 표시 장치는 게이트 라인 반전 구동 방법 (픽셀 신호가 게이트 라인(105)마다, 즉 수평 (1H) 주기 마다반전되어지는 도 4에서 예시된 반전 구동 방법)으로 구동 될 수 있다. 도 5는 게이트 라인 반전 구동 방법으로 구동된 액정 표시 장치의 게이트 신호 라인(104)과 소스 신호 라인(102)의 교차부를 도시하는 평면도이다. 도 5에서 도시된 바와 같이, 생성된 역 틸트 구역(154)은 게이트 신호 라인(104)과 픽셀 전극(140a 및 140d)의 중첩 부분에 의해 양호하게 피복되어, 광 누설은 발생하지 않는다.Such a liquid crystal display that satisfies the relationship between the overlap widths dg1 and dg2 is a gate line inversion driving method (an inversion driving method illustrated in Fig. 4 in which pixel signals are inverted every gate line 105, i.e., every horizontal (1H) Lt; / RTI &gt; 5 is a plan view showing an intersection of the gate signal line 104 and the source signal line 102 of the liquid crystal display device driven by the gate line inversion driving method. As shown in Fig. 5, the generated reverse tilt zone 154 is well covered by the overlapped portion of the gate signal line 104 and the pixel electrodes 140a and 140d, so that light leakage does not occur.

또는, 액정 분자(152a)의 프리틸트 각의 방향 (액정 분자(152a)의 배향 방향 D1)이 정해지면, 층간 절연막(136)을 통해 픽셀 전극(140a 및 140d) [픽셀 전극 (140b 및 140c]을 게이트 신호 라인(104) 및 소스 신호 라인(102)과 상이한 중첩폭 ds1 및 ds2만큼 각각 중첩되도록 형성한다. 특히, 소스 신호 라인(102)에 대해 배향 방향 D1의 하류에 소스 신호 라인(102) 상에 위치된 픽셀 전극(140a)의 중첩폭 ds1은 배향 방향 D1의 상류에 소스 신호 라인(102) 상에 위치된 픽셀 전극(140d)의 중첩폭 ds2보다 큰 것이 바람직하다 (ds1>ds2). 예를 들어, 중첩폭 ds1 및 ds2는 각각 약 3㎛ 및 약 1㎛이며, 픽셀 전극(140a 및 140d) 간의 거리는 약 5㎛이다.Alternatively, when the pretilt angle direction (alignment direction D 1 of the liquid crystal molecules 152a) of the liquid crystal molecules 152a is determined, the pixel electrodes 140a and 140d (pixel electrodes 140b and 140c - a gate signal line (104) and a source signal line 102 and different overlap width ds1 and is formed such that each overlap as ds2. Specifically, source signal line downstream the alignment direction D 1 with respect to the source signal line 102 ( 102) overlap width ds1 of the pixel electrode (140a) positioned on a preferably larger than the overlapping width ds2 of the pixel electrode (140d) positioned on the source signal line 102 at the upstream of the alignment direction D 1 (ds1> For example, the overlap widths ds1 and ds2 are about 3 占 퐉 and about 1 占 퐉, respectively, and the distance between the pixel electrodes 140a and 140d is about 5 占 퐉.

중첩폭 ds1 및 ds2 간의 관계를 만족시키는 이러한 액정 표시 장치는 소스 라인 반전 구동 방법 (반대 극성의 신호들이 인접하는 소스 신호 라인(102)으로 입력되어지는, 즉 수평으로 인접하는 픽셀에 기록된 전압의 극성이 서로 다른 도 6에서 예시된 반전 구동 방법)으로 구동 될 수 있다. 도 7은 소스 라인 반전 구동 방법으로 구동된 액정 표시 장치의 게이트 신호 라인(104)과 소스 신호 라인(102)의 교차부를 도시하는 평면도이다. 도 7에서 도시된 바와 같이, 생성된 역 틸트구역(154)은 소스 신호 라인(102)과 픽셀 전극(140a 및 140b)의 중첩 부분에 의해 양호하게 피복되어, 광 누설은 발생하지 않는다.Such a liquid crystal display that satisfies the relationship between the overlap widths ds1 and ds2 can be used in a source line inversion driving method (a method in which signals of opposite polarity are input to the adjacent source signal line 102, The inversion driving method illustrated in Fig. 6 in which the polarities are different). 7 is a plan view showing an intersection of the gate signal line 104 and the source signal line 102 of the liquid crystal display device driven by the source line inversion driving method. As shown in Fig. 7, the generated reverse tilt region 154 is satisfactorily covered by the overlapped portion of the source signal line 102 and the pixel electrodes 140a and 140b, so that light leakage does not occur.

또는, 액정 분자(152a)의 프리틸트 각의 방향 (액정 분자(152a)의 배향 방향 D1)이 정해지면, 층간 절연막(136)을 통해 픽셀 전극(140a, 140b, 140c 및 140d)을 게이트 신호 라인(104) 및 소스 신호 라인(102)과 중첩되도록 형성하되, 픽셀 전극(140a 및 140b) (및 픽셀 전극 140d 및 140c)은 게이트 신호 라인(104)과 상이한 중첩폭 dg1 및 dg2만큼 각각 중첩되도록 형성하고, 픽셀 전극(140a 및 140d) (및 픽셀 전극(140b 및 140c)은 소스 신호 라인(102)과 상이한 중첩폭 ds1 및 ds2만큼 각각 중첩되도록 형성한다. 특히, 게이트 신호 라인(104)에 대해 배향 방향 D1의 하류에 게이트 신호 라인(104) 상에 위치된 픽셀 전극(140a)의 중첩폭 dg1은 배향 방향 D1의 상류에 게이트 신호 라인(104) 상에 위치된 픽셀 전극(140b)의 중첩폭 dg2보다 큰 것이 바람직하며 (dg1>dg2), 소스 신호 라인(102)에 대해 배향 방향 D1의 하류에 소스 신호 라인(102) 상에 위치된 픽셀 전극(140a)의 중첩폭 ds1은 배향 방향 D1의 상류에 소스 신호 라인(102) 상에 위치된 픽셀 전극(140d)의 중첩폭 ds2보다 큰 것이 바람직하다 (ds1>ds2). 예를 들어, 중첩폭 dg1 및 ds1은 약 3㎛이며, 중첩폭 dg2 및 ds2는 약 1㎛이며, 픽셀 전극 간의 거리는 약 5㎛이다.Alternatively, when the pretilt angle direction (alignment direction D 1 of the liquid crystal molecules 152a) of the liquid crystal molecules 152a is determined, the pixel electrodes 140a, 140b, 140c, and 140d are connected to the gate signal The pixel electrodes 140a and 140b (and the pixel electrodes 140d and 140c) are formed so as to overlap with the gate signal line 104 and the source signal line 102 such that they overlap with the overlap widths dg1 and dg2, And the pixel electrodes 140a and 140d (and the pixel electrodes 140b and 140c) are formed to overlap with the overlap widths ds1 and ds2, which are different from the source signal line 102. Particularly, for the gate signal line 104 the overlap width dg1 is a pixel electrode (140b) located on a gate signal line 104 in the upstream of the alignment direction D 1 of the pixel electrode (140a) located on the gate signal line 104, downstream of the alignment direction D 1 (Dg1 > dg2), it is preferable that the width of the alignment signal line 102 is larger than the overlap width dg2 Overlap of the pixel electrode (140a) located on the source signal line 102 downstream of the direction D 1 width ds1 is overlap of the pixel electrode (140d) positioned on the source signal line 102 at the upstream of the alignment direction D 1 For example, the overlap widths dg1 and ds1 are about 3 占 퐉, the overlap widths dg2 and ds2 are about 1 占 퐉, and the distance between the pixel electrodes is about 5 占 퐉 (ds1> ds2).

중첩폭 dg1 및 dg2, 및 중첩폭 ds1 및 ds2 간의 관계를 만족시키는 이러한 액정 표시 장치는 도트 반전 구동 방법 (게이트 라인 반전 구동 방법과 소스 라인반전 구동 방법을 결합시킨 도 8에서 예시된 반전 구동 방법)으로 구동 될 수 있다. 도 9는 도트 반전 구동 방법으로 구동된 액정 표시 장치의 게이트 신호 라인(104)과 소스 신호 라인(102)의 교차부를 도시하는 평면도이다. 도 9에서 도시된 바와 같이, 생성된 역 틸트 구역(154)은 게이트 신호 라인(104)과 픽셀 전극(140a 및 140d)의 중첩 부분 및 소스 신호 라인(102)과 픽셀 전극(140a 및 140b)의 중첩 부분에 의해 피복되어, 광 누설은 발생하지 않는다.Such a liquid crystal display that satisfies the relationship between the overlap widths dg1 and dg2 and the overlap widths ds1 and ds2 is applicable to the dot inversion driving method (the inversion driving method illustrated in Fig. 8, which combines the gate line inversion driving method and the source line inversion driving method) Lt; / RTI &gt; 9 is a plan view showing intersections of the gate signal line 104 and the source signal line 102 of the liquid crystal display device driven by the dot inversion driving method. 9, the generated reverse tilt region 154 is formed by overlapping the overlapping portions of the gate signal line 104 and the pixel electrodes 140a and 140d and the overlapping portions of the source signal line 102 and the pixel electrodes 140a and 140b Is covered by the overlapping portion, and light leakage does not occur.

일반적으로, 인접하는 픽셀 전극 간에서 생성된 전계로 인해 게이트 신호 라인(104)과 픽셀 전극(140a)의 중첩 부분 및 소스 신호 라인(102)과 픽셀 전극(140a)의 중첩 부분에서 예를 들어, 약 1㎛ 내지 약 2㎛의 폭으로 역 틸트 구역(154)이 생성된다. 중첩폭 값 dg1 및 ds1은 특별히 제한적이지는 않지만, 생성된 역 틸트 구역의 사이즈, 게이트 신호 라인 및 소스 신호 라인의 프로세싱 정밀도, 게이트 및 소스 신호 라인과 픽셀 전극과의 중첩 정밀도, 및 픽셀 전극의 프로세싱 정밀도에 따라 변화한다. 역 틸트 구역의 폭의 안정성을 위해 약 0.75㎛ 내지 약 1㎛의 허용치를 가산하여 얻어진 값으로 설정할 수 있다. 중첩폭 dg1은 약 2㎛ 내지 약 4㎛의 범위내로, 전형적으로는, 약 3㎛인 것이 바람직하다. 중첩폭 ds1은 약 2㎛ 내지 약 4㎛의 범위내로, 전형적으로는, 약 3㎛인 것이 바람직하다.Generally, in the overlapping portion of the gate signal line 104 and the pixel electrode 140a and the overlapping portion of the source signal line 102 and the pixel electrode 140a due to the electric field generated between the adjacent pixel electrodes, for example, A reverse tilt zone 154 is created with a width of about 1 [mu] m to about 2 [mu] m. Although the overlap width values dg1 and ds1 are not particularly limited, the size of the generated reverse tilt region, the processing precision of the gate signal line and the source signal line, the overlapping precision of the gate and source signal lines and the pixel electrode, It changes according to precision. And may be set to a value obtained by adding a tolerance of about 0.75 mu m to about 1 mu m for the stability of the width of the reverse tilt zone. The overlap width dg1 is preferably in the range of about 2 [mu] m to about 4 [mu] m, typically about 3 [mu] m. The overlap width ds1 is preferably in the range of about 2 탆 to about 4 탆, typically about 3 탆.

인접하는 픽셀 전극 간에서 생성된 전계의 크기는 픽셀 전극의 폭이 변화함에 따라 변화하여, 생성된 역 틸트 구역의 폭이 변화한다. 그러므로, 픽셀 전극의 폭은 생성된 역 틸트 구역의 폭을 피복하기에 충분히 크도록 선택되어야 한다. 픽셀 전극의 폭은 또한 픽셀 전극에 인가되는 전위에 따라 선택된다. 예를 들어, 픽셀 전극에 전위 5V 및 -5V를 반전 구동으로 인가할 경우, 1㎛ 내지 1.5㎛의 폭을 갖는 역 틸트 구역이 생성된다. 절대값이 큰 전위가 인가될 경우에는 보다 큰 폭을 갖는 역 틸트 구역이 생성된다. 반대로, 절대값이 작은 전위가 인가될 경우에는 보다 작은 폭을 갖는 역 틸트 구역이 생성된다. 인접하는 픽셀 전극 간의 거리는 특별히 제한적이지는 않지만, 약 4㎛ 내지 약 6㎛의 범위가 바람직하다.The magnitude of the electric field generated between adjacent pixel electrodes changes as the width of the pixel electrode changes, and the width of the generated reverse tilt region changes. Therefore, the width of the pixel electrode should be selected to be large enough to cover the width of the generated reverse-tilt zone. The width of the pixel electrode is also selected according to the potential applied to the pixel electrode. For example, when the potentials of 5 V and -5 V are applied to the pixel electrode in the inversion driving, a reverse tilt region having a width of 1 mu m to 1.5 mu m is generated. When a potential having a large absolute value is applied, a reverse tilt region having a larger width is generated. Conversely, when a potential having a small absolute value is applied, a reverse tilt region having a smaller width is generated. The distance between adjacent pixel electrodes is not particularly limited, but is preferably in the range of about 4 탆 to about 6 탆.

픽셀 전극의 형성에 이어서, 층간 절연막(136) 상에 배향막(150)을 형성하여 러빙 처리를 행한다. 이로써, 액티브 매트릭스 기판이 얻어진다.Subsequent to the formation of the pixel electrode, an orientation film 150 is formed on the interlayer insulating film 136 to perform rubbing treatment. Thereby, an active matrix substrate is obtained.

다음에는, 다음과 같은 방법으로 대향 기판을 제조한다. 대향 기판은 상기 액티브 매트릭스 기판의 제조 이전에 제조할 수 있다.Next, the counter substrate is manufactured in the following manner. An opposing substrate can be manufactured before the production of the active matrix substrate.

다시 도 2a 및 도 2b를 참조해 보면, 유리 등으로 제조된 투명 절연 기판(122) 상에 Ta, Cr, Al 등으로 이루어진 금속막을 스퍼터링에 의해 형성하고 패터닝하여 차광 층(144)을 형성한다. 다음에는, 차광 층(144)이 형성되어 있지 않은 기판(122)의 부분에 광감성 칼라 레지스트를 도포하고, 노광시키고, 현상하여 적색, 녹색 및 청색을 나타내는 칼라층(146)을 형성한다. 그 결과, 각 칼라층(146)은 차광 층(144)으로 둘러싸여진다. 다음에 차광 층(144) 및 칼라층(146) 상에 예를 들어, 스퍼터링에 의해 ITO 등으로 제조된 대향 전극(148)을 소정의 형상으로 형성한다. 다음에는 대향 전극(148) 상에 배향막(150)을 형성하여 러빙 처리를 행한다. 이로써, 대향 기판이 얻어진다.Referring again to FIGS. 2A and 2B, a metal film made of Ta, Cr, Al, or the like is formed on a transparent insulating substrate 122 made of glass or the like by sputtering and patterned to form a light shielding layer 144. Next, a light-sensitive color resist is applied to a portion of the substrate 122 on which the light-shielding layer 144 is not formed, exposed, and developed to form a color layer 146 representing red, green, and blue. As a result, each color layer 146 is surrounded by the light shielding layer 144. Next, on the light-shielding layer 144 and the color layer 146, for example, a counter electrode 148 made of ITO or the like is formed into a predetermined shape by sputtering. Next, an alignment film 150 is formed on the counter electrode 148 to perform a rubbing process. Thus, a counter substrate is obtained.

도 2b에서 도시된 바와 같이, 액티브 매트릭스 기판과 대향 기판은 배향막(150)과 서로 대향하도록 공지의 방법으로 함께 적층된다. 액티브 매트릭스기판과 대향 기판 간의 갭 (셀 갭)은 예를 들어, 약 4.5㎛ 이지만, 이러한 수치는 특별히 한정적이지 않고 임의로 선택될 수 있다. 기판의 적층 후에, 공지의 방법으로 갭내로 액정 물질을 주입시켜 액정층(112)을 형성한다. 이와 같이, 본 발명에 따른 액정 표시 장치가 얻어진다.As shown in Fig. 2B, the active matrix substrate and the counter substrate are laminated together in a known manner so as to face each other with the orientation film 150. [ The gap (cell gap) between the active matrix substrate and the opposing substrate is, for example, about 4.5 mu m, but such a value is not particularly limited and can be arbitrarily selected. After the substrate is laminated, a liquid crystal material is injected into the gap by a known method to form the liquid crystal layer 112. [ Thus, a liquid crystal display device according to the present invention is obtained.

이 실시예에 있어서는, 인접하는 픽셀 전극 간에서 발생되는 전계로 인해 생성된 도 3b에서 도시된 역 틸트 구역(154)은 게이트 신호 라인(104)과 픽셀 전극(140)의 중첩 부분 및/또는 소스 신호 라인(102)과 픽셀 전극(140)의 중첩 부분 내에 형성되어지므로 차광된다. 그러므로, 역 틸트 구역으로부터의 광 누설이 방지되어, 본 발명에 따라 제조된 액정 표시 장치는 우수한 표시 특성을 나타낸다. 또한, 이 실시예의 액정 표시 장치에 있어서는, 역 틸트 구역으로부터의 광 누설을 차광 영역을 확장시킴이 없이도 극소화시킬 수 있으므로, 고 개구율을 유지할 수 있다.In this embodiment, the reverse tilt region 154 shown in FIG. 3B, which is generated due to an electric field generated between adjacent pixel electrodes, is formed by overlapping portions of the gate signal line 104 and the pixel electrode 140 and / And is formed in the overlapped portion of the signal line 102 and the pixel electrode 140, so that it is shielded. Therefore, light leakage from the reverse tilt zone is prevented, and the liquid crystal display device manufactured according to the present invention exhibits excellent display characteristics. Further, in the liquid crystal display device of this embodiment, since the light leakage from the reverse tilt region can be minimized without expanding the shielding region, a high aperture ratio can be maintained.

12.1 인치의 VGA 디스플레이에 있어서는, 게이트 신호 라인의 폭, 게이트 신호 라인을 샌드위치하는 픽셀 전극 간의 거리, 소스 신호 라인의 폭 및 소스 신호 라인을 샌드위치하는 픽셀 전극 간의 거리는 각각 18㎛, 14㎛, 8㎛ 및 4㎛로 변화되었으며, 액티브 매트릭스 기판의 픽셀 전극과 대향 기판의 대향 전극 간의 셀 갭은 변화되지 않은 채, 즉 4.5㎛인 것을 취한다. 이러한 경우, 셀 갭이 게이트 신호 라인을 샌드위치하는 픽셀 전극 간의 거리보다 짧더라도 역 틸트 구역이 생성된다. 이 경우에도, 생성된 역 틸트 구역을 본 발명에 따라 차광시킬 수 있다.In a 12.1 inch VGA display, the width of the gate signal lines, the distance between the pixel electrodes sandwiching the gate signal lines, the width of the source signal lines, and the distance between the pixel electrodes sandwiching the source signal lines are 18 mu m, 14 mu m, 8 mu m And 4 mu m, and the cell gap between the pixel electrode of the active matrix substrate and the opposing electrode of the counter substrate is unchanged, that is, 4.5 mu m. In this case, a reverse tilt region is generated even if the cell gap is shorter than the distance between the pixel electrodes sandwiching the gate signal line. Even in this case, the generated reverse tilt zone can be shielded according to the present invention.

이 실시예에 있어서는, 액정 분자가 일정한 방향으로 균일하게 배향되어 있는 액정 표시 장치에 대해 기술하였다. 그러나, 본 발명은 이러한 종류에만 한정되는 것이 아니라, 하나의 픽셀이 시야각의 변화에도 불구하고 양호한 가시도를 유지하며 가시각을 광폭으로 하기 위해 상이한 액정 분자의 배향을 갖는 다수의 부분으로 분할되는 액정 표시 장치에도 적용시킬 수 있다. 본 발명에 따르면 신호 라인과 각 픽셀 전극의 중첩 부분의 구성은 액정 분자의 배향 방향에 따라 정해진다. 따라서, 각 픽셀이 다수의 부분으로 분할되면, 신호 라인과 픽셀 전극의 중첩 부분의 구성은 픽셀 전극의 부근에서 액정 분자의 배향 방향에 따라 변화되어야 한다.In this embodiment, a liquid crystal display device in which liquid crystal molecules are uniformly oriented in a predetermined direction is described. However, the present invention is not limited to this kind, but may be applied to a liquid crystal display device in which one pixel is divided into a plurality of portions having different liquid crystal molecule orientations in order to maintain good visibility in view of wide viewing angle, It can also be applied to devices. According to the present invention, the configuration of the overlapping portion of the signal line and each pixel electrode is determined according to the alignment direction of the liquid crystal molecules. Therefore, when each pixel is divided into a plurality of portions, the configuration of the overlapping portion of the signal line and the pixel electrode must be changed in accordance with the alignment direction of the liquid crystal molecules in the vicinity of the pixel electrode.

(실시예 2)(Example 2)

도 10은 본 발명에 따른 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다. 도 11a는 도 10의 A-A'선을 따라 절취한 액정 표시 장치의 단면도이며,도 11b는 도 10의 B-B'선을 따라 절취한 액정 표시 장치의 단면도이다. 도 12a는 소스 신호 라인(102) 및 기억 캐패시터 전극(126)이 서로 교차하는 도 10의 영역 Y에 대해 확대된 평면도이다. 도 12b는 픽셀 전극(140)이 소스 신호 라인(102)과 중첩되는 도 12a의 C-C'선을 따라 절취한 단면도이며, 도 12c는 픽셀 전극(140)이 소스 신호 라인(102)과 중첩되는 도 12a의 D-D'선을 따라 절취한 단면도이다.10 is a plan view of one pixel of a liquid crystal display device according to another embodiment of the present invention. FIG. 11A is a cross-sectional view of the liquid crystal display taken along the line A-A 'of FIG. 10, and FIG. 11B is a cross-sectional view of the liquid crystal display taken along the line B-B' of FIG. 12A is an enlarged plan view of the region Y of FIG. 10 where the source signal line 102 and the storage capacitor electrode 126 intersect each other. 12B is a cross-sectional view taken along line C-C 'of FIG. 12A in which the pixel electrode 140 overlaps with the source signal line 102, and FIG. 12C is a cross-sectional view of the pixel electrode 140 overlapping the source signal line 102 Sectional view taken along line D-D 'in FIG. 12A.

도 12a에서 도시된 바와 같이, 이 실시예의 액정 표시 장치의 각 픽셀은 기억 캐패시터 전극(126)에 대응하는 라인을 따르는 두 영역으로 분할된다. 두 영역의 경계부는 기억 캐패시터 전극(126)에 의해 차광된다. 두 영역은 액정 분자(152a)의 상이한 배향 방향 D1및 D2를 가지며(예를 들어, 도 12b를 참조), 소스 신호 라인(102)과, 픽셀 전극의 대응하는 두 영역의 중첩폭은 배향 방향 D1및 D2에 따라 서로 다르다.As shown in Fig. 12A, each pixel of the liquid crystal display of this embodiment is divided into two regions along the line corresponding to the storage capacitor electrode 126. Fig. The boundary between the two regions is shielded by the storage capacitor electrode 126. The two regions have different alignment directions D 1 and D 2 of the liquid crystal molecules 152a (see, for example, FIG. 12B), and the overlap width of the source signal line 102 and the corresponding two regions of the pixel electrode, Direction D 1 and D 2 .

기억 캐패시터 전극(126)은 도 10에서 도시된 바와 같이, 게이트 신호 라인(104)과 거의 평행하게 픽셀 전체에 걸쳐 있다. 픽셀의 각 행마다 하나의 기억 캐패시터 전극(126)이 제공된다.The storage capacitor electrode 126 spans the entire pixel substantially parallel to the gate signal line 104, as shown in Fig. One storage capacitor electrode 126 is provided for each row of pixels.

도 12a 및 도 12b를 참조해 보면, 액정 분자(152a)의 상이한 배향 방향 D1및 D2가 상기와 같이 제공되면, 층간 절연막(136)을 통해 픽셀 전극(140)과 대응하는 소스 신호 라인(102)의 중첩폭은 다음과 같이 조정된다. 즉, 소스 신호 라인(102)과, 액정 분자(152a)의 배향 방향 (프리틸트 각 방향)의 하류에 위치되는 픽셀 전극(140)의 영역의 중첩폭 d1 및 d3는 소스 신호 라인(102)과, 액정 분자(152a)의 배향 방향의 상류에 위치되는 픽셀 전극(140)의 영역의 중첩폭 d2 및 d4보다 크게 되도록 구성된다. 중첩폭 d1 및 d3는 서로 동일한 것이 바람직하다. 역시, 중첩폭 d2 및 d4도 서로 동일한 것이 바람직하다. 중첩폭 d1 및 d3는 특별히 한정적이지는 않지만, 약 2.5㎛ 내지 약 3.5㎛ 내의 범위, 전형적으로는, 약 3㎛인 것이 바람직하다. 중첩폭 d2 및 d4는 특별히 한정적이지는 않지만, 약 0.5㎛ 내지 약 1.5㎛ 내의 범위, 전형적으로는, 약 1㎛인 것이 바람직하다.12A and 12B, when different alignment directions D 1 and D 2 of the liquid crystal molecules 152a are provided as described above, the pixel electrode 140 and the corresponding source signal line 102 are adjusted as follows. That is, the overlap widths d1 and d3 of the source signal line 102 and the region of the pixel electrode 140 located downstream of the alignment direction of the liquid crystal molecules 152a (the pretilt angle direction) And the overlap widths d2 and d4 of the region of the pixel electrode 140 positioned upstream of the alignment direction of the liquid crystal molecules 152a. The overlap widths d1 and d3 are preferably equal to each other. Also, the overlap widths d2 and d4 are preferably equal to each other. The overlap widths d1 and d3 are not particularly limited, but are preferably in the range of about 2.5 占 퐉 to about 3.5 占 퐉, typically about 3 占 퐉. The overlap widths d2 and d4 are not particularly limited, but are preferably in the range of about 0.5 占 퐉 to about 1.5 占 퐉, typically about 1 占 퐉.

인접하는 픽셀 전극 간에서 발생된 전계는 픽셀 전극의 폭이 변화함에 따라 변화하여, 생성된 역 틸트 구역의 폭이 변화한다. 그러므로, 픽셀 전극의 폭은 생성된 역 틸트 구역의 폭을 피복하기에 충분히 크도록 선택되어야 한다. 인접하는픽셀 전극 간의 거리는 특별히 제한적이지는 않지만, 약 4㎛ 내지 약 6㎛의 범위, 전형적으로는, 약 5㎛가 바람직하다.The electric field generated between adjacent pixel electrodes changes as the width of the pixel electrode changes, and the width of the generated reverse tilt region changes. Therefore, the width of the pixel electrode should be selected to be large enough to cover the width of the generated reverse-tilt zone. The distance between adjacent pixel electrodes is not particularly limited, but is preferably in the range of about 4 占 퐉 to about 6 占 퐉, typically about 5 占 퐉.

이 실시예에 있어서는, 도 12a에서 도시된 바와 같이, 소스 신호 라인(102)은 거의 직선형이다. 액정 분자가 소스 신호 라인(102)과 중첩하는 배향 방향 D1으로 되어 있는 픽셀 전극(140)의 한 영역의 엣지는 액정 분자가 소스 신호 라인(102)과 중첩하는 배향 방향 D2로 되어 있는 픽셀 전극(140)의 다른 영역의 엣지로부터 옵셋되어 있다.In this embodiment, as shown in Fig. 12A, the source signal line 102 is almost linear. An edge of a region of the pixel electrode 140, the liquid crystal molecules that are in alignment direction D 1 which overlaps with the source signal line 102 is a pixel in the liquid crystal molecules are in the alignment direction D 2, which overlap with the source signal line 102 Is offset from the edge of the other region of the electrode (140).

상기 구성을 갖는 액정 표시 장치가 도 12b 및 도 12c에서 도시된 바와 같이, 도트 반전 구동 방법으로 구동될 경우에, 인접하는 픽셀 전극 간에서 발생되는 전계로 인해 액정 분자가 참조 부호(152b)로 표시된 바와 같이 역으로 틸트되는 역 틸트 구역이 생성된다. 그러나, 이러한 역 틸트 구역은 소스 신호 라인(102)과 픽셀 전극(140)의 중첩 부분 내에서 생성되어지므로, 중첩 영역에 의해 차광될 수 있다. 따라서, 이 실시예의 액정 표시 장치에 있어서는, 역 틸트 구역으로부터의 광 누설을 방지시킬 수 있어, 우수한 표시 특성을 나타낸다. 또한, 이 실시예의 액정 표시 장치에 있어서는, 역 틸트 구역으로부터의 광 누설을 차광 영역을 확장시키지 않고도 극소화시킬 수 있으므로, 고 개구율을 유지할 수 있다. 이것은 또한 소스 신호 라인(102)을 샌드위치하는 인접하는 픽셀 전극 간에서 발생된 전계로 인해 도 10에서 영역 X로 표시된, 소스 신호 라인(102)과 게이트 신호 라인(104)의 교차부에서 생성된 역 틸트 구역에도 적용시킬 수 있다.When the liquid crystal display device having the above structure is driven by the dot inversion driving method as shown in Figs. 12B and 12C, the liquid crystal molecules are generated by the electric field generated between the adjacent pixel electrodes, A reverse tilt zone is generated which is tilted backward as shown in FIG. However, since such a reverse tilt region is generated in the overlapping portion of the source signal line 102 and the pixel electrode 140, it can be shielded by the overlap region. Therefore, in the liquid crystal display device of this embodiment, light leakage from the reverse tilt region can be prevented, and excellent display characteristics are exhibited. Further, in the liquid crystal display device of this embodiment, the light leakage from the reverse tilt region can be minimized without enlarging the light shielding region, so that the high aperture ratio can be maintained. This is also due to the electric field generated between the adjacent pixel electrodes sandwiching the source signal line 102, which is generated at the intersection of the source signal line 102 and the gate signal line 104, It can also be applied to tilt zone.

이 실시예의 액정 표시 장치를 소스 라인 반전 구동 방법으로 구동시킬 때에도 상기와 같은 효과를 얻을 수 있다.The same effect can be obtained when the liquid crystal display device of this embodiment is driven by the source line inversion driving method.

(실시예 3)(Example 3)

도 13은 본 발명에 또 따른 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다. 도 14a는 도 13의 A-A'선을 따라 절취한 액정 표시 장치의 단면도이며, 도 14b는 도 13의 B-B'선을 따라 절취한 액정 표시 장치의 단면도이다. 도 15a는 소스 신호 라인(102)과 기억 캐패시터 전극(126)이 서로 교차하는 도 13의 영역 Y에 대해 확대된 평면도이다. 도 15b는 픽셀 전극(140)이 소스 신호 라인(102)과 중첩하는 도 15a의 C-C'선을 따라 절취한 단면도이며, 도 15c는 픽셀 전극(140)이 소스 신호 라인(102)과 중첩하는 도 15a의 D-D'선을 따라 절취한 단면도이다13 is a plan view of one pixel of a liquid crystal display device according to another embodiment of the present invention. FIG. 14A is a cross-sectional view of the liquid crystal display taken along line A-A 'of FIG. 13, and FIG. 14B is a cross-sectional view of the liquid crystal display taken along line B-B' of FIG. 15A is an enlarged plan view of the region Y of FIG. 13 where the source signal line 102 and the storage capacitor electrode 126 intersect each other. 15B is a cross-sectional view taken along the line C-C 'of FIG. 15A in which the pixel electrode 140 overlaps the source signal line 102, and FIG. 15C is a cross-sectional view in which the pixel electrode 140 overlaps with the source signal line 102 Sectional view taken along the line D-D 'in Fig. 15A

도 15a에서 도시된 바와 같이, 이 실시예의 액정 표시 장치의 각 픽셀은 기억 캐패시터 전극(126)에 대응하는 라인을 따르는 두 영역으로 분할된다. 두 영역의 경계부는 기억 캐패시터 전극(126)에 의해 차광된다. 두 영역은 액정 분자(152a)의 상이한 배향 방향 D1및 D2를 가지며(예를 들어, 도 15b를 참조), 소스 신호 라인(102)과, 픽셀 전극의 대응하는 두 영역의 중첩폭은 배향 방향 D1및 D2에 따라 서로 다르다.As shown in Fig. 15A, each pixel of the liquid crystal display of this embodiment is divided into two regions along the line corresponding to the storage capacitor electrode 126. Fig. The boundary between the two regions is shielded by the storage capacitor electrode 126. The two regions have different alignment directions D 1 and D 2 of the liquid crystal molecules 152a (see, for example, FIG. 15B), and the overlap width of the source signal line 102 and the corresponding two regions of the pixel electrode, Direction D 1 and D 2 .

기억 캐패시터 전극(126)은 도 13에서 도시된 바와 같이, 게이트 신호 라인(104)과 거의 평행하게 픽셀 전체에 걸쳐 있다. 픽셀의 각 행마다 하나의 기억 캐패시터 전극(126)이 제공된다.The storage capacitor electrode 126 spans the entire pixel substantially parallel to the gate signal line 104, as shown in Fig. One storage capacitor electrode 126 is provided for each row of pixels.

도 15a 및 도 15b를 참조해 보면, 액정 분자(152a)의 상이한 배향 방향 D1및 D2가 상기와 같이 제공되면, 층간 절연막(136)을 통해 픽셀 전극(140)과 대응하는 소스 신호 라인(102)의 중첩폭은 다음과 같이 조정된다. 즉, 소스 신호 라인(102)과, 액정 분자(152a)의 배향 방향 (프리틸트 각 방향)의 하류에 위치되는 픽셀 전극(140)의 영역의 중첩폭 d1 및 d3는 소스 신호 라인(102)과, 액정 분자(152a)의 배향 방향 의 상류에 위치되는 픽셀 전극(140)의 영역의 중첩폭 d2 및 d4보다 크게 되도록 구성된다. 중첩폭 d1 및 d3는 서로 동일한 것이 바람직하다. 역시, 중첩폭 d2 및 d4도 서로 동일한 것이 바람직하다. 중첩폭 d1 및 d3는 특별히 한정적이지는 않지만, 약 2.5㎛ 내지 약 3.5㎛ 내의 범위, 전형적으로는, 약 3㎛인 것이 바람직하다. 중첩폭 d2 및 d4는 특별히 한정적이지는 않지만, 약 0.5㎛ 내지 약 1.5㎛ 내의 범위, 전형적으로는, 약 1㎛인 것이 바람직하다.15A and 15B, when the different alignment directions D 1 and D 2 of the liquid crystal molecules 152a are provided as described above, the pixel electrode 140 and the corresponding source signal line 102 are adjusted as follows. That is, the overlap widths d1 and d3 of the source signal line 102 and the region of the pixel electrode 140 located downstream of the alignment direction of the liquid crystal molecules 152a (the pretilt angle direction) And the overlap widths d2 and d4 of the region of the pixel electrode 140 positioned upstream of the alignment direction of the liquid crystal molecules 152a. The overlap widths d1 and d3 are preferably equal to each other. Also, the overlap widths d2 and d4 are preferably equal to each other. The overlap widths d1 and d3 are not particularly limited, but are preferably in the range of about 2.5 占 퐉 to about 3.5 占 퐉, typically about 3 占 퐉. The overlap widths d2 and d4 are not particularly limited, but are preferably in the range of about 0.5 占 퐉 to about 1.5 占 퐉, typically about 1 占 퐉.

인접하는 픽셀 전극 간에서 발생된 전계는 픽셀 전극의 폭이 변화함에 따라 변화하여, 생성된 역 틸트 구역의 폭이 변화한다. 그러므로, 픽셀 전극의 폭은 생성된 역 틸트 구역의 폭을 피복하기에 충분히 크도록 선택되어야 한다. 인접하는 픽셀 전극 간의 거리는 특별히 제한적이지는 않지만, 약 4㎛ 내지 약 6㎛의 범위, 전형적으로는, 약 5㎛가 바람직하다.The electric field generated between adjacent pixel electrodes changes as the width of the pixel electrode changes, and the width of the generated reverse tilt region changes. Therefore, the width of the pixel electrode should be selected to be large enough to cover the width of the generated reverse-tilt zone. The distance between adjacent pixel electrodes is not particularly limited, but is preferably in the range of about 4 占 퐉 to about 6 占 퐉, typically about 5 占 퐉.

이 실시예의 액정 표시 장치는 다음과 같이 구성되는 것이 바람직하다. 도 15a에서 도시된 바와 같이, 액정 분자가 소스 신호 라인(102)과 중첩하는 배향 방향 D1으로 되어 있는 픽셀 전극(140)의 한 영역의 엣지는 액정 분자가 소스 신호 라인(102)과 중첩하는 배향 방향 D2로 되어 있는 픽셀 전극(140)의 다른 영역의 엣지와 정렬되어 있다. 반대로, 배향 방향 D1을 갖는 영역에 대응하는 소스 신호 라인(102)의 영역의 단부는 배향 방향 D2를 갖는 영역에 대응하는 소스 신호 라인(102)의 영역의 단부로부터 옵셋되어 있다 (즉, 소스 신호 라인(102)은 절곡되어 있다).The liquid crystal display device of this embodiment is preferably configured as follows. 15A, the edge of one region of the pixel electrode 140 in which the liquid crystal molecules overlap with the source signal line 102 in the alignment direction D 1 causes the liquid crystal molecules to overlap with the source signal line 102 And is aligned with the edge of another region of the pixel electrode 140 in the alignment direction D 2 . Conversely, the end regions of the source signal line 102 corresponding to the area having the orientation direction D 1 is offset from the ends of the region of the source signal line 102 corresponding to the area having the orientation direction D 2 (i.e., The source signal line 102 is bent).

상기 구성을 갖는 액정 표시 장치가 도 15b 및 도 15c에서 도시된 바와 같이, 도트 반전 구동 방법으로 구동될 경우에, 소스 신호 라인(102)을 샌드위치하는 인접하는 픽셀 전극 간에서 발생되는 전계로 인해 액정 분자가 참조 부호(152b)로 표시된 바와 같이 역으로 틸트되는 역 틸트 구역이 생성된다. 그러나, 이러한 역 틸트 구역은 소스 신호 라인(102)과 픽셀 전극(140)의 중첩 부분 내에서 생성되어지므로, 중첩 영역에 의해 차광될 수 있다. 따라서, 이 실시예의 액정 표시 장치에 있어서는, 역 틸트 구역으로부터의 광 누설을 방지시킬 수 있어, 우수한 표시 특성을 나타낸다. 또한, 이 실시예의 액정 표시 장치에 있어서는, 역 틸트 구역으로부터의 광 누설을 차광 영역을 확장시키지 않고도 극소화시킬 수 있으므로, 고 개구율을 유지할 수 있다. 이것은 또한 소스 신호 라인(102)을 샌드위치하는 인접하는 픽셀 전극 간에서 발생된 전계로 인해 도 13에서 영역 X로 표시된, 소스 신호 라인(102)과 게이트 신호 라인(104)의 교차부에서 생성된 역 틸트 구역에도 적용시킬 수 있다.When the liquid crystal display device having the above configuration is driven by the dot inversion driving method as shown in Figs. 15B and 15C, due to the electric field generated between the adjacent pixel electrodes sandwiching the source signal line 102, A reverse tilt zone is created in which the molecules are tilted backwards as indicated by reference numeral 152b. However, since such a reverse tilt region is generated in the overlapping portion of the source signal line 102 and the pixel electrode 140, it can be shielded by the overlap region. Therefore, in the liquid crystal display device of this embodiment, light leakage from the reverse tilt region can be prevented, and excellent display characteristics are exhibited. Further, in the liquid crystal display device of this embodiment, the light leakage from the reverse tilt region can be minimized without enlarging the light shielding region, so that the high aperture ratio can be maintained. This is also due to the electric field generated between the adjacent pixel electrodes sandwiching the source signal line 102, which is generated at the intersection of the source signal line 102 and the gate signal line 104, It can also be applied to tilt zone.

이 실시예의 액정 표시 장치를 소스 라인 반전 구동 방법으로 구동시킬 때에도 상기와 같은 효과를 얻을 수 있다.The same effect can be obtained when the liquid crystal display device of this embodiment is driven by the source line inversion driving method.

상기 실시예 2 및 3에서, 각 픽셀은 소스 신호 라인을 따라 정렬되며 상이한 액정 분자의 배향 방향을 갖는 제1 및 제2 영역으로 수직 분할되었다. 또는, 픽셀은 서로 다른 방향으로 분할될 수 있다. 실시예 2 및 3은 또한 각 픽셀이 게이트 신호 라인을 따라 정렬되며 상이한 액정 분자의 배향 방향을 갖는 제1 및 제2 영역으로 분할되는 액정 표시 장치에도 적용시킬 수 있다. 이 경우, 픽셀 전극의 제1 및 제2 영역과 대응하는 신호 라인들의 중첩 부분의 구성은 제1 및 제2 영역에서의 애정 분자의 배향 방향에 따라 정해져야 한다.In Examples 2 and 3, each pixel was vertically divided into first and second regions aligned along the source signal lines and having different alignment directions of liquid crystal molecules. Alternatively, the pixels may be divided in different directions. Embodiments 2 and 3 can also be applied to a liquid crystal display device in which each pixel is divided into first and second regions aligned along gate signal lines and having different liquid crystal molecule alignment directions. In this case, the configuration of the overlapping portions of the signal lines corresponding to the first and second regions of the pixel electrode must be determined according to the alignment direction of the affinity molecules in the first and second regions.

또한, 실시예 2 및 3에서는, 액정 분자의 상이한 배향 방향을 갖는 제1 및 제2 영역의 경계부는 기억 캐패시터 전극(126)에 의해 차광된다. 제1 및 제2 영역의 경계부가 다른 위치에 있는 경우에는 추가의 차광부를 제공하여 그 경계부를 차광시킬 수 있다. 예를 들어, 각 픽셀이 게이트 신호 라인을 따라 정렬되는 영역으로 분할되는 액정 표시 장치의 경우에는, 각 픽셀 전극에 걸쳐 소스 신호 라인의 방향으로 차광부를 제공할 수 있다.In Embodiments 2 and 3, the boundary portions of the first and second regions having different alignment directions of the liquid crystal molecules are shielded by the storage capacitor electrode 126. When the boundary portions of the first and second regions are at different positions, an additional light shielding portion may be provided to shield the boundary portion. For example, in the case of a liquid crystal display device in which each pixel is divided into regions aligned along the gate signal line, a light shielding portion may be provided in the direction of the source signal line across each pixel electrode.

또한, 실시예 2 및 3에서는, 픽셀 전극과 신호 라인들과의 중첩폭은 역 틸트 구역이 플레임 반전 구동 방법, 게이트 라인 구동 방법, 소스 라인 구동 방법 및 도트 반전 구동 방법 중 임의 방법에 의해 생성되는 영역에 따라 변화될 수 있다. 이것은 실시예 1에서 도시된 픽셀 전극과 소스 신호 라인의 중첩 부분 및 픽셀 전극과 게이트 신호 라인의 중첩 부분과 결합될 수 있다.Further, in Embodiments 2 and 3, the overlap width of the pixel electrode and the signal lines is set such that the reverse tilt region is generated by any of the flip-flip driving method, the gate line driving method, the source line driving method and the dot inversion driving method Can be changed according to the area. This can be combined with the overlapping portion of the pixel electrode and the source signal line and the overlapping portion of the pixel electrode and the gate signal line shown in Embodiment 1. [

실시예 1 내지 3의 액정 표시 장치는 각 픽셀 전극이 대응하는 소스 및 게이트 신호 라인과 층간 절연막에 의해 절연되어지며, 픽셀 전극이 층간 절연막을 통해 형성된 접속 구멍을 통해 대응하는 TFT의 드레인 전극에 접속되는 POP 구조를 갖는다. 본 발명은 또한 POP 구조를 갖지 않는 액정 표시 장치, 예를 들어, 각 픽셀 전극과 대응하는 게이트 및 소스 신호 라인 간의 절연을 보증하며 픽셀 전극이 접속 구멍을 통하지 않고 대응하는 TFT의 드레인 전극에 접속되도록 층간 절연막보다 얇은 절연막이 형성되어진 액정 표시 장치에도 적용시킬 수 있다.In the liquid crystal display devices of Examples 1 to 3, each pixel electrode is insulated by the corresponding source and gate signal lines and the interlayer insulating film, and the pixel electrode is connected to the drain electrode of the corresponding TFT through the connection hole formed through the interlayer insulating film POP structure. The present invention also relates to a liquid crystal display device having no POP structure, for example, to ensure insulation between each pixel electrode and a corresponding gate and source signal line, and to ensure that the pixel electrode is connected to the drain electrode of the corresponding TFT The present invention can be applied to a liquid crystal display device in which an insulating film thinner than an interlayer insulating film is formed.

(실시예 4)(Example 4)

도 16a는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다. 도 16b는 도 16a의 접속 구멍의 주변 영역을 확대한 평면도이다. 도 17은 도 16a의 A-A'선을 따라 절취한 액정 표시 장치의 단면도이며, 도 18은 도 16a의 B-B'선을 따라 절취한 액정 표시 장치의 단면도이다.16A is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention. 16B is an enlarged plan view of a peripheral region of the connection hole in Fig. 16A. Fig. FIG. 17 is a cross-sectional view of the liquid crystal display taken along the line A-A 'in FIG. 16A, and FIG. 18 is a cross-sectional view of the liquid crystal display taken along the line B-B' in FIG. 16A.

도 16a 및 도 17에서 도시된 바와 같이, 이 실시예의 액정 표시 장치에 있어서는, 신장된 드레인 전극(125) 아래에 있는 기억 캐패시터 전극(126) 상에 접속 구멍(142)이 형성된다. 그러나, 접속 구멍(142)의 중심축(160)은 기억 캐패시터 전극(126)의 중심축(156)으로부터 옵셋되어 있다. 도 16b를 참조해 보면, 본원에서 사용된 "접속 구멍의 중심축" 이란 용어는 임의 형상을 갖는 접속 구멍의 외접하는 원의 중심 O(160)로부터 도 16b의 평면에 대해 수직인 방향으로 연장하는 축을 말하며, "기억 캐패시터 전극의 중심축" 및 "차광 신호 라인" 이란 용어는 생성된 역 틸트 구역(154)의 외접하는 원의 중심 O'로부터 도 16b의 평면에 대해 수직인 방향으로 연장하는 축을 말하는 것이다.16A and 17, the connection hole 142 is formed on the storage capacitor electrode 126 below the elongated drain electrode 125 in the liquid crystal display device of this embodiment. However, the center axis 160 of the connection hole 142 is offset from the center axis 156 of the storage capacitor electrode 126. 16B, the term " central axis of the connection hole " as used herein refers to a direction perpendicular to the plane of Fig. 16B from the center O (160) of an outer circle of a connection hole having an arbitrary shape Axis, the term " center axis of storage capacitor electrode " and the term " shielding signal line " refer to an axis extending from the center O 'of the circumscribed circle of the generated reverse tilt zone 154 in a direction perpendicular to the plane of FIG. It is saying.

이 실시예에 있어서는, 접속 구멍(142)의 중심축(160)은 기억 캐패시터 전극(126)의 중심축(156)으로부터 액정 분자(152a)의 배향 방향 D3(프리틸트 각 방향)로 옵셋되는 것이 바람직하다. 중심축(160)과 중심축(156) 간의 거리는 약 0.5㎛ 내지 약 1.5㎛의 범위, 전형적으로는, 약 1.5㎛인 것이 바람직하다. 역 틸트 구역은 그 중심부가 접속 구멍(142)의 중심축(160)으로부터 액정 분자(152a)의 배향 방향 D3에 반대인 방향으로 옵셋되어진 위치에서 생성된다. 따라서, 생성된 역 틸트 구역은 기억 캐패시터 전극(126) 상에 위치된다. 그러므로, 역 틸트 구역으로부터의 광 누설은 기억 캐패시터 전극(126)에 의해 효과적으로 방지될 수 있다. 이 실시예의 액정 표시 장치에 있어서는, 이로써 기억 캐패시터 전극(126)의 라인 폭을 극소화시키며 고 개구율을 유지할 수 있다.The center axis 160 of the connection hole 142 is offset from the central axis 156 of the storage capacitor electrode 126 to the alignment direction D 3 (pretilt angular direction) of the liquid crystal molecules 152a . The distance between the central axis 160 and the central axis 156 is preferably in the range of about 0.5 占 퐉 to about 1.5 占 퐉, typically about 1.5 占 퐉. The reverse tilt zone is generated at a position where its center portion is offset from the central axis 160 of the connection hole 142 in a direction opposite to the alignment direction D 3 of the liquid crystal molecules 152a. Thus, the generated reverse tilt zone is located on the storage capacitor electrode 126. Therefore, light leakage from the reverse tilt zone can be effectively prevented by the storage capacitor electrode 126. [ In the liquid crystal display device of this embodiment, the line width of the storage capacitor electrode 126 can be minimized and the high aperture ratio can be maintained.

이 실시예의 액정 표시 장치의 제조에 대해 도 17 및 도 18을 참조하면서 기술하기로 한다.The manufacture of the liquid crystal display device of this embodiment will be described with reference to Figs. 17 and 18. Fig.

우선, 액티브 매트릭스 기판을 다음과 같이 제조한다. 유리 등으로 제조된 투명 절연 기판(120) 상에 공지의 방법으로 게이트 전극과 함께 게이트 신호 라인(104), 기억 캐패시터 전극(126), 게이트 절연막(103), 반도체 층(134), 채널 보호층(128), 및 소스 전극 및 드레인 전극이 되는 n+-Si층(130)을 기술된 순서로 형성한다. 이 실시예의 경우, 도 16a에서 도시된 바와 같이, 게이트 신호 라인(104)과 거의 평행하게 픽셀 전체에 걸쳐 픽셀의 각 행마다 하나의 기억 캐패시터 전극(126)이 형성된다.First, an active matrix substrate is manufactured as follows. A gate electrode line 104, a storage capacitor electrode 126, a gate insulating film 103, a semiconductor layer 134, a channel protection layer (not shown), and a gate insulating film 103 are formed on a transparent insulating substrate 120 made of glass, And the n + -Si layer 130 serving as a source electrode and a drain electrode are formed in the described order. In this embodiment, as shown in Fig. 16A, one storage capacitor electrode 126 is formed for each row of pixels across the pixel, substantially parallel to the gate signal line 104. In Fig.

그 후에, 투명 도전성 막인 ITO 막(132) 및 금속층(133)을 스퍼터링에 의해 형성하고, 패터닝하여 소스 신호 라인(102)을 형성한다. 이 실시예의 경우, 각 소스 신호 라인(102)은 ITO 막(132) 및 금속층(133)으로 이루어진 이중층 구조인 것이 바람직하다. 이러한 이중충 구조는 예를 들어, 금속층(133)이 파손되더라도 소스 신호 라인(102)은 여전히 ITO 막(132)을 통해 접속되어지기 때문에 소스 신호 라인의 단절 가능성이 감소된다는 점에서 유리하다.Thereafter, an ITO film 132 and a metal layer 133, which are transparent conductive films, are formed by sputtering and patterned to form the source signal line 102. In this embodiment, each source signal line 102 is preferably a bilayer structure made up of an ITO film 132 and a metal layer 133. This double dam structure is advantageous in that, for example, even if the metal layer 133 is broken, the possibility of disconnecting the source signal line is reduced because the source signal line 102 is still connected through the ITO film 132. [

기판(120) 상에 소스 신호 라인을 구성하는 층들을 형성한 후에, 아크릴 수지 등으로 이루어진 층간 절연막(136)을 바람직하게는 약 2㎛ 내지 약 4㎛, 전형적으로는, 약 3㎛의 두께로 형성한다. 다음에 층간 절연막(136) 상에 상슬된 방법 또는 공지의 방법으로 픽셀 전극(140)을 형성한다. 다음에는 층간 절연막(136) 상에 배향막(150)을 형성하여 러빙 처리를 행한다.After forming the layers constituting the source signal lines on the substrate 120, the interlayer insulating film 136 made of acrylic resin or the like is preferably formed to a thickness of about 2 탆 to about 4 탆, typically about 3 탆 . Next, the pixel electrode 140 is formed on the interlayer insulating film 136 by a known method or a known method. Next, an orientation film 150 is formed on the interlayer insulating film 136 to perform rubbing treatment.

다음에, 층간 절연막(136)을 통해 소정의 방법으로 소정의 위치에 접속 구멍(142)을 형성한다. 각 접속 구멍(142)의 경사진 내벽의 각 θ는 약 45。 또는 그 이상과 약 65。 미만 사이인 것이 바람직하다. 접속 구멍(142)의 직경 φ는 약 3.5㎛ 내지 약 6㎛, 전형적으로는, 약 4㎛인 것이 바람직하다. 상기한 구성으로 인해, 기억 캐패시터 전극(126)은 상술된 바와 같이 역 틸트 구역(154)으로부터의 광 누설을 효과적으로 방지시킬 수 있다. 따라서, 이 실시예의 액정 표시 장치의 경우에는, 기억 캐패시터 전극(126)의 라인 폭을 극소화시킬 수 있으며 고 개구율을 유지할 수 있다.Next, a connection hole 142 is formed at a predetermined position through an interlayer insulating film 136 by a predetermined method. The angle? Of the inclined inner wall of each connection hole 142 is preferably between about 45 or more and less than about 65. [ The diameter? Of the connection hole 142 is preferably about 3.5 占 퐉 to about 6 占 퐉, typically about 4 占 퐉. Due to the above-described configuration, the storage capacitor electrode 126 can effectively prevent light leakage from the reverse-tilt zone 154 as described above. Therefore, in the case of the liquid crystal display device of this embodiment, the line width of the storage capacitor electrode 126 can be minimized and the high aperture ratio can be maintained.

이 실시예에 있어서, 각 기억 캐패시터 전극(126)의 라인 폭 L은 아래의 수학식 (1)로 표현되다.In this embodiment, the line width L of each storage capacitor electrode 126 is expressed by the following equation (1).

Figure pat00001
Figure pat00001

여기서, d는 층간 절연막(136)의 두께이며, θ는 접속 구멍(142)의 경사진 내벽의 각을 나타내며, φ는 접속 구멍(142)의 직경을 나타내며, n은 역 틸트 구역으로부터의 최소 광 누설을 방지시키는 데 필요한 차광 막의 최소폭을 나타낸다.Here, d is the thickness of the interlayer insulating film 136,? Indicates the angle of the inclined inner wall of the connection hole 142,? Indicates the diameter of the connection hole 142, and n indicates the minimum light from the reverse tilt region Represents the minimum width of the light-shielding film necessary to prevent leakage.

수학식 (1)로부터 알 수 있는 바와 같이, 기억 캐패시터 전극(126)의 라인 폭L을 감소시키고 각 픽셀의 개구율을 증가시키기 위해서는, 층간 절연막(136)의 두께 d를 감소시키고, 접속 구멍(142)의 경사진 내벽의 각 θ를 증가시키며, 역 틸트 구역으로부터의 최소 광 누설을 방지시키는 데 필요한 차광 막의 최소폭 n을 감소시키는 것이 필요하다.As can be seen from the formula (1), in order to decrease the line width L of the storage capacitor electrode 126 and increase the aperture ratio of each pixel, the thickness d of the interlayer insulating film 136 is decreased, , And it is necessary to reduce the minimum width n of the light-shielding film necessary to prevent the minimum light leakage from the reverse tilt zone.

실제로, 두께 d, 직경 φ, 및 최소폭 n은 한계값을 갖는다. 각 θ는 접속 구멍(142)에서의 성막이 양호하게 형성되도록 하기 위해서는 65。미만으로 설정되어야 하며, 접속 구멍(142)의 직경이 너무 크게 되지 않도록 하기 위해서는 45。이상으로 설정되어야 한다.In practice, the thickness d, the diameter?, And the minimum width n have a limit value. The angle? Should be set to less than 65. in order to form the film in the connection hole 142 well, and should be set to 45. or more so that the diameter of the connection hole 142 is not too large.

접속 구멍(142)의 형성 후에, 층간 절연막(136) 상에 배향막(150)을 형성하여 러빙 처리를 행한다. 이로써, 액티브 매트릭스 기판이 얻어진다.After the connection hole 142 is formed, an orientation film 150 is formed on the interlayer insulating film 136 to perform rubbing treatment. Thereby, an active matrix substrate is obtained.

다음에는, 다음과 같이 대향 기판을 제조한다. 대향 기판은 상술된 액티브매트릭스 기판의 제조 전에 제조할 수 있다.Next, the counter substrate is manufactured as follows. The counter substrate may be manufactured before the production of the active matrix substrate described above.

다시 도 17 및 도 18을 참조해 보면, 유리 등으로 제조된 투명 절연 기판(122) 상에 Ta, Cr, Al 등으로 제조된 금속막을 스퍼터링에 의해 형성하고 패터닝하여 차광 층(144)을 형성한다. 다음에는, 차광 층(144)이 형성되어 있지 않은 기판(122)의 부분에 광감성 칼라 레지스트를 도포하고, 노광시키고, 현상하여 적색, 녹색 및 청색을 나타내는 칼라층 (칼라 필터: 146)을 형성한다. 그 결과, 각 칼라층(146)은 차광 층(144)으로 둘러싸여진다. 다음에 차광 층(144) 및 칼라층(146) 상에 예를 들어, 스퍼터링에 의해 ITO 등으로 제조된 대향 전극(148)을 소정의 형상으로 형성한다. 다음에는 대향 전극(148) 상에 배향막(150)을 형성하여 러빙 처리를 행한다. 이로써, 대향 전극이 얻어진다.Referring again to FIGS. 17 and 18, a metal film made of Ta, Cr, Al, or the like is formed on the transparent insulating substrate 122 made of glass or the like by sputtering and patterned to form a light shielding layer 144 . Next, a light-sensitive color resist is applied to a portion of the substrate 122 on which the light-shielding layer 144 is not formed, exposed, and developed to form a color layer (color filter) 146 showing red, green, and blue colors do. As a result, each color layer 146 is surrounded by the light shielding layer 144. Next, on the light-shielding layer 144 and the color layer 146, for example, a counter electrode 148 made of ITO or the like is formed into a predetermined shape by sputtering. Next, an alignment film 150 is formed on the counter electrode 148 to perform a rubbing process. Thereby, the counter electrode is obtained.

이와 같이 제조된 액티브 매트릭스 기판과 대향 기판은 배향막(150)과 소정의 갭 (셀 갭)을 사이에 두고 서로 대향하도록 공지의 방법으로 함께 적층된다. 기판의 적층 후에, 공지의 방법으로 갭 내로 액정 물질을 주입시켜 액정층(112)을 형성한다. 이와 같이, 본 발명에 따른 액정 표시 장치가 얻어진다.The active matrix substrate and the counter substrate thus manufactured are laminated together by a known method so as to face the alignment film 150 with a predetermined gap (cell gap) therebetween. After the substrate is laminated, a liquid crystal material is injected into the gap by a known method to form the liquid crystal layer 112. [ Thus, a liquid crystal display device according to the present invention is obtained.

(실시예 5)(Example 5)

도 19는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다. 도 20은 도 19의 A-A'선을 따라 절취한 액정 표시 장치의 단면도이며, 도 21은 도 19의 B-B'선을 따라 절취한 액정 표시 장치의 단면도이다.19 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention. FIG. 20 is a cross-sectional view of the liquid crystal display taken along the line A-A 'of FIG. 19, and FIG. 21 is a cross-sectional view of the liquid crystal display taken along the line B-B' of FIG.

도 17에서 도시된 실시예 4의 액정 표시 장치에서 액정 분자(152a)의 배향방향 D4는 배향 방향 D3와 반대이다. 도 19에서 도시된 바와 같이, 각 기억 캐패시터 전극(126)은 인접하는 픽셀 전극(140) 간에 위치해 있으며, 각 게이트 신호 라인(104)은 각 픽셀 전극(140)의 중심을 가로지르고 있다. 신장된 각 드레인 전극(125)은 인접하는 픽셀 전극(140)으로 연장되며 기억 캐패시터 전극(126)과 중첩한다,Alignment direction D 4 of the liquid crystal molecules (152a) in the liquid crystal display of the fourth embodiment shown in Figure 17 is the opposite to the orientation direction D 3. 19, each storage capacitor electrode 126 is located between adjacent pixel electrodes 140, and each gate signal line 104 crosses the center of each pixel electrode 140. [ Each elongated drain electrode 125 extends to an adjacent pixel electrode 140 and overlaps the storage capacitor electrode 126,

도 20에서 도시된 바와 같이, 이 실시예의 액정 표시 장치의 경우, 신장된 드레인 전극(125) 아래에 있는 기억 캐패시터 전극(126) 상에 각 접속 구멍(142)이 형성된다. 그러나, 접속 구멍(142)의 중심축(160)은 기억 캐패시터 전극(126)의 중심축(156)으로부터 옵셋되어 있다.20, each connection hole 142 is formed on the storage capacitor electrode 126 under the elongated drain electrode 125 in the case of the liquid crystal display device of this embodiment. However, the center axis 160 of the connection hole 142 is offset from the center axis 156 of the storage capacitor electrode 126.

이 실시예에 있어서는, 접속 구멍(142)의 중심축(160)은 기억 캐패시터 전극(126)의 중심축(156)으로부터 액정 분자(152a)의 배향 방향 D4로 옵셋되는 것이 바람직하다. 중심축(160)과 중심축(156) 간의 거리는 실시예 4에서 기술된 것과 동일하다. 역 틸트 구역(154)은 그 중심부가 접속 구멍(142)의 중심축(160)으로부터 액정 분자(152a)의 배향 방향 D4에 반대인 방향으로 옵셋되어진 위치에서 생성된다. 따라서, 생성된 역 틸트 구역은 기억 캐패시터 전극(126) 상에 위치된다. 그러므로, 역 틸트 구역으로부터의 광 누설은 기억 캐패시터 전극(126)에 의해 효과적으로 방지될 수 있다. 이 실시예의 액정 표시 장치에 있어서는, 이로써 기억 캐패시터 전극(126)의 라인 폭을 극소화시키며 고 개구율을 유지할 수 있다.It is preferable that the center axis 160 of the connection hole 142 is offset from the central axis 156 of the storage capacitor electrode 126 in the alignment direction D 4 of the liquid crystal molecules 152a. The distance between the central axis 160 and the central axis 156 is the same as that described in the fourth embodiment. The reverse tilt zone 154 is formed at a position where its central portion is offset from the central axis 160 of the connection hole 142 in the direction opposite to the alignment direction D 4 of the liquid crystal molecules 152a. Thus, the generated reverse tilt zone is located on the storage capacitor electrode 126. Therefore, light leakage from the reverse tilt zone can be effectively prevented by the storage capacitor electrode 126. [ In the liquid crystal display device of this embodiment, the line width of the storage capacitor electrode 126 can be minimized and the high aperture ratio can be maintained.

(실시예 6)(Example 6)

도 22는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다. 도 23은 도 22의 A-A'선을 따라 절취한 액정 표시 장치의 단면도이며, 도 24는 도 22의 B-B'선을 따라 절취한 액정 표시 장치의 단면도이다.22 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention. FIG. 23 is a cross-sectional view of the liquid crystal display taken along the line A-A 'in FIG. 22, and FIG. 24 is a cross-sectional view of the liquid crystal display taken along the line B-B' in FIG.

도 17에서 도시된 실시예 4의 액정 표시 장치에서 액정 분자(152a)의 배향 방향 D4는 배향 방향 D3와 반대이다. 도 22에서 도시된 바와 같이, 기억 캐패시터 전극(126)은 형성되어 있지 않으며, 각 게이트 신호 라인(104')은 도 17에서 도시된 게이트 신호 라인(104)의 폭보다 넓다. 신장된 각 드레인 전극(125)은 인접하는 픽셀 전극(140)으로 연장된다.Alignment direction D 4 of the liquid crystal molecules (152a) in the liquid crystal display of the fourth embodiment shown in Figure 17 is the opposite to the orientation direction D 3. As shown in Fig. 22, the storage capacitor electrode 126 is not formed, and each gate signal line 104 'is wider than the width of the gate signal line 104 shown in Fig. Each elongated drain electrode 125 extends to an adjacent pixel electrode 140.

도 23에서 도시된 바와 같이, 이 실시예의 액정 표시 장치의 경우, 신장된 드레인 전극(125)의 광폭 부분(125a) 상에 접속 구멍(142)이 형성된다. 그러나, 접속 구멍(142)의 중심축(160)은 차광 신호 라인의 중심축(156)으로부터 신장된 드레인 전극(125)의 광폭 부분(125a)만큼 옵셋되어 있다.23, in the case of the liquid crystal display device of this embodiment, the connection hole 142 is formed on the wide portion 125a of the elongated drain electrode 125. As shown in Fig. The center axis 160 of the connection hole 142 is offset from the center axis 156 of the shielding signal line by the wide portion 125a of the extended drain electrode 125. [

이 실시예에 있어서는, 접속 구멍(142)의 중심축(160)은 차광 신호 라인의 중심축(156)으로부터 액정 분자(152a)의 배향 방향 D4로 옵셋되는 것이 바람직하다. 중심축(160)과 중심축(156) 간의 거리는 실시예 4에서 기술된 접속 구멍(142)의 중심축(160)과 기억 캐패시터 전극(126)의 중심축(156) 간의 거리와 동일하다. 역 틸트 구역(154)은 그 중심부가 접속 구멍(142)의 중심축(160)으로부터 액정 분자(152a)의 배향 방향 D4에 반대인 방향으로 옵셋되어진 위치에서 생성된다. 따라서, 생성된 역 틸트 구역은 신장된 드레인 전극(125)의 차광 광폭 부분(125a) 상에 위치된다. 그러므로, 역 틸트 구역으로부터의 광 누설은 신장된 드레인 전극(125)의 차광 광폭 부분(125a)에 의해 효과적으로 방지될 수 있다. 이 실시예의 액정 표시 장치에 있어서는, 이로써 신장된 드레인 전극(125)의 차광 광폭 부분(125a)의 라인 폭을 극소화시키며 고 개구율을 유지할 수 있다.It is preferable that the central axis 160 of the connection hole 142 is offset from the central axis 156 of the shielding signal line in the alignment direction D 4 of the liquid crystal molecules 152a. The distance between the center axis 160 and the center axis 156 is equal to the distance between the center axis 160 of the connection hole 142 and the center axis 156 of the storage capacitor electrode 126 described in Embodiment 4. [ The reverse tilt zone 154 is formed at a position where its central portion is offset from the central axis 160 of the connection hole 142 in the direction opposite to the alignment direction D 4 of the liquid crystal molecules 152a. Thus, the generated reverse-tilt region is positioned on the light-shielding wide portion 125a of the elongated drain electrode 125. [ Therefore, light leakage from the reverse tilt region can be effectively prevented by the shielding wide portion 125a of the elongated drain electrode 125. [ In the liquid crystal display device of this embodiment, the line width of the light shielding wide portion 125a of the elongated drain electrode 125 can be minimized and the high aperture ratio can be maintained.

(실시예 7)(Example 7)

도 25는 본 발명에 따른 또 다른 실시예의 액정 표시 장치의 한 픽셀에 대한 평면도이다.25 is a plan view of one pixel of a liquid crystal display device according to still another embodiment of the present invention.

이 실시예에 있어서는, 투명 기판(도시 안됨) 상에 게이트 신호 라인(104) 및 기억 캐패시터 전극(164)이 형성된다. 이들 신호 라인들 상에 게이트 절연막(도시 안됨)이 형성되며, 게이트 절연막 상에 TFT(106), 소스 신호 라인(102), 기억 캐패시터 전극(126), 층간 절연막 (도시 안됨), 및 픽셀 전극(140)이 기술된 순서로 형성된다.In this embodiment, a gate signal line 104 and a storage capacitor electrode 164 are formed on a transparent substrate (not shown). A source signal line 102, a storage capacitor electrode 126, an interlayer insulating film (not shown), and a pixel electrode (not shown) are formed on the gate insulating film, 140 are formed in the order described.

각 TFT(106)의 차광 드레인 전극(124)은 층간 절연막을 통해 형성된 접속 구멍(142a)을 통해 대응하는 픽셀 전극(140)에 접속된다. 각 차광 기억 캐패시터 전극(126)은 층간 절연막을 통해 형성된 접속 구멍(142b)을 통해 대응하는 픽셀 전극(140)에 접속된다.The light shielding drain electrode 124 of each TFT 106 is connected to the corresponding pixel electrode 140 through the connection hole 142a formed through the interlayer insulating film. Each light-shielding storage capacitor electrode 126 is connected to the corresponding pixel electrode 140 through a connection hole 142b formed through an interlayer insulating film.

접속 구멍(142a)의 중심축은 TFT(106)의 드레인 전극(124)의 중심축 (차광 신호 라인의 중심축)으로부터 액정 분자의 배향 방향 D4로 옵셋되어 있다. 따라서, 접속 구멍(142a)의 존재로 인해 생성된 역 틸트 구역은 드레인 전극(124) 상에 위치되므로, 이러한 역 틸트 구역으로부터의 광 누설을 효과적으로 방지시킬 수 있다. 동일하게, 접속 구멍(142b)의 중심축은 기억 캐패시터 전극(126)의 중심축으로부터 액정 분자의 배향 방향 D4로 옵셋되어 있다. 따라서, 접속 구멍(142b)의 존재로 인해 생성된 역 틸트 구역은 기억 캐패시터 전극(126) 상에 위치되므로, 이러한 역 틸트 구역으로부터의 광 누설을 효과적으로 방지시킬 수 있다.Connection holes are offset to the alignment direction D 4 of the liquid crystal molecules from the central axis (the central axis of the light shielding signal lines) of the drain electrode 124 of the TFT central axis (106) of a (142a). Thus, since the reverse-tilt zone generated due to the presence of the connection hole 142a is located on the drain electrode 124, it is possible to effectively prevent light leakage from such a reverse-tilt zone. Similarly, it is offset from the central axis of the central axis storage capacitor electrode 126 of the connection hole (142b) in the alignment direction D 4 of the liquid crystal molecules. Thus, the reverse tilt zone generated by the presence of the connection hole 142b is located on the storage capacitor electrode 126, so that light leakage from such a reverse tilt zone can be effectively prevented.

상기 실시예 4 내지 7에서, 본 발명의 여려 변형이 가능하다. 예를 들어, 접속 구멍의 내벽 경사에 의해 형성된 배향막의 오목부로 인해 생성된 역 틸트 구역에 대해 기술하였다. 본 발명은 전극 및 TFT에 의해 형성된 배향막의 오목부로 인해 생성된 역 틸트 구역에도 적용시킬 수 있다. 실시예 4 내지 7은 투명 액정 표시 장치 뿐만 아니라, 반사형 액정 표시 장치에도 적용시킬 수 있다. 반사형 액정 표시 장치의 경우에는, 광을 전달하는 기판측 상에 차광 막이 형성된다.In the fourth to seventh embodiments, various modifications of the present invention are possible. For example, the reverse tilt zone generated by the concave portion of the alignment film formed by inclining the inner wall of the connection hole has been described. The present invention can also be applied to a reverse tilt region generated by a concave portion of an alignment film formed by an electrode and a TFT. Embodiments 4 to 7 can be applied not only to a transparent liquid crystal display device but also to a reflective liquid crystal display device. In the case of a reflective liquid crystal display device, a light shielding film is formed on the substrate side for transmitting light.

고 개구율을 갖는 본 발명에 따른 액정 표시 장치는 비디오 카메라의 뷰 화인더 및 프로젝터로서 사용되는 비교적 소형의 액정 표시 장치에 특히 유용하다.The liquid crystal display device according to the present invention having a high aperture ratio is particularly useful for a relatively small liquid crystal display device used as a viewfinder and a projector of a video camera.

본 기술 분야에 숙련된 사람들은 본 발명의 사상 및 범주를 벗어나지 않는 한 여러 변형 및 수정 실시예가 가능하다는 것을 인식할 수 잇을 것이다. 따라서, 본 발명은 상기에서 기술된 실시예에만 한정되는 것이 아니라, 다음의 특허청구 범위에서 기재된 사항에 따라 광의적으로 해석되어져야 한다.Those skilled in the art will recognize that many variations and modifications may be made without departing from the spirit and scope of the invention. Therefore, the present invention should not be limited to the above-described embodiments, but should be interpreted broadly in accordance with the matters described in the following claims.

Claims (14)

액정 표시 장치에 있어서,In a liquid crystal display device, 게이트 신호 라인, 상기 게이트 신호 라인과 교차하는 소스 신호 라인, 상기 게이트 신호 라인 및 상기 소스 신호 라인 상에 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 픽셀 전극을 포함하며,A gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, 상기 게이트 신호 라인의 양측에서 서로 인접하는 제1 픽셀 전극 및 제2 픽셀 전극은 상기 제1 픽셀 전극 및 제2 픽셀 전극에 의해 샌드위치되어지는 상기 게이트 신호 라인과 부분적으로 중첩되며,The first pixel electrode and the second pixel electrode adjacent to each other on both sides of the gate signal line partially overlap the gate signal line sandwiched by the first pixel electrode and the second pixel electrode, 상기 제1 픽셀 전극은 상기 게이트 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류(downstream)에 위치하며, 상기 제2 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류(upstream)에 위치하며, 상기 제1 픽셀 전극과 상기 게이트 신호 라인의 중첩폭은 상기 제2 픽셀 전극과 상기 게이트 신호 라인의 중첩폭보다 큰 것을 특징으로 하는 액정 표시 장치.Wherein the first pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecules with respect to the gate signal line and the second pixel electrode is located upstream of the pretilt angle direction of the liquid crystal molecules, Wherein the overlap width of the first pixel electrode and the gate signal line is greater than the overlap width of the second pixel electrode and the gate signal line. 제1항에 있어서, 액정 표시 장치는 게이트 라인 반전 구동 방법으로 구동되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 1, wherein the liquid crystal display device is driven by a gate line inversion driving method. 액정 표시 장치에 있어서,In a liquid crystal display device, 게이트 신호 라인, 상기 게이트 신호 라인과 교차하는 소스 신호 라인, 상기게이트 신호 라인 및 상기 소스 신호 라인 상에 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 픽셀 전극을 포함하며,A gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, 상기 소스 신호 라인의 양측에서 서로 인접하는 제3 픽셀 전극 및 제4 픽셀 전극은 상기 제3 픽셀 전극 및 제4 픽셀 전극에 의해 샌드위치되어지는 상기 소스 신호 라인과 부분적으로 중첩되며,Third and fourth pixel electrodes adjacent to each other on both sides of the source signal line are partially overlapped with the source signal line sandwiched by the third pixel electrode and the fourth pixel electrode, 상기 제3 픽셀 전극은 상기 소스 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치하며, 상기 제4 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치하며, 상기 제3 픽셀 전극과 상기 소스 신호 라인의 중첩폭은 상기 제4 픽셀 전극과 상기 소스 신호 라인의 중첩폭보다 큰 것을 특징으로 하는 액정 표시 장치.The third pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecules with respect to the source signal line, the fourth pixel electrode is located upstream of the pretilt angular direction of the liquid crystal molecules, And the overlap width of the source signal lines is larger than the overlap width of the fourth pixel electrodes and the source signal lines. 제3항에 있어서, 액정 표시 장치는 소스 라인 반전 구동 방법으로 구동되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 3, wherein the liquid crystal display device is driven by a source line inversion driving method. 액정 표시 장치에 있어서,In a liquid crystal display device, 게이트 신호 라인과, 상기 게이트 신호 라인과 교차하는 소스 신호 라인, 상기 게이트 신호 라인 및 상기 소스 신호 라인 상에 형성된 층간 절연막, 및 상기 층간 절연막 상에 형성된 픽셀 전극을 포함하며,A gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, 상기 게이트 신호 라인의 양측에서 서로 인접하는 제1 픽셀 전극 및 제2 픽셀 전극은 상기 제1 픽셀 전극 및 제2 픽셀 전극에 의해 샌드위치되어지는 상기 게이트 신호 라인과 부분적으로 중첩되며,The first pixel electrode and the second pixel electrode adjacent to each other on both sides of the gate signal line partially overlap the gate signal line sandwiched by the first pixel electrode and the second pixel electrode, 상기 제1 픽셀 전극은 상기 게이트 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치하며, 상기 제2 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치하며, 상기 제1 픽셀 전극과 상기 게이트 신호 라인의 중첩폭은 상기 제2 픽셀 전극과 상기 게이트 신호 라인의 중첩폭보다 크며,Wherein the first pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecules with respect to the gate signal line and the second pixel electrode is located upstream of the pretilt angle direction of the liquid crystal molecules, The overlap width of the gate signal lines is larger than the overlap width of the second pixel electrodes and the gate signal lines, 상기 소스 신호 라인의 양측에서 서로 인접하는 제3 픽셀 전극 및 제4 픽셀 전극은 상기 제3 픽셀 전극 및 제4 픽셀 전극에 의해 샌드위치되어지는 상기 소스 신호 라인과 부분적으로 중첩되며,Third and fourth pixel electrodes adjacent to each other on both sides of the source signal line are partially overlapped with the source signal line sandwiched by the third pixel electrode and the fourth pixel electrode, 상기 제3 픽셀 전극은 상기 소스 신호 라인에 대해 액정 분자의 프리틸트 각 방향의 하류에 위치하며, 상기 제4 픽셀 전극은 액정 분자의 프리틸트 각 방향의 상류에 위치하며, 상기 제3 픽셀 전극과 상기 소스 신호 라인의 중첩폭은 상기 제4 픽셀 전극과 상기 소스 신호 라인의 중첩폭보다 큰 것을 특징으로 하는 액정 표시 장치.The third pixel electrode is located downstream of the pretilt angle direction of the liquid crystal molecules with respect to the source signal line, the fourth pixel electrode is located upstream of the pretilt angular direction of the liquid crystal molecules, And the overlap width of the source signal lines is larger than the overlap width of the fourth pixel electrodes and the source signal lines. 제5항에 있어서, 액정 표시 장치는 도트 반전 구동 방법으로 구동되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 5, wherein the liquid crystal display device is driven by a dot inversion driving method. 액정 표시 장치에 있어서,In a liquid crystal display device, 게이트 신호 라인, 상기 게이트 신호 라인과 교차하는 소스 신호 라인, 상기 게이트 신호 라인 및 상기 소스 신호 라인 상에 형성된 층간 절연막, 및 상기 층간절연막 상에 형성된 픽셀 전극을 포함하며,A gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, and a pixel electrode formed on the interlayer insulating film, 상기 각 픽셀 전극은 서로 인접하며 상이한 액정 분자의 배향 방향을 갖는 제1 영역 및 제2 영역을 가지며,Wherein each of the pixel electrodes has a first region and a second region which are adjacent to each other and have different alignment directions of liquid crystal molecules, 상기 각 픽셀 전극의 상기 제1 영역 및 상기 제2 영역은 상기 소스 신호 라인과 부분적으로 중첩되며,The first region and the second region of each pixel electrode partially overlap the source signal line, 상기 소스 신호 라인은 상기 제1 영역에 있어서의 액정 분자의 프리틸트 각 방향 하류에 위치되며,The source signal line is located in the pretilt angular direction of the liquid crystal molecules in the first region, 상기 소스 신호 라인은 상기 제2 영역에 있어서의 액정 분자의 프리틸트 각 방향 상류에 위치되며,The source signal line is located in the pretilt angle direction upstream of the liquid crystal molecules in the second region, 상기 제2 영역과 상기 소스 신호 라인의 중첩폭은 상기 제1 영역과 상기 소스 신호 라인의 중첩폭보다 크며The overlap width of the second region and the source signal line is larger than the overlap width of the first region and the source signal line 상기 제1 영역과 제2 영역의 경계부는 상기 소스 신호 라인과 교차하는 차광 막으로 피복되어지는 것을 특징으로 하는 액정 표시 장치.And a boundary portion between the first region and the second region is covered with a light shielding film crossing the source signal line. 제7항에 있어서, 상기 소스 신호 라인은 거의 직선형이며, 상기 소스 신호 라인과 중첩하는 상기 픽셀 전극의 상기 제1 영역의 엣지는 상기 소스 신호 라인과 중첩하는 상기 픽셀 전극의 상기 제2 영역의 엣지로부터 옵셋되어지는 것을 특징으로 하는 액정 표시 장치.8. The pixel electrode of claim 7, wherein the source signal line is substantially straight, and an edge of the first region of the pixel electrode overlapping the source signal line is connected to an edge of the second region of the pixel electrode overlapping the source signal line Is offset from the reference voltage. 제7항에 있어서, 상기 제1 영역과 중첩되어지는 상기 소스 신호 라인 중 일부분의 단부는 상기 제2 영역과 중첩되어지는 상기 소스 신호 라인 중 일부분의 단부로부터 옵셋되어 있으며, 상기 소스 신호 라인과 중첩하는 상기 제1 영역의 엣지는 상기 소스 신호 라인과 중첩하는 상기 제2 영역의 엣지와 정렬되는 것을 특징으로 하는 액정 표시 장치.8. The method of claim 7, wherein an end of a portion of the source signal lines overlapping the first region is offset from an end of a portion of the source signal lines overlapping the second region, The edge of the first region being aligned with the edge of the second region overlapping the source signal line. 제7항에 있어서, 액정 표시 장치는 소스 라인 반전 구동 방법 또는 도트 라인 반전 구동 방법으로 구동되는 것을 특징으로 하는 액정 표시 장치.8. The liquid crystal display device according to claim 7, wherein the liquid crystal display device is driven by a source line inversion driving method or a dot line inversion driving method. 액정 표시 장치에 있어서,In a liquid crystal display device, 게이트 신호 라인, 상기 게이트 신호 라인과 교차하는 소스 신호 라인, 상기 게이트 신호 라인 및 상기 소스 신호 라인 상에 형성된 층간 절연막, 상기 층간 절연막 상에 형성된 픽셀 전극, 및 상기 층간 절연막을 통해 형성된 접속 구멍을 통해 대응하는 픽셀 전극에 접속된 드레인 전극을 포함하며,A gate signal line, a source signal line intersecting the gate signal line, an interlayer insulating film formed on the gate signal line and the source signal line, a pixel electrode formed on the interlayer insulating film, and a connection hole formed through the interlayer insulating film And a drain electrode connected to the corresponding pixel electrode, 상기 각 접속 구멍은 대응하는 드레인 전극 아래에 위치된 차광 신호 라인 상에 형성되며,Wherein each of the connection holes is formed on a shielding signal line located below a corresponding drain electrode, 상기 접속 구멍의 중심축은 상기 차광 신호 라인의 중심축으로부터 액정 분자의 프리틸트 각 방향으로 일정 거리만큼 옵셋되어지는 것을 특징으로 하는 액정 표시 장치.And the center axis of the connection hole is offset by a certain distance in the pretilt angle direction of the liquid crystal molecules from the central axis of the shielding signal line. 제11항에 있어서, 상기 접속 구멍의 중심축과 상기 차광 신호 라인의 중심축간의 거리는 약 0.5 내지 약 1.5㎛의 범위 내에 속하는 것을 특징으로 하는 액정 표시 장치.12. The liquid crystal display device according to claim 11, wherein the distance between the center axis of the connection hole and the center axis of the shielding signal line is within a range of about 0.5 to about 1.5 mu m. 제11항에 있어서, 각 스위칭 소자의 게이트 전극이 대응하는 픽셀 전극의 증심부에 배치되며, 상기 차광 신호 라인은 당해 픽셀 전극과 액정 분자의 프리틸트 각 방향과 반대 방향으로 인접하는 픽셀 전극 사이에 배치되는 것을 특징으로 하는 액정 표시 장치.12. The liquid crystal display device according to claim 11, wherein the gate electrodes of the respective switching elements are disposed in a deepening portion of a corresponding pixel electrode, and the shielding signal line is provided between pixel electrodes adjacent to the pixel electrode in a direction opposite to a pretilt angle direction of liquid crystal molecules And wherein the liquid crystal display device is disposed in the liquid crystal display device. 제11항에 있어서, 상기 차광 신호 라인은 상기 각 스위칭 소자의 게이트 전극을 형성하며, 상기 게이트 전극은 당해 픽셀 전극과 액정 분자의 프리틸트 각 방향과 반대 방향으로 인접하는 픽셀 전극 사이에 배치되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display according to claim 11, wherein the shielding signal line forms a gate electrode of each switching element, and the gate electrode is disposed between pixel electrodes adjacent to the pixel electrode in a direction opposite to a pretilt angle direction of liquid crystal molecules Wherein the liquid crystal display device is a liquid crystal display device.
KR1019970037186A 1996-08-05 1997-08-04 Liquid crystal display device KR100327928B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP20622896 1996-08-05
JP96-206228 1996-08-05
JP96-315285 1996-11-26
JP31528596A JP3312720B2 (en) 1996-11-26 1996-11-26 Liquid crystal display
JP97-117302 1997-05-07
JP11730297A JP3659608B2 (en) 1996-08-05 1997-05-07 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR19980018346A KR19980018346A (en) 1998-06-05
KR100327928B1 true KR100327928B1 (en) 2002-06-20

Family

ID=26455446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037186A KR100327928B1 (en) 1996-08-05 1997-08-04 Liquid crystal display device

Country Status (2)

Country Link
JP (1) JP3659608B2 (en)
KR (1) KR100327928B1 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312760B1 (en) * 1999-02-24 2001-11-03 윤종용 Liquid Crystal Display panel and Liquid Crystal Display device and Driving method thereof
US7202924B1 (en) 1999-03-17 2007-04-10 Lg.Philips Lcd Co., Ltd Liquid crystal display and a fabricating method thereof
JP4585071B2 (en) * 2000-02-25 2010-11-24 東芝モバイルディスプレイ株式会社 Active matrix liquid crystal display device
EP1069463A3 (en) * 1999-07-15 2004-08-04 Alps Electric Co., Ltd. Active matrix type liquid crystal display
KR20010073233A (en) * 1999-07-29 2001-07-31 모리시타 요이찌 Liquid crystal display device and method for manufacturing the same
WO2001073507A1 (en) * 2000-03-27 2001-10-04 Hitachi, Ltd. Liquid crystal display device
JP3792485B2 (en) 2000-06-02 2006-07-05 Nec液晶テクノロジー株式会社 Active matrix liquid crystal display device
JP2002123228A (en) * 2000-10-17 2002-04-26 Seiko Epson Corp Optoelectronic panel and its driving method and electronic equipment
KR100746283B1 (en) 2002-01-25 2007-08-03 삼성전자주식회사 Liquid crystal display device
JP4087306B2 (en) 2003-08-28 2008-05-21 シャープ株式会社 Liquid crystal display
JP2005249863A (en) * 2004-03-01 2005-09-15 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display panel
TWI240108B (en) 2004-04-09 2005-09-21 Quanta Display Inc Structure of LCD panel and method of manufacturing the same
JP5075427B2 (en) 2007-02-21 2012-11-21 株式会社ジャパンディスプレイセントラル Liquid crystal display
JP4568312B2 (en) 2007-08-30 2010-10-27 株式会社 日立ディスプレイズ Liquid crystal display
JP5486085B2 (en) 2010-05-24 2014-05-07 シャープ株式会社 Active matrix substrate and liquid crystal display device
KR101830274B1 (en) 2011-01-28 2018-02-21 삼성디스플레이 주식회사 Liquid crystal display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634965A (en) * 1992-07-20 1994-02-10 Toshiba Corp Active matrix type liquid crystal display device
JPH06160900A (en) * 1992-11-20 1994-06-07 Sanyo Electric Co Ltd Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634965A (en) * 1992-07-20 1994-02-10 Toshiba Corp Active matrix type liquid crystal display device
JPH06160900A (en) * 1992-11-20 1994-06-07 Sanyo Electric Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP3659608B2 (en) 2005-06-15
KR19980018346A (en) 1998-06-05
JPH10104664A (en) 1998-04-24

Similar Documents

Publication Publication Date Title
US6147722A (en) Liquid crystal display device with contact hole over shading line but offset from center
KR100482468B1 (en) Fringe field switching mode lcd
US6667790B2 (en) Liquid crystal display having particular spacer
KR100327928B1 (en) Liquid crystal display device
KR20020041426A (en) Liquid crystal display
JPH0495930A (en) Liquid crystal display device and its manufacture
JP2003295207A (en) Active matrix type liquid crystal display device of transverse electric field system
JP3135689B2 (en) Active matrix type liquid crystal display
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
JP3296704B2 (en) Liquid crystal display
KR100329210B1 (en) Method for manufacturing liquid crystal display device
JP2009193051A (en) Lateral electric field type liquid crystal display device
KR20040103109A (en) Liquid Crystal Display
US7212256B2 (en) Liquid crystal display device and fabrication method thereof
JP2002221732A (en) Liquid crystal display device
JPH11109404A (en) Liquid crystal display device
JP3847403B2 (en) Liquid crystal display
JP3312720B2 (en) Liquid crystal display
JP2950737B2 (en) Active matrix substrate and manufacturing method thereof
JP2004046123A (en) Liquid crystal display device
JP3282542B2 (en) Active matrix type liquid crystal display
JP2002296596A (en) Liquid crystal display device
KR100668137B1 (en) Fringe field switching mode lcd
JP2000284328A (en) Liquid crystal display element
KR100841627B1 (en) In plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee