JP4585071B2 - Active matrix liquid crystal display device - Google Patents

Active matrix liquid crystal display device Download PDF

Info

Publication number
JP4585071B2
JP4585071B2 JP2000049891A JP2000049891A JP4585071B2 JP 4585071 B2 JP4585071 B2 JP 4585071B2 JP 2000049891 A JP2000049891 A JP 2000049891A JP 2000049891 A JP2000049891 A JP 2000049891A JP 4585071 B2 JP4585071 B2 JP 4585071B2
Authority
JP
Japan
Prior art keywords
electrode
signal line
liquid crystal
line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000049891A
Other languages
Japanese (ja)
Other versions
JP2001242482A (en
Inventor
耕平 永山
康行 花澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2000049891A priority Critical patent/JP4585071B2/en
Priority to KR1020000013320A priority patent/KR100330363B1/en
Priority to US09/531,143 priority patent/US6400427B1/en
Publication of JP2001242482A publication Critical patent/JP2001242482A/en
Application granted granted Critical
Publication of JP4585071B2 publication Critical patent/JP4585071B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、薄膜トランジスタをスイッチング素子として表示画素電極を構成したアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
近年、高密度かつ大容量でありながら、高機能、高精細な表示が得られる液晶表示装置の実用化が進められている。この液晶表示装置には、種々の方式があるが、中でも隣接画素間のクロストークが小さく、高コントラストな画像表示が得られるとともに、透過型表示が可能で大面積化も容易等の理由から、アクティブマトリクス型の液晶表示装置が多く用いられている。
【0003】
一般に、アクティブマトリクス型の液晶表示装置はアレイ基板を備え、このアレイ基板は、互いに交差する方向に設けられた複数本の走査線および複数本の信号線によって区画された複数の領域にマトリクス状に設けられた画素電極を有し、各画素電極はスイッチング素子として機能する薄膜トランジスタ(以下TFTと称する)を介して走査線および信号線に接続されている。
【0004】
また、この種の液晶表示装置は、アレイ基板の背面側に設けられたバックライトを備えている。そして、バックライトの消費電力を抑えるため、画素は開口率の高い構造であることが望ましい。高い開口率が得られる構造として、信号線と画素電極を重ねて配置することにより信号線と画素電極との間の隙間を遮蔽する配線BM(ブラックマトリックス)を形成する構造が知られている。この配線BM構造の場合、信号線と画素電極との間の寄生容量が大きい。
【0005】
TFT液晶表示装置の表示品位は、信号線と画素電極との寄生容量によって左右され、この寄生容量の影響は、補助容量線を形成したり、あるいは、一定電位に固定されたシールド電極を層間絶縁膜を介して画素電極および信号線と重なるように配置することによって抑制することができる。
【0006】
また、配線BM構造では、ラビング方向の下流側の信号線の端部付近に、液晶の配向不良領域が発生し、コントラスト低下といった表示不良の原因となることが知られている。そのため、液晶の配向不良領域を配線で遮光しなければならず、信号線と画素電極との重ね幅を大きくする必要がある。しかしながら、この場合、信号線と画素電極との間の寄生容量が増加するといった問題が発生する。
【0007】
【発明が解決しようとする課題】
そこで、液晶の配向不良領域が発生する側だけ信号線と画素電極との重ね幅を大きくし、信号線の一側縁に沿ってシールド電極を配置した、いわゆる片側シールド構造が提案されている。この構造では、シールド電極の長さを調節することにより、画素電極の1側に位置した信号線と画素電極との容量と、画素電極の他側に位置した信号線と画素電極との容量と、のバランスをとることができ、クロストークなどの表示不良の発生を抑えることができる。
【0008】
一方、画素上置き構造の液晶表示装置では、画素電極とTFTのソース電極とを直接接続することはできない。そのため、有機絶縁膜にスルーホールを形成し、信号線と同時に形成された画素接続用電極およびスルーホールを介して、画素電極とTFTのソース電極とを接続している。
【0009】
この場合、画素接続用電極は、スルーホールの形成精度を見込んで、スルーホールよりも寸法を大きくする必要があるが、信号線と同時に形成されるため、画素接続用電極の最大寸法は、ドットピッチ、最小加工寸法、および信号線幅で決まる。ドットヒッチが小さい場合、画素接続用電極の寸法は必然的に小さくなり、有機絶像膜のスルーホール径も小さくなる。
【0010】
通常、有機絶縁膜の膜厚は2〜4μmと厚いため、スルーホールの加工性は悪く、スルーホール径が小さい場合には、スルーホール形成不良による点欠陥不良が発生しやすい。これを防止するため、有機絶縁膜のスルーホール径を信号線に沿った方向に大きくするという方法が考えられるが、この場合、開口率が低下してしまう。
【0011】
この発明は以上の点に鑑みなされたもので、その目的は、画像不良を低減し表示品位の向上したアクティブマトリクス型液晶表示装置を提供することにある。また、この発明の他の目的は、画像不良を低減し表示品位の向上するとともに、画素電極と画素接続用電極とを電気的に接続する際に、スルーホールの形成不良を防止し、開口率が低下することなく高品位の表示を行うことが可能なアクティブマトリクス型の液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】
この発明の態様に係るアクティブマトリクス型液晶表示装置は、液晶層を挟んで互いに対向配置された第1および第2基板を備え、
上記第1基板は、絶縁基板上にほぼ並列に設けられた複数の走査線と、上記走査線と交差するように、絶縁膜を介して走査線上に設けられた複数の信号線と、上記各走査線から延在し上記信号線に沿って形成された静電遮蔽性を有する複数のシールド電極と、上記信号線および走査線で囲まれる各領域にそれぞれ設けられ、少なくとも一部が上記信号線および走査線と重畳しているとともに、スイッチング素子を介して、上記信号線と走査線との交差部に接続された複数の画素電極と、を備え、
上記各シールド電極は、上記信号線に沿って上記走査線から互いに相反する方向に延出した第1および第2電極部を有し、隣合う2つの画素電極間に位置した上記信号線は、一方の画素電極と重畳して設けられた第1側縁部と、上記第1側縁部に対して液晶配向方向の流側に位置し、他方の画素電極と重畳して設けられた第2側縁部と、を有し、上記シールド電極の第1および第2電極部は、上記他方の画素電極および上記信号線の第2側縁部のみと重畳して設けられ、
上記他方の画素電極が上記信号線の第2側縁部およびシールド電極と重畳する幅は、上記一方の画素電極が上記信号線の第1側縁部と重畳する幅よりも大きいことを特徴としている。
【0014】
上記構成の液晶表示装置によれば、走査線から互いに相反する方向に静電遮蔽性を有するシールド電極を信号線に沿って延在させるとともに、信号線の一側縁部のみと重畳するように配置することにより、従来必要であったシールド電極間の間隔が不要となり、更に、信号線とシールド電極とは片側のみ重ねて設ければよいため、信号線を最小加工線幅で形成することが可能となる。これにより、静電遮蔽効果を維持しながら、高い開口率を実現することができ、クロストークや輝度むらといった画質不良を低減し表示品位の向上した表示が可能となる。
【0015】
また、各信号線の内、走査線およびシールド電極と重なる部分は、切り欠かれて他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極の走査線側端部、および有機絶縁膜のスルーホールの寸法を拡大することができる。これにより、スルーホールの形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0016】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態に係るアクティブマトリクス型の液晶表示装置について詳細に説明する。
図1および図3に示すように、アクティブマトリクス型の液晶表示装置10は、矩形状の表示領域15を有する光透過型の液晶表示装置として構成され、それぞれ矩形状のアレイ基板12および対向基板14を備えている。これら基板12、14は、周縁部を図示しないシール剤によって貼り合わせることにより、所定のギャップをおいて対向配置されている。そして、アレイ基板12と対向基板14との間には、それぞれ配向膜88、89を介して、液晶層90が封入されている。
【0017】
図1ないし図3に示すように、アレイ基板12は絶縁性基板としてのガラス基板60を有し、このガラス基板上には、配線として多数の信号線50と多数の走査線62とがほぼ直交するようにマトリクス状に設けられている。信号線50は、層間絶縁膜75を介して走査線62上に形成されている。また、ガラス基板60上には、隣合う2本の走査線62間を、これら走査線と平行に延びた補助容量線52が設けられている。補助容量線52は、走査線62と同一層をパターニングして形成されている。
【0018】
2本の信号線50と2本の補助容量線52とで囲まれる領域には、それぞれITOからなる画素電極51が設けられ、各画素電極は、スイッチング素子としてのTFT18を介して、信号線50と走査線62との交差部に接続されている。各画素電極51はほぼ矩形状に形成され、1画素を構成している。TFT18のソース電極67は画素接続用電極78に接続され、この画素接続用電極は、有機絶縁層81に形成されたスルーホール82を介して画素電極51に接続されている。
【0019】
また、アレイ基板12の長辺側の端部には、信号線駆動回路部20が形成され、短辺側の端部には、走査線駆動回路部22が形成されている。複数の信号線50はアレイ基板12の長辺側に引き出され、信号線駆動回路部20に接続されている。また、複数の走査線62はアレイ基板12の短辺側に引き出され、走査線駆動回路部22に接続されている。
【0020】
更に詳細に説明すると、図2ないし図4に示すように、各信号線50は、直線状に形成されているとともに、後述するように、各補助容量線52の近傍部分では、1側縁側、例えば、右側縁側が切り欠かれ、他の部分よりも細い幅に形成されている。また、アレイ基板12は、各補助容量線52の一部を各信号線50に沿って延在させて形成された静電遮蔽性を有するシールド電極53を備えている。各シールド電極53は、補助容量線52から相反する方向に延出した第1および第2電極部53a、53bを有している。
【0021】
第1電極部53aおよび第2電極部53bは、図2において、信号線50に対し右側に偏心して設けられている。そして、信号線50は、補助容量線52、シールド電極53の第1および第2電極部53a、53bと重なる部分50aが切り欠かれ、他の部分よりも幅が狭くなっているとともに、第1および第2電極部53a、53bの側縁部と僅かに重なって設けられている。
【0022】
また、各画素電極51は、一対の短辺側の側縁部が両側の補助容量線52と所定幅重なって設けられている。また、各画素電極51の右側の長辺側縁部は直線状に形成され、信号線50の左側縁部(第1側縁部)と所定幅W1だけ重なって設けられ、左側の長辺側縁部はステップ状に形成され、シールド電極53の第1および第2電極部53a、53bの側縁部、および信号線50の右側縁部(第2側縁部)と所定幅W2だけ重なって設けられている。
【0023】
このように画素電極51と一部が重複して設けられた信号線50およびシールド電極53は画素電極との隙間を遮光する遮光体を兼ねている。そして、図2に矢印Dで示す方向は配向膜88の配向ベクトルであり、各信号線50の右側縁部分で液晶層90の配向不良領域NAが発生しやすい。そのため、画素電極51とシールド電極53との重なり幅W2は、画素電極51と信号線50との重なり幅W1よりも大きく形成されている。
【0024】
なお、シールド電極53の第1電極部53aの電極長L1、および第2電極部53bの電極長L2は、互いに等しく設定されているとともに、画素電極51を挟んで隣り合う2つの信号線の影響が等しくなるように調整されている。これにより、画素電極51に対して、TFT18が接続されている信号線50、すなわち、画素電極の左側の信号線の影響と、TFTが接続されていない信号線50、すなわち、画素電極の右側の信号線の影響と、がほぼ同程度となり、2本の信号線と画素電極51との間の寄生容量の影響を最小限に抑えることができる。
【0025】
また、上述したように、各信号線50の補助容量線52およびシールド電極53と重なっている部分は、スルーホール82側の一部分50aが切り欠かれ、他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極78の補助容量線52側端部、および有機絶縁膜52のスルーホール82の寸法を拡大することができる。これにより、スルーホール82の形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0026】
次に、液晶表示装置10の構成をその製造方法と合わせて詳細に説明する。
まず、高歪点ガラス基板や石英基板などの透光性を有する絶縁性基板60上にCVD法などによりa−Si膜を50nm厚程度被着する。このa−Si膜を450℃で1時間炉アニールを行った後、XeClエキシマレーザを照射し、a−Siを多結晶化する。その後に、多結晶Siをフォトエッチング法によりパターンニングして、表示領域15内の画素部を構成するTFT(以下、画素TFTと称する)18のチャネル層となるポリシリコン膜19を形成する。
【0027】
次に、CVD法により基板60の全面にSiOx膜からなるゲート絶縁膜61を100nm厚程度被着する。続いて、ゲート絶縁膜61の全面に、Ta、Cr、Al、Mo、W、Cuなどの単体又はその積層膜あるいは合金膜を200〜400nm厚程度被着し、フォトエッチング法により所定の形状にパターニングして、ゲート電極63を一体に有した走査線62、補助容量線52を形成する。この際、補助容量線52と同時にシールド電極53を所定位置に所定の形状で形成する。
【0028】
その後、ゲート電極62をマスクとしてイオン注入やイオンドーピング法によりポリシリコン膜19に不純物の注入を行い、画素TFT18のドレイン電極66、ソース電極67を形成する。不純物の注入は、例えば、加速電圧80keVで5x1015atmos /cmのドーズ量で、PH/Hによりリンを高濃度注入する。その後、基板60をアニールすることにより不純物を活性化する。
【0029】
続いて、画素TFT18に、Nチャンネル型LDD(Lightly Doped Drain)74a、74bを形成するための不純物注入を行い、アレイ基板をアニールすることにより不純物を活性化する。
【0030】
更に、例えば、PECVD法を用いて、絶縁性基板60の全面にSiOからなる層間絶縁膜75を500〜700nm厚程度被着する。そして、フォトエッチング法により、画素TFT18のドレイン電極66に至るコンタクトホール76と、ソース電極67に至るコンタクトホール77とを形成する。
【0031】
次に、Ta、Cr、Al、Mo、W、Cuなどの単体又はその積層膜あるいは合金膜を500〜700nm程度被着し、フォトエッチング法により所定の形状にパターニングして、信号線50、画素接続用電極78、画素TFT18のドレイン電極66と信号線50との接続、ソース電極67と画素接続用電極との接続の各種配線等を行う。
【0032】
更に、PECVD法によリ絶縁性基板60の全面にSiNxからなる保護絶縁膜79を成膜し、フォトエッチング法により画素接続用電極78に至るスルーホール80を形成する。次に、有機絶縁膜81を基板の全面に2〜4μm厚ほど塗布した後、画素接続用電極78に至るスルーホール82を形成する。
【0033】
次に、有機絶縁膜81上にlTOをスパッタ法により100nm厚程度成膜し、フォトエッチング法により所定の形状にパターニングして画素電極51を形成するとともに、スルーホール80、82を介して画素電極51と画素接続用電極78とを接続する。以上の工程により、液晶表示装置10のアレイ基板12が得られる。
【0034】
一方、対向基板14は、透明性を有する絶縁基板として、例えば、ガラス基板84上に、顔料などを分散させた着色層85を形成し、更に、スパッタ法により例えば、lTOからなる透明電極である対向電極86を形成することにより得られる。
【0035】
上記のようにして形成されたアレイ基板12の画素電極51側全面と対向基板14の対向電極86側全面とに低音キュア型のポリイミドからなる配向膜88、89をそれぞれ印刷塗布し、これらの基板を対向配置した時に、配向軸が90度相違するようにラビング処理する。その後、アレイ基板12および対向基板14を対向配置して組み立ててセル化し、その間隙にネマティック液晶90を注入し封止する。そして、両基板12、14の絶縁性基板60、84の外面側に偏向板92、94をそれぞれ貼り付けることにより、液晶表示装置10が得られる。
【0036】
上記のように構成された液晶表示装置において、アレイ基板12に一画素ごとに形成されているシールド電極53は、信号線50に対して片側にのみ形成されている。従って、従来必要であったシールド電極間の間隔が必要でなくなり、更に、信号線50とシールド電極53とは片側のみ重ねて設ければよいため、信号線50を最小加工線幅で形成することが可能となる。
【0037】
これにより、従来と同等の静電遮蔽効果を維持しながら、高い開口率を実現することができ、クロストークや輝度むらといった画質不良を低減し表示品位の向上した表示が可能となる。
【0038】
また、各信号線50の補助容量線52およびシールド電極53と重なっている部分は、スルーホール82側の一部分50aが切り欠かれ、他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極78の補助容量線52側端部、および有機絶縁膜52のスルーホール82の寸法を拡大することができる。これにより、スルーホール82の形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0039】
なお、この発明は上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、図5に示す第2の実施の形態によれば、シールド電極53の第1電極部53aの電極長L1、および第2電極部53bの電極長L2は、第1電極部53aと走査線62との最小間隔と、第2電極部53bと走査線62との最小間隔とが互いに等しくなるように調整されているとともに、画素電極51を挟んで隣り合う2つの信号線の影響が等しくなるように調整されている。
【0040】
このような構成でも、上述した第1の実施の形態と同様の作用効果が得られる。また、走査線62と第1および第2電極部53a、53bとの間隔が最も広くなるように調整されているため、走査線62とシールド電極53、つまり、補助容量線52、とがショートする確立を低減でき、アレイ基板10の歩留りを一層向上させることができる。
【0041】
更に、図6に示す第3の実施の形態によれば、補助容量線52を省略し、第1および第2の実施の形態における補助容量線の位置にそれぞれ走査線62が設けられている。そして、各走査線62の一部を各信号線上50に沿って延在させ静電遮蔽性を有するシールド電極53を形成している。各シールド電極53は、走査線62から相反する方向に延出した第1および第2電極部53a、53bを有している。第2電極部53bは、第1電極部53aよりも長く形成され、その延出端は、ゲート電極18を形成している。また、画素接続用電極78と画素電極51とを接続したスルーホール80、82は、走査線62に重ねて設けられている。
【0042】
他の構成は第1の実施の形態を同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記第3の実施の形態においても、前述した実施の形態と同様の作用効果を得ることができるとともに、補助容量線が不要になり、更に高い開口率を得ることができる。
【0043】
その他、上述した実施の形態では、半導体層としてポリシリコン層を用いたアクティブマトリクス型の液晶表示装置に関して説明したが、本発明は半導体層として、例えばアモルファスシリコン層等の他の半導体層を用いたアクティブマトリクス型の液晶表示装置についても適用可能である。
【0044】
【発明の効果】
以上詳述したように、この発明によれば、補助容量線又は走査線の一部を互いに相反する方向へ延在して形成した静電遮蔽性を有するシールド電極を信号線の一側縁部のみと重なるように、ほぼ信号線に沿って設け、各信号線の内、補助容量線又は走査線上に位置した部分の一側縁部を切り欠いて幅を狭くすることにより、開口率を低下させることなく、画素接続用電極および有機絶縁膜のスルーホールの寸法を拡大することができる。これにより、スルーホールの形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係るアクティブマトリクス型の液晶表示装置を示す斜視図。
【図2】上記液晶表示装置のアレイ基板の一部を示す平面図。
【図3】図2の線A−Aに沿った上記液晶表示装置の断面図。
【図4】図2の線B−Bに沿った上記液晶表示装置の断面図。
【図5】この発明の第2の実施の形態に係る液晶表示装置のアレイ基板を示す平面図。
【図6】この発明の第3の実施の形態に係る液晶表示装置のアレイ基板を示す平面図。
【符号の説明】
12…アレイ基板
14…対向基板
18…TFT
50…信号線
51…画素電極
52…補助容量線
53…シールド電極
53a…第1電極部
53b…第2電極部
60、85…ガラス基板
75…層間絶縁膜
78…画素接続用電極
80、82…スルーホール
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix type liquid crystal display device in which display pixel electrodes are formed using thin film transistors as switching elements.
[0002]
[Prior art]
In recent years, liquid crystal display devices capable of providing high-performance and high-definition display with high density and large capacity have been put into practical use. There are various types of liquid crystal display devices. Among them, crosstalk between adjacent pixels is small, high contrast image display is obtained, transmission type display is possible, and large area is easy. Many active matrix liquid crystal display devices are used.
[0003]
In general, an active matrix type liquid crystal display device includes an array substrate, and the array substrate is arranged in a matrix in a plurality of regions partitioned by a plurality of scanning lines and a plurality of signal lines provided in a direction intersecting each other. Each pixel electrode is connected to a scanning line and a signal line through a thin film transistor (hereinafter referred to as TFT) functioning as a switching element.
[0004]
In addition, this type of liquid crystal display device includes a backlight provided on the back side of the array substrate. In order to reduce the power consumption of the backlight, it is desirable that the pixel has a structure with a high aperture ratio. As a structure capable of obtaining a high aperture ratio, a structure is known in which a wiring BM (black matrix) that shields a gap between a signal line and a pixel electrode is formed by arranging the signal line and the pixel electrode so as to overlap each other. In the case of this wiring BM structure, the parasitic capacitance between the signal line and the pixel electrode is large.
[0005]
The display quality of the TFT liquid crystal display device depends on the parasitic capacitance between the signal line and the pixel electrode. The effect of this parasitic capacitance is to form an auxiliary capacitance line or to insulate the shield electrode fixed at a constant potential between layers. It can be suppressed by arranging the pixel electrode and the signal line so as to overlap with each other through the film.
[0006]
In addition, it is known that in the wiring BM structure, a liquid crystal misalignment region is generated near the end of the signal line on the downstream side in the rubbing direction, which causes a display defect such as a decrease in contrast. For this reason, the alignment defect region of the liquid crystal must be shielded by wiring, and the overlapping width between the signal line and the pixel electrode needs to be increased. However, in this case, there arises a problem that the parasitic capacitance between the signal line and the pixel electrode increases.
[0007]
[Problems to be solved by the invention]
In view of this, a so-called one-side shield structure has been proposed in which the overlapping width of the signal line and the pixel electrode is increased only on the side where the liquid crystal misalignment region occurs, and the shield electrode is arranged along one side edge of the signal line. In this structure, by adjusting the length of the shield electrode, the capacitance between the signal line and the pixel electrode located on one side of the pixel electrode, and the capacitance between the signal line and the pixel electrode located on the other side of the pixel electrode, , And the occurrence of display defects such as crosstalk can be suppressed.
[0008]
On the other hand, in a liquid crystal display device having a pixel-mounted structure, the pixel electrode and the TFT source electrode cannot be directly connected. Therefore, a through hole is formed in the organic insulating film, and the pixel electrode and the TFT source electrode are connected via the pixel connection electrode and the through hole formed simultaneously with the signal line.
[0009]
In this case, the pixel connection electrode needs to be larger than the through hole in consideration of the formation accuracy of the through hole. However, since the pixel connection electrode is formed at the same time as the signal line, the maximum size of the pixel connection electrode is a dot. Determined by pitch, minimum feature size, and signal line width. When the dot hitch is small, the size of the pixel connection electrode is inevitably small, and the through-hole diameter of the organic image separation film is also small.
[0010]
Usually, since the film thickness of the organic insulating film is as thick as 2 to 4 μm, the workability of the through hole is poor, and when the through hole diameter is small, a point defect failure due to poor formation of the through hole is likely to occur. In order to prevent this, a method of increasing the through hole diameter of the organic insulating film in the direction along the signal line can be considered, but in this case, the aperture ratio is lowered.
[0011]
The present invention has been made in view of the above points, and an object thereof is to provide an active matrix liquid crystal display device in which image defects are reduced and display quality is improved. Another object of the present invention is to reduce image defects and improve display quality, and to prevent defective formation of through holes when electrically connecting a pixel electrode and a pixel connection electrode, thereby reducing an aperture ratio. It is an object of the present invention to provide an active matrix type liquid crystal display device capable of performing high-quality display without lowering.
[0013]
[Means for Solving the Problems]
An active matrix type liquid crystal display device according to an aspect of the present invention includes first and second substrates disposed to face each other with a liquid crystal layer interposed therebetween,
The first substrate includes a plurality of scanning lines provided substantially in parallel on the insulating substrate, a plurality of signal lines provided on the scanning lines via an insulating film so as to intersect the scanning lines, A plurality of shield electrodes having electrostatic shielding properties extending from the scanning line and formed along the signal line, and provided in each region surrounded by the signal line and the scanning line, at least a part of the signal line being provided. And a plurality of pixel electrodes connected to the intersections of the signal lines and the scanning lines via the switching elements, and overlapping with the scanning lines,
Each shield electrode includes first and second electrode portions extending in a direction opposite to each other from the scan line along the signal line, and the signal line located between two adjacent pixel electrodes is: a first side edge portion provided to overlap with one pixel electrode, located below the downstream side of the liquid crystal orientation direction relative to the first side edge, the second is provided to overlap with the other pixel electrode Two side edges, and the first and second electrode parts of the shield electrode are provided so as to overlap only with the other pixel electrode and the second side edge of the signal line,
The width of the other pixel electrode overlapping the second side edge of the signal line and the shield electrode is larger than the width of the first pixel electrode overlapping the first side edge of the signal line. Yes.
[0014]
According to the liquid crystal display device having the above configuration, the shield electrode having electrostatic shielding properties extends along the signal line in a direction opposite to each other from the scanning line , and overlaps only with one side edge of the signal line. The arrangement eliminates the need for the interval between the shield electrodes, which is necessary in the past, and the signal line and the shield electrode only need to be provided on one side so that the signal line can be formed with the minimum processing line width. It becomes possible. As a result, a high aperture ratio can be realized while maintaining the electrostatic shielding effect, and a display with improved display quality can be achieved by reducing image quality defects such as crosstalk and luminance unevenness.
[0015]
In addition, the portion of each signal line that overlaps the scanning line and the shield electrode is notched and has a narrower width than the other portions, and accordingly, the scanning line side end of the pixel connection electrode, In addition, the size of the through hole of the organic insulating film can be enlarged. Accordingly, it is possible to realize an active matrix type liquid crystal display device which prevents formation of through holes and has high display quality with few point defects.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an active matrix liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIGS. 1 and 3, the active matrix type liquid crystal display device 10 is configured as a light transmission type liquid crystal display device having a rectangular display region 15, and includes a rectangular array substrate 12 and a counter substrate 14, respectively. It has. These substrates 12 and 14 are arranged to face each other with a predetermined gap by bonding their peripheral portions with a sealing agent (not shown). A liquid crystal layer 90 is sealed between the array substrate 12 and the counter substrate 14 via alignment films 88 and 89, respectively.
[0017]
As shown in FIGS. 1 to 3, the array substrate 12 has a glass substrate 60 as an insulating substrate, and on this glass substrate, a large number of signal lines 50 and a large number of scanning lines 62 are substantially orthogonal as wirings. It is provided in a matrix form. The signal line 50 is formed on the scanning line 62 via the interlayer insulating film 75. On the glass substrate 60, an auxiliary capacitance line 52 extending in parallel with these scanning lines is provided between two adjacent scanning lines 62. The auxiliary capacitance line 52 is formed by patterning the same layer as the scanning line 62.
[0018]
In a region surrounded by the two signal lines 50 and the two auxiliary capacitance lines 52, pixel electrodes 51 made of ITO are provided, and each pixel electrode is connected to the signal line 50 via the TFT 18 as a switching element. And the scanning line 62 are connected to each other. Each pixel electrode 51 is formed in a substantially rectangular shape and constitutes one pixel. The source electrode 67 of the TFT 18 is connected to the pixel connection electrode 78, and this pixel connection electrode is connected to the pixel electrode 51 through a through hole 82 formed in the organic insulating layer 81.
[0019]
A signal line drive circuit unit 20 is formed at the end of the long side of the array substrate 12, and a scan line drive circuit unit 22 is formed at the end of the short side. The plurality of signal lines 50 are drawn to the long side of the array substrate 12 and are connected to the signal line driving circuit unit 20. The plurality of scanning lines 62 are drawn to the short side of the array substrate 12 and connected to the scanning line driving circuit unit 22.
[0020]
More specifically, as shown in FIGS. 2 to 4, each signal line 50 is formed in a straight line shape, and as will be described later, in the vicinity of each auxiliary capacitance line 52, one side edge side, For example, the right edge side is notched and formed with a width narrower than other portions. The array substrate 12 includes a shield electrode 53 having electrostatic shielding properties formed by extending a part of each auxiliary capacitance line 52 along each signal line 50. Each shield electrode 53 has first and second electrode portions 53 a and 53 b extending in the opposite directions from the auxiliary capacitance line 52.
[0021]
The first electrode portion 53a and the second electrode portion 53b are provided eccentric to the right side with respect to the signal line 50 in FIG. The signal line 50 has a portion 50a that is overlapped with the auxiliary capacitance line 52 and the first and second electrode portions 53a and 53b of the shield electrode 53, and is narrower than the other portions. The second electrode portions 53a and 53b are provided so as to slightly overlap the side edge portions.
[0022]
In addition, each pixel electrode 51 is provided such that the side edges on the pair of short sides overlap the auxiliary capacitance lines 52 on both sides with a predetermined width. Further, the right long side edge of each pixel electrode 51 is formed in a straight line, and is provided so as to overlap with the left side edge (first side edge) of the signal line 50 by a predetermined width W1. The edge portion is formed in a step shape, and overlaps the side edge portions of the first and second electrode portions 53a and 53b of the shield electrode 53 and the right edge portion (second side edge portion) of the signal line 50 by a predetermined width W2. Is provided.
[0023]
Thus, the signal line 50 and the shield electrode 53 that are partially overlapped with the pixel electrode 51 also serve as a light shielding body that shields a gap between the pixel electrode 51 and the pixel electrode. The direction indicated by the arrow D in FIG. 2 is the orientation vector of the orientation film 88, and the misalignment region NA of the liquid crystal layer 90 is likely to occur at the right edge portion of each signal line 50. Therefore, the overlap width W2 between the pixel electrode 51 and the shield electrode 53 is formed to be larger than the overlap width W1 between the pixel electrode 51 and the signal line 50.
[0024]
The electrode length L1 of the first electrode portion 53a and the electrode length L2 of the second electrode portion 53b of the shield electrode 53 are set to be equal to each other, and the influence of two signal lines adjacent to each other with the pixel electrode 51 interposed therebetween. Are adjusted to be equal. As a result, the influence of the signal line 50 to which the TFT 18 is connected, that is, the signal line on the left side of the pixel electrode, and the signal line 50 to which the TFT is not connected, that is, the right side of the pixel electrode, are connected. The influence of the signal line is approximately the same, and the influence of the parasitic capacitance between the two signal lines and the pixel electrode 51 can be minimized.
[0025]
In addition, as described above, the portion of each signal line 50 that overlaps the auxiliary capacitance line 52 and the shield electrode 53 has a portion 50a on the through hole 82 side cut out, and is narrower than the other portions. Therefore, the dimension of the pixel connection electrode 78 on the side of the auxiliary capacitance line 52 and the through hole 82 of the organic insulating film 52 can be enlarged accordingly. Thereby, formation defects of the through holes 82 can be prevented, and an active matrix type liquid crystal display device with few point defect defects and high display quality can be realized.
[0026]
Next, the configuration of the liquid crystal display device 10 will be described in detail together with its manufacturing method.
First, an a-Si film is deposited to a thickness of about 50 nm on a light-transmitting insulating substrate 60 such as a high strain point glass substrate or a quartz substrate by a CVD method or the like. This a-Si film is annealed at 450 ° C. for 1 hour, and then irradiated with a XeCl excimer laser to polycrystallize a-Si. Thereafter, polycrystalline Si is patterned by a photoetching method to form a polysilicon film 19 that becomes a channel layer of a TFT (hereinafter referred to as a pixel TFT) 18 constituting a pixel portion in the display region 15.
[0027]
Next, a gate insulating film 61 made of a SiOx film is deposited on the entire surface of the substrate 60 by a CVD method to a thickness of about 100 nm. Subsequently, a single layer of Ta, Cr, Al, Mo, W, Cu or the like, or a laminated film or alloy film thereof is deposited on the entire surface of the gate insulating film 61 to a thickness of about 200 to 400 nm, and is formed into a predetermined shape by a photoetching method. By patterning, the scanning line 62 and the auxiliary capacitance line 52 having the gate electrode 63 integrally formed are formed. At this time, the shield electrode 53 is formed in a predetermined shape at a predetermined position simultaneously with the auxiliary capacitance line 52.
[0028]
Thereafter, impurities are implanted into the polysilicon film 19 by ion implantation or ion doping using the gate electrode 62 as a mask, and a drain electrode 66 and a source electrode 67 of the pixel TFT 18 are formed. Impurity is implanted, for example, at a accelerating voltage of 80 keV and a dose of 5 × 10 15 atmos / cm 2 , and phosphorus is implanted at a high concentration by PH 3 / H 2 . Thereafter, the substrate 60 is annealed to activate the impurities.
[0029]
Subsequently, impurities are implanted into the pixel TFT 18 to form N channel type LDD (Lightly Doped Drain) 74a and 74b, and the array substrate is annealed to activate the impurities.
[0030]
Further, for example, an interlayer insulating film 75 made of SiO 2 is deposited to a thickness of about 500 to 700 nm on the entire surface of the insulating substrate 60 by using PECVD. Then, a contact hole 76 reaching the drain electrode 66 of the pixel TFT 18 and a contact hole 77 reaching the source electrode 67 are formed by photoetching.
[0031]
Next, a single layer of Ta, Cr, Al, Mo, W, Cu or the like, or a laminated film or alloy film thereof is applied to a thickness of about 500 to 700 nm, and is patterned into a predetermined shape by a photoetching method, so that the signal lines 50, pixels Various wirings for connecting the connecting electrode 78, the drain electrode 66 of the pixel TFT 18 and the signal line 50, and connecting the source electrode 67 and the pixel connecting electrode are performed.
[0032]
Further, a protective insulating film 79 made of SiNx is formed on the entire surface of the insulating substrate 60 by PECVD, and a through hole 80 reaching the pixel connection electrode 78 is formed by photoetching. Next, after an organic insulating film 81 is applied to the entire surface of the substrate to a thickness of 2 to 4 μm, a through hole 82 reaching the pixel connection electrode 78 is formed.
[0033]
Next, lTO is deposited on the organic insulating film 81 to a thickness of about 100 nm by a sputtering method, and patterned into a predetermined shape by a photoetching method to form the pixel electrode 51, and the pixel electrode through the through holes 80 and 82. 51 and the pixel connection electrode 78 are connected. Through the above steps, the array substrate 12 of the liquid crystal display device 10 is obtained.
[0034]
On the other hand, the counter substrate 14 is a transparent electrode made of, for example, lTO by sputtering, for example, by forming a colored layer 85 in which a pigment or the like is dispersed on a glass substrate 84 as an insulating substrate having transparency. It is obtained by forming the counter electrode 86.
[0035]
Alignment films 88 and 89 made of low-curing polyimide are printed and applied to the entire surface of the array substrate 12 on the pixel electrode 51 side and the entire surface of the counter substrate 86 side of the counter substrate 14 formed as described above, respectively. Are rubbed so that the orientation axes differ by 90 degrees. Thereafter, the array substrate 12 and the counter substrate 14 are arranged facing each other and assembled into a cell, and a nematic liquid crystal 90 is injected into the gap and sealed. Then, by attaching the deflecting plates 92 and 94 to the outer surface sides of the insulating substrates 60 and 84 of both the substrates 12 and 14, respectively, the liquid crystal display device 10 is obtained.
[0036]
In the liquid crystal display device configured as described above, the shield electrode 53 formed for each pixel on the array substrate 12 is formed only on one side with respect to the signal line 50. Accordingly, the interval between the shield electrodes, which was conventionally necessary, is no longer necessary, and the signal line 50 and the shield electrode 53 need only be overlapped on one side, so that the signal line 50 is formed with the minimum processing line width. Is possible.
[0037]
As a result, a high aperture ratio can be realized while maintaining the same electrostatic shielding effect as that of the prior art, and display with improved display quality can be achieved by reducing image quality defects such as crosstalk and luminance unevenness.
[0038]
In addition, the portion of each signal line 50 that overlaps the auxiliary capacitance line 52 and the shield electrode 53 is cut out at a portion 50a on the through hole 82 side and is narrower than the other portions, and accordingly, only that much. The dimension of the auxiliary capacitor line 52 side end of the pixel connection electrode 78 and the through hole 82 of the organic insulating film 52 can be enlarged. Thereby, formation defects of the through holes 82 can be prevented, and an active matrix type liquid crystal display device with few point defect defects and high display quality can be realized.
[0039]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. For example, according to the second embodiment shown in FIG. 5, the electrode length L1 of the first electrode portion 53a of the shield electrode 53 and the electrode length L2 of the second electrode portion 53b are equal to the first electrode portion 53a and the scanning line. The minimum distance between the second electrode portion 53b and the scanning line 62 is adjusted to be equal to each other, and the influences of two signal lines adjacent to each other with the pixel electrode 51 interposed therebetween are equal. Have been adjusted so that.
[0040]
Even with such a configuration, the same effects as those of the above-described first embodiment can be obtained. In addition, since the distance between the scanning line 62 and the first and second electrode portions 53a and 53b is adjusted to be the widest, the scanning line 62 and the shield electrode 53, that is, the auxiliary capacitance line 52 are short-circuited. Establishment can be reduced and the yield of the array substrate 10 can be further improved.
[0041]
Furthermore, according to the third embodiment shown in FIG. 6, the storage capacitor line 52 is omitted, and the scanning lines 62 are provided at the positions of the storage capacitor lines in the first and second embodiments, respectively. A part of each scanning line 62 is extended along each signal line 50 to form a shield electrode 53 having electrostatic shielding properties. Each shield electrode 53 has first and second electrode portions 53 a and 53 b extending in opposite directions from the scanning line 62. The second electrode part 53 b is formed longer than the first electrode part 53 a, and the extended end forms the gate electrode 18. The through holes 80 and 82 connecting the pixel connection electrode 78 and the pixel electrode 51 are provided so as to overlap the scanning line 62.
[0042]
Other configurations are the same as those of the first embodiment, and the same parts are denoted by the same reference numerals, and detailed description thereof is omitted. Also in the third embodiment, the same operational effects as those of the above-described embodiment can be obtained, the auxiliary capacitance line is not necessary, and a higher aperture ratio can be obtained.
[0043]
In addition, in the above-described embodiment, an active matrix liquid crystal display device using a polysilicon layer as a semiconductor layer has been described. However, the present invention uses another semiconductor layer such as an amorphous silicon layer as the semiconductor layer. The present invention can also be applied to an active matrix liquid crystal display device.
[0044]
【The invention's effect】
As described above in detail, according to the present invention, the shield electrode having electrostatic shielding formed by extending a part of the auxiliary capacitance line or the scanning line in the opposite direction is provided on one side edge portion of the signal line. The aperture ratio is reduced by narrowing the width by notching one side edge of each signal line that is located on the storage capacitor line or scanning line. Without this, the dimensions of the pixel connection electrode and the through hole of the organic insulating film can be increased. Accordingly, it is possible to realize an active matrix type liquid crystal display device that prevents formation of through-holes and has few point defects and high display quality.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an active matrix liquid crystal display device according to a first embodiment of the invention.
FIG. 2 is a plan view showing a part of an array substrate of the liquid crystal display device.
3 is a cross-sectional view of the liquid crystal display device taken along line AA in FIG. 2;
4 is a cross-sectional view of the liquid crystal display device taken along line BB in FIG. 2;
FIG. 5 is a plan view showing an array substrate of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 6 is a plan view showing an array substrate of a liquid crystal display device according to a third embodiment of the present invention.
[Explanation of symbols]
12 ... Array substrate 14 ... Counter substrate 18 ... TFT
50 ... signal line 51 ... pixel electrode 52 ... auxiliary capacitance line 53 ... shield electrode 53a ... first electrode part 53b ... second electrode part 60, 85 ... glass substrate 75 ... interlayer insulating film 78 ... pixel connection electrodes 80, 82 ... Through hole

Claims (3)

液晶層を挟んで互いに対向配置された第1および第2基板を備え、
上記第1基板は、絶縁基板上にほぼ並列に設けられた複数の走査線と、上記走査線と交差するように、絶縁膜を介して走査線上に設けられた複数の信号線と、上記各走査線から延在し上記信号線に沿って形成された静電遮蔽性を有する複数のシールド電極と、上記信号線および走査線で囲まれる各領域にそれぞれ設けられ、少なくとも一部が上記信号線および走査線と重畳しているとともに、スイッチング素子を介して、上記信号線と走査線との交差部に接続された複数の画素電極と、を備え、
上記各シールド電極は、上記信号線に沿って上記走査線から互いに相反する方向に延出した第1および第2電極部を有し、
隣合う2つの画素電極間に位置した上記信号線は、一方の画素電極と重畳して設けられた第1側縁部と、上記第1側縁部に対して液晶配向方向の流側に位置し、他方の画素電極と重畳して設けられ第2側縁部と、を有し、
上記シールド電極の第1および第2電極部は、上記他方の画素電極および上記信号線の第2側縁部のみと重畳して設けられ、
上記他方の画素電極が上記信号線の第2側縁部およびシールド電極と重畳する幅は、上記一方の画素電極が上記信号線の第1側縁部と重畳する幅よりも大きいことを特徴とするアクティブマトリクス型液晶表示装置。
A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer interposed therebetween;
The first substrate includes a plurality of scanning lines provided substantially in parallel on the insulating substrate, a plurality of signal lines provided on the scanning lines via an insulating film so as to intersect the scanning lines, A plurality of shield electrodes having electrostatic shielding properties extending from the scanning line and formed along the signal line, and provided in each region surrounded by the signal line and the scanning line, at least a part of the signal line being provided. And a plurality of pixel electrodes connected to the intersections of the signal lines and the scanning lines via the switching elements, and overlapping with the scanning lines,
Each of the shield electrodes has first and second electrode portions extending in a direction opposite to each other from the scanning line along the signal line,
The signal line which is located between the two pixel electrodes has a first side edge portion provided to overlap with one pixel electrode, the lower flow side of the liquid crystal orientation direction relative to the first side edge adjacent And has a second side edge provided overlapping the other pixel electrode,
The first and second electrode portions of the shield electrode are provided so as to overlap only with the other pixel electrode and the second side edge portion of the signal line,
The width of the other pixel electrode overlapping the second side edge of the signal line and the shield electrode is larger than the width of the one pixel electrode overlapping the first side edge of the signal line. An active matrix liquid crystal display device.
上記各シールド電極の第1および第2電極部と上記他方の画素電極との重なり幅は、上記信号線と上記一方の画素電極との重なり幅よりも大きいことを特徴とする請求項に記載のアクティブマトリクス型液晶表示装置。Overlapping width between the first and second electrode portions and the other pixel electrode of each of the shield electrodes, according to claim 1, wherein greater than the overlap width between said signal line and said one pixel electrode Active matrix type liquid crystal display device. 上記信号線と同一の層をパターニングして形成された接続用電極を備え、上記接続用電極は、上記スイッチング素子のソース電極に接続された一端部と、上記走査線と重なって位置した他端部と、を有し、上記他端部は、上記走査線上に位置したスルーホールを介して上記画素電極に接続され、
上記信号線の内、上記走査線およびシールド電極に重なって位置した部分の上記スルーホール側の側縁部は切欠かれ他の部分よりも細く形成されていることを特徴とする請求項1又は2に記載のアクティブマトリクス型液晶表示装置。
A connection electrode formed by patterning the same layer as the signal line, wherein the connection electrode has one end connected to the source electrode of the switching element and the other end positioned to overlap the scanning line And the other end is connected to the pixel electrode through a through hole located on the scanning line,
3. The side edge on the through-hole side of a portion of the signal line that overlaps with the scanning line and the shield electrode is cut out and formed thinner than the other portion. 2. An active matrix liquid crystal display device according to item 1.
JP2000049891A 1999-03-18 2000-02-25 Active matrix liquid crystal display device Expired - Fee Related JP4585071B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000049891A JP4585071B2 (en) 2000-02-25 2000-02-25 Active matrix liquid crystal display device
KR1020000013320A KR100330363B1 (en) 1999-03-18 2000-03-16 Active matrix type liquid crystal display
US09/531,143 US6400427B1 (en) 1999-03-18 2000-03-17 Active matrix liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049891A JP4585071B2 (en) 2000-02-25 2000-02-25 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001242482A JP2001242482A (en) 2001-09-07
JP4585071B2 true JP4585071B2 (en) 2010-11-24

Family

ID=18571757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049891A Expired - Fee Related JP4585071B2 (en) 1999-03-18 2000-02-25 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4585071B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399168C (en) * 2003-12-16 2008-07-02 友达光电股份有限公司 Picture element structure and manufacturing method thereof
JP2005215341A (en) * 2004-01-29 2005-08-11 Sharp Corp Display device
JP5075427B2 (en) * 2007-02-21 2012-11-21 株式会社ジャパンディスプレイセントラル Liquid crystal display
JP2008257077A (en) * 2007-04-09 2008-10-23 Ips Alpha Technology Ltd Display device
KR101710179B1 (en) * 2010-06-03 2017-02-27 삼성디스플레이 주식회사 Flat panel display apparatus and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104664A (en) * 1996-08-05 1998-04-24 Sharp Corp Liquid crystal display device
JPH11242244A (en) * 1997-12-25 1999-09-07 Toshiba Corp Liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08136931A (en) * 1994-11-10 1996-05-31 Nec Corp Liquid crystal display element
JP3792749B2 (en) * 1995-06-02 2006-07-05 株式会社東芝 Liquid crystal display
JPH0915629A (en) * 1995-07-03 1997-01-17 Fujitsu Ltd Liquid crystal display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104664A (en) * 1996-08-05 1998-04-24 Sharp Corp Liquid crystal display device
JPH11242244A (en) * 1997-12-25 1999-09-07 Toshiba Corp Liquid crystal display device

Also Published As

Publication number Publication date
JP2001242482A (en) 2001-09-07

Similar Documents

Publication Publication Date Title
US10606133B2 (en) Liquid crystal display device
US5953088A (en) Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
KR100330363B1 (en) Active matrix type liquid crystal display
US8309960B2 (en) Display device
JP4309811B2 (en) In-plane switching type liquid crystal display device and manufacturing method thereof
KR101182311B1 (en) Liquid crystal display panel and fabricating method thereof
JP5638833B2 (en) Image display device and manufacturing method thereof
JP4126156B2 (en) Liquid crystal display
US20030071930A1 (en) Active matrix type display
US6300987B1 (en) Thin film transistor array panels for liquid crystal displays
KR20080106634A (en) Display substrate, method of manufacturing the same and display apparatus having the same
JPH11242244A (en) Liquid crystal display device
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
JP4585071B2 (en) Active matrix liquid crystal display device
JP5032077B2 (en) Display device and manufacturing method thereof
JP2000267130A (en) Active matrix type liquid crystal display device
JPH10260400A (en) Liquid crystal display element
KR100318534B1 (en) Liquid crystal display and manufacturing method thereof
JP2000206560A (en) Active matrix type liquid crystal display device
JP2001318390A (en) Active matrix type liquid crystal display device
JP4216615B2 (en) Liquid crystal display
JP2000098420A (en) Active matrix type liquid crystal display device
KR101200878B1 (en) Thin film transistor substrate and fabricating method thereof
JP3816623B2 (en) Active matrix liquid crystal display device
KR100318536B1 (en) Thin film transistor substrate for liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Ref document number: 4585071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees