KR100325904B1 - 플립 칩 본딩 방법 및 장치 - Google Patents

플립 칩 본딩 방법 및 장치 Download PDF

Info

Publication number
KR100325904B1
KR100325904B1 KR1019990005467A KR19990005467A KR100325904B1 KR 100325904 B1 KR100325904 B1 KR 100325904B1 KR 1019990005467 A KR1019990005467 A KR 1019990005467A KR 19990005467 A KR19990005467 A KR 19990005467A KR 100325904 B1 KR100325904 B1 KR 100325904B1
Authority
KR
South Korea
Prior art keywords
chip
accuracy
substrate
bonding
checking
Prior art date
Application number
KR1019990005467A
Other languages
English (en)
Other versions
KR19990072750A (ko
Inventor
다나카유지
Original Assignee
후지야마 겐지
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지야마 겐지, 가부시키가이샤 신가와 filed Critical 후지야마 겐지
Publication of KR19990072750A publication Critical patent/KR19990072750A/ko
Application granted granted Critical
Publication of KR100325904B1 publication Critical patent/KR100325904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

본딩 장치상에서 정밀도를 확인할 수 있으며, 정밀도가 보증된 상태로 본딩을 행할 수 있다.
투명한 판 형상 부재로 이루어지는 정밀도 확인용 서브스트레이트(70) 및 투명한 판 형상 부재로 이루어지는 정밀도 확인용 칩(90)을 사용하여, 본딩 스테이션(12)에 정밀도 확인용 서브스트레이트(70)를 위치결정 고정하는 정밀도 확인용 서브스트레이트 위치 결정부(50)를 설정하고, 툴(tool)에 의해 정밀도 확인용 칩(90)을 흡착 유지시켜서 정밀도 확인용 서브스트레이트(70)의 상방에 배열 설치하고, 양자(70, 90)와 상을 광학 프로브로 검지하며, 양자(70, 90)를 상대적으로 이동시켜서 위치 맞춤을 행하고, 다음에 정밀도 확인용 서브스트레이트(70) 상에 정밀도 확인용 칩(90)을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)을 재차 광학 프로브로 검지한다.

Description

플립 칩 본딩 방법 및 장치{FLIP-CHIP BONDING METHOD AND APPARATUS}
본 발명은, 플립 칩 본딩 방법 및 장치에 관한 것이다.
예컨대, 데이지 체인(daisy chain:데이지 화환) 방식 패턴의 반도체 장치는, 서브스트레이트에 칩을 직접 본딩한 후, 양자간에 수지 등으로 이루어지는 봉지재(封止材)를 주입하여 제작된다. 서브스트레이트 측은, 프린트 기판 또는 세라믹 기판에 패턴 및 패드를 형성하고, 칩 측은 실리콘 칩에 패드를 형성한 것이며, 서브스트레이트 및 칩은 불투명하므로, 서브스트레이트 및 칩의 패턴 및 패드를 광투과에 의해 관찰할 수가 없다. 여기서, 데이지 체인 방식 패턴은, 예컨대 일본 특개평 5-29546호 공보에 개시하는 바와 같이 주지의 것이며, 서브스트레이트에 설치된 패드 그룹과 칩에 설치된 패드 그룹을 겹쳐 맞추어서 서브스트레이트와 칩을 본딩하면, 서브스트레이트의 각 패드와 대응하는 칩의 각 패드 사이에 전기적 도통(導通)이 발생하여, 서브스트레이트에 설치된 2개의 전기적 도통 확인용 단자 사이에 1개의 전기적 경로가 형성되는 패턴 방식이다.
그래서, 데이지 체인 방식 패턴의 반도체 장치의 본딩은, 도 14에 도시하는 공정으로 행해지고 있다. 도 14(a)에 도시하는 바와 같이, 서브스트레이트(1)의 패턴 및 패드 면을 상면으로 하여 이 서브스트레이트(1)를 기판용 척(chuck)(2)으로 유지하고, 칩(3)의 패턴 및 패드면을 하면으로 하여 이 칩(3)을 칩용 척(4)으로 유지하고, 서브스트레이트(1)의 상방에 칩(3)을 배열 설치한다. 다음에, 도 14(b)에 도시하는 바와 같이, 상하면에 검지부를 갖는 광학 프로브(5)를 서브스트레이트(1)와 칩(3) 사이에 화살표(A) 방향으로 삽입하며, 광학 프로브(5)로 서브스트레이트 (1) 및 칩(3)의 각각의 패턴 및 패드를 검지한다. 그리고 기판용 척(2)과 칩용 척 (4)을 상대적으로 이동시켜서 서브스트레이트(1)와 척(3)과의 평탄 형성 및 위치 맞추기를 한다.
그 후, 도 14(c)에 도시하는 바와 같이, 광학 프로브(5)가 화살표(B) 방향으로 이동한 후, 도 14(d)에 도시하는 바와 같이, 칩용 척(4)이 하강하고 서브스트레이트(1)와 칩(3)을 본딩한다. 다음에 도 14(e)에 도시하는 바와 같이, 기판용 척(2)이 하강하여, 본딩이 종료된다. 또한, 상술한 광학 프로브(5)로서는, 예컨대 일본 특공평 6 - 28272호 공보를 들을 수 있다.
이러한 반도체 장치의 본딩 정밀도의 확인은, 다음의 2가지 방법이 행해지고 있다. 제1의 방법은, 실제의 제품으로 되는 서브스트레이트(1)와 칩(3)을 본딩하고 본딩 후에 적외선 현미경으로 보든지, 또는 파괴시험에 의해 칩(3)을 벗겨 본다. 여기서, 적외선 현미경으로 관찰하는 것은, 칩(3)은 실리콘으로 이루어지며, 적외선은 실리콘을 투과하므로, 칩(3)의 투과 화상이 얻어지는 것에 의거하는 것이다. 제2의 방법은, 서브스트레이트 또는 칩의 한쪽이 투명 유리로 이루어지는 정밀도확인용 부품을 본딩하고, 이 본딩된 것을 본딩 장치로부터 꺼내서, 유리 측으로부터 패턴 및 패드의 위치 어긋남을 길이 측정기로 측정하고 있다.
이와 같이, 본딩된 실제의 제품 또는 정밀도 확인용 부품을 본딩 장치로부터 꺼내서 측정할 필요가 있으므로, 신속히 본딩 정밀도의 확인을 행할 수가 없었다. 그리고, 위치 어긋남이 있는 경우에는, 광학 프로브(5)의 기구부, 기판용 척(2) 및 칩용 척(4)의 구동부를 조정한다. 상기 조정으로서, 예컨대 광학 프로브(5)의 기구부의 조정에 관하여 설명하면, 일본 특공평 6-28272호 공보에 도시하는 바와 같이, 상하에 검지부를 가지며, 그 검지부로 검지한 상은, 각각 별개의 광학계를 경유하여 각각 촬상소자로 촬상된다. 이와 같이 2개의 광학계를 가지므로, 양자의 광학계가 어긋나 있으면 위치 어긋남이 발생한다. 그래서 광학계를 조정한다.
또 종래의 한쪽만이 투명한 정밀도 확인용 부품은, 데이지 체인 방식 패턴으로 되어 있지 않기 때문에, 본딩한 정밀도 확인용 반도체 장치는 불투명하며, 전기적 도통의 확인은 되지 못한다. 이 때문에, 전기적 도통의 확인은, 실제의 불투명한 제품인 반도체 장치를 검사할 필요가 있으며, 본딩 정밀도의 확인과 전기적 도통의 확인을 따로따로 행할 필요가 있었다. 또 불투명하므로, 본딩부의 내부가 확인될 수 없음과 동시에, 그 후의 공정에 있어서 서브스트레이트와 칩 사이에 봉지재를 주입할 때의 주입 상태가 관찰되지 못한다.
본 발명의 제1의 과제는, 본딩 장치 상에서 정밀도를 확인할 수 있고, 정밀도가 보증된 상태로 본딩을 행할 수 있는 플립 칩 본딩 방법 및 장치를 제공하는데 있다.
본 발명의 제2의 과제는, 본딩 정밀도와 전기적 도통의 확인이 함께 될 수 있는 플립 칩 본딩 방법 및 장치를 제공하는데 있다.
도 1은 본 발명의 플립 칩 본딩 장치의 일 실시형태의 개략 구성을 도시하며, (a)는 정면도, (b)는 X Y 테이블 부분의 평면도,
도 2는 본딩 스테이션을 도시하며, (a)는 평면도, (b)는 C-C선 화살표시도,
도 3은 정밀도 확인용 위치의 상세를 도시하고, (a)는 평면도, (b)는 정면도,
도 4는 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓은 상태의 사시도,
도 5는 툴 스테이션에 놓인 툴을 도시하는 정면도,
도 6은 툴을 도시하며, (a)는 상방에서 본 사시도, (b)는 뒤집어 본 사시도,
도 7은 툴 스테이션의 사시도,
도 8은 툴 장착부와 툴과의 관계를 하방 측에서 본 사시도,
도 9는 칩 트레이 및 정밀도 확인용 칩 트레이의 사시도,
도 10은 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고 상방에서 관찰한 투시도,
도 11은 정밀도 확인용 서브스트레이트의 전체를 도시하는 평면도,
도 12는 도 11의 주요부 확대도,
도 13은 정밀도 확인용 칩을 도시하고, 하면에 형성된 패턴을 상면에서 투과하여 본 평면도,
도 14는 종래의 플립 칩 본딩 방법을 도시하는 설명도.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 방법의 제1의 수단은, 본딩 스테이션에 위치결정 되어 얹어 놓인 서브스트레이트의 상방에 툴에 의해 흡착 유지된 칩을 배열 설치하고, 서브스트레이트와 칩 사이에서 상하에 검지부를 가진 광학 프로브를 삽입하여 서브스트레이트의 상 및 칩의 상을 검지하고, 서브스트레이트와 칩을 상대적으로 이동시켜서 위치 맞춤을 행하고, 광학 프로브를 서브스트레이트와 칩 사이로부터 퇴거시킨 후에 서브스트레이트에 칩을 본딩하는 플립 칩 본딩 방법에 있어서, 투명한 판 형상 부재로 이루어지는 정밀도 확인용 서브스트레이트 및 투명한 판 형상 부재로 이루어지는 정밀도 확인용 칩을 사용하고, 상기 정밀도 확인용 서브스트레이트를 상기 본딩 스테이션에 위치결정 하여 고정해 놓고, 툴에 의해 상기 정밀도 확인용 칩을 흡착 유지하여 정밀도 확인용 서브스트레이트의 상방에 배열 설치하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에 상기 광학 프로브를 삽입하여 정밀도 확인용 서브스트레이트의 상과 정밀도 확인용 칩의 상을 검지하며, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상대적으로 이동시켜서 위치 맞춤을 행하고, 광학 프로브를 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이로부터 퇴거시킨 후에, 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상기 광학 프로브로 검지하므로써, 플립 칩본딩 장치의 정밀도를 확인하는 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 장치의 제1의 수단은, 본딩 스테이션에 위치결정하여 얹어 놓인 서브스트레이트의 상방에 툴로 흡착 유지된 칩을 배열 설치하고, 서브스트레이트와 칩 사이에서 상하에 검지부를 갖는 광학 프로브를 삽입하여 서브스트레이트의 상 및 칩의 상을 검지하며, 서브스트레이트와 칩을 상대적으로 이동시켜서 위치 맞춤을 행하고, 광학 프로브를 서브스트레이트와 칩 사이에서 퇴거시킨 후에 서브스트레이트에 칩을 본딩하는 플립 칩 본딩 장치에 있어서, 투명한 판 형상 부재로 이루어지는 정밀도 확인용 서브스트레이트 및 투명한 판 형상 부재로 이루어지는 정밀도 확인용 칩을 사용하고, 상기 본딩 스테이션에 상기 정밀도 확인용 서브스트레이트를 위치결정하여 고정하는 정밀도 확인용 위치를 설정하며, 상기 본딩 스테이션 또는 이 본딩 스테이션이 부착된 테이블에 상기 정밀도 확인용 칩을 놓는 정밀도 확인용 칩 놓는 장소를 설정하고, 툴로 상기 정밀도 확인용 칩을 흡착 유지시켜서 정밀도 확인용 서브스트레이트의 상방에 배열 설치하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에 상기 광학 프로브를 삽입하여 정밀도 확인용 서브스트레이트의 상과 정밀도 확인용 칩의 상을 검지하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상대적으로 이동시켜서 위치 맞춤을 행하고, 광학 프로브를 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에서 퇴거시킨 후에, 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상기 광학 프로브로 검지하므로써, 플립 칩 본딩 장치의 정밀도를 확인하는 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 방법의 제2의 수단은, 상기 제1의 수단의 플립 칩 본딩 방법에 있어서, 상기 툴은 정밀도 확인용 툴과 본딩용 툴로 이루어지며, 정밀도 확인시에는, 본딩 헤드에 설치된 툴 장착부에 상기 정밀도 확인용 툴을 흡착유지하고, 본딩시에는, 상기 툴 장착부에 상기 본딩의 툴을 흡착 유지시키는 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 장치의 제2의 수단은, 상기 제1의 수단의 플립 칩 본딩 장치에 있어서, 상기 툴은, 정밀도 확인용 툴과 본딩용 툴로 이루어지며, 상기 본딩 스테이션 또는 상기 테이블에는, 각각 정밀도 확인용 툴과 본딩용 툴이 배열 설치되고, 정밀도 확인시에는, 본딩 헤드에 설치된 툴 장착부에 상기 정밀도 확인용 툴을 흡착 유지하고, 본딩시에는, 상기 툴 장착부에 상기 본딩의 툴을 흡착 유지시키는 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 방법 및 장치의 제3의 수단은, 상기 제1의 수단의 플립 칩 본딩 방법 및 장치에 있어서, 상기 정밀도 확인용 서브스트레이트 및 정밀도 확인용 칩에 각각 본드 맞춤 정밀도 확인용 계측 눈금을 대응위치에 설치한 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 방법 및 장치의 제4의 수단은, 상기 제3의 수단의 플립 칩 본딩 방법 및 장치에 있어서, 상기 본드 맞춤 정밀도 확인용 계측 눈금은, 직교하는 2축의 X축 계측 눈금과 Y축 계측 눈금으로 이루어지는 것을 특징으로 한다.
상기 제1의 과제를 해결하기 위한 본 발명의 플립 칩 본딩 방법 및 장치의 제5의 수단은, 상기 제4의 수단의 플립 칩 본딩 방법 및 장치에 있어서, 상기 정밀도 확인용 칩의 X축 계측 눈금 및 Y축 계측 눈금 간격은, 상기 정밀도 확인용 서브스트레이트의 X축 계측 눈금 및 Y축 계측 눈금 간격보다 작든지 또는 크며, 또한 정밀도 확인용 서브스트레이트의 X축 눈금 기준선 및 Y축 눈금 기준선에 정밀도 확인용 칩의 X축 눈금 기준선 및 Y축 눈금 기준선이 일치하도록 형성되어 있는 것을 특징으로 한다.
상기 제1 및 제2의 과제를 해결하기위한 본발명의 플립 칩 본딩 방법 및 장치의 제6의 수단은, 상기 제1, 제3, 제4 또는 제5의 수단의 플립 칩 본딩 방법 및 장치에 있어서, 상기 플립칩 본딩장치의 정밀도를 확인한 후에 상기 정밀도 확인용 칩을 상기 정밀도 확인용 서브스트레이트에 플립 칩 본딩을 더 행하고, 이 정밀도 확인용 본딩 부품의 본딩 정밀도 및 본딩 상태를 확인 함과 동시에, 전기적 도통의 확인을 행하는 것을 특징으로 한다.
(발명의 실시형태)
본 발명의 한 실시형태를 도 1 및 도 13에 의거 설명한다. 도 1에 도시하는 바와 같이, 플립 칩 본딩 장치는, X Y축 방향으로 구동되는 X Y 테이블(11)을 가지며, X Y 테이블(11) 상에는 본딩 스테이션(12)이 고정되어 있다. 본딩 스테이션 (12)의 상방에는, 도시하지 않은 구동수단으로 상하 및 회전 구동되는 본딩 헤드(13)가 배열 설치되고, 본딩 헤드(13)에는 툴 장착부(20)를 통하여 툴(30)이 착탈 가능하게 부착되어 있다. 또 상하면에 검지부를 가진 광학 프로브(14)가 본딩 스테이션(12)과 툴(30) 사이에서 진퇴 가능하게 설치되어 있다. 이상은 주지의 구조이므로, 이 이상의 설명은 생략한다.
본 실시형태에 있어서는, 본딩 스테이션(12) 상에는 2개의 서브스트레이트 위치 결정부(40A, 40B)와, 정밀도 확인용 서브스트레이트 위치 결정부(50)가 설치되어 있다. 본딩 스테이션(12)의 측방의 X Y 테이블(11) 상에는, 3개의 툴 스테이션(55)(55A, 55B, 55C)이 설치되어 있다. 또 본딩 스테이션(12)의 전방(작업자측)에는, 칩 놓는 장소(60) 및 정밀도 확인용 칩 놓는 장소(61)가 설정되어 있다.
도 1(b)에 도시하는 서브스트레이트 위치결정부(40A, 40B)를 도 2에 의거하여 설명한다. 서브스트레이트(41A, 41B)는 각각 본딩부(42A, 42B)를 2열 가지며, 양측에 등 간격으로 위치결정 구멍(43A, 43B)이 설치되어 있다. 서브스트레이트 위치결정부(40A, 40B)에는, 서브스트레이트(41A, 41B)를 흡착 유지하는 다수개의 서브스트레이트 흡착 구멍(44A, 44B)과, 서브스트레이트(41A, 41B)의 위치결정 구멍(43A, 43B)이 삽입되는 위치결정 핀(45A, 45B)을 갖는 위치결정 팁(46A, 46B)이 설치되어 있다.
도 1(b)에 도시하는 정밀도 확인용 서브스트레이트 위치결정부(50)에는, 도 2(a) 및 도 3에 도시하는 바와 같이, 정밀도 확인용 서브스트레이트(70)를 위치결정하는 3개의 위치결정 핀(51)과, 정밀도 확인용 서브스트레이트(70)를 흡착 유지하는 정밀도 확인용 서브스트레이트 흡착 홈(52)이 설치되어 있다. 정밀도 확인용 서브스트레이트 흡착 홈(52)에 연통하도록 세로 구멍(53)이 형성되며, 세로구멍(53)에는 도관(54)이 접속되고, 도관(54)은 도시하지 않은 진공원에 접속되어 있다.
도 1에 도시하는 툴(30)(30A, 30B, 30C) 및 툴 스테이션(55)(55A, 55B, 55C) 의 구조를 도 5 내지 도 7에 의거하여 설명한다. 툴(30)(30A, 30B, 30C)은, 하방으로 돌출한 직사각형 형상의 칩 흡착부(31)를 가지며, 칩 흡착부(31)에는 칩 흡착구멍(32)이 1개 또는 복수개 설치되어 있다. 또 툴(30)(30A, 30B, 30C)에는 툴 위치결정 구멍(33)이 설치되어 있다. 툴 스테이션(55)(55A, 55B, 55C)에는, 툴(30)(30A, 30B, 30C)의 칩 흡착부(31)가 삽입되는 칩 흡착부 삽입구멍(56)과 툴 위치결정 구멍(33)에 걸어 맞춤하는 위치결정 핀(57)이 설치되어 있다. 더욱이 도 1에 도시하는 툴 스테이션(55A)에는 후기하는 정밀도 확인용 칩(90)을 위한 툴(30A)이 수납되고, 툴 스테이션(55B, 55C)에는 후술하는 칩(62)을 위한 툴(30B, 30C)이 수납되어 있다.
도 1(a)에 도시하는 본딩 헤드(13)에 설치된 툴 장착부(20)는, 도 8에 도시하는 바와 같이, 툴(30)(30A, 30B, 30C)을 흡착유지하기 위한 환상의 툴 흡착 홈(21)이 형성되어 있다. 또 툴 흡착 홈(21)의 내측에는, 툴(30)(30A, 30B, 30C)의 칩 흡착 구멍(32)에 연통하도록 직사각형 형상의 구멍(22)이 형성되어 있다. 툴 흡착 홈(21)은, 세로 구멍(23), 가로 구멍(24)을 통하여 파이프(25)에 연통되며, 파이프(25)는 도시하지 않은 진공원에 접속되어 있다. 구멍(22)도 마찬가지로, 세로 구멍(26), 가로 구멍(27)을 통하여 파이프(28)에 연통되며, 파이프(28)는 도시하지 않은 진공원에 접속되어 있다.
도 1(b)에 도시하는 칩 놓는 장소(60) 및 정밀도 확인용 칩 놓는 장소(61)에는, 도 9에 도시하는 바와 같이. 각각 칩(62) 및 정밀도 확인용 칩(90)을 수납하는트레이(63)가 위치결정 되어 얹어 놓여 있다.
다음에 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)을 도 10 내지 도 13에 의거하여 설명한다. 도 11은 정밀도 확인용 서브스트레이트(70)이며, 도 12는 이 정밀도 확인용 서브스트레이트(70)의 칩 본딩부분의 확대도를 도시한다. 도 13은 정밀도 확인용 칩(90)을 도시한다.
정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)은, 각각 투명 유리로 이루어져 있다. 또한 도 11 및 도 12는, 주지의 데이지 체인 방식으로 형성된 패드 그룹 및 배선이 형성된 면을 상면으로한 도면이며, 도 13은 주지의 데이지 체인 방식으로 형성된 패드 그룹이 형성된 면을 하면으로 하고, 상면으로부터 정밀도 확인용 칩(90)을 투과하여 패드 그룹을 관찰한 도면이다. 또 도 11 및 도 12에 도시하는 패드 그룹, 배선 및 그 배선, 도 13에 도시하는 패드(92)의 형상, 배열 및 패드(92) 사이를 접속하는 배선(97)은, 반도체 장치의 종류에 따라 결정되고, 본 발명의 요지와는 관계 없으므로, 이하, 간단히 설명한다.
먼저, 정밀도 확인용 서브 스트레이트(70)의 패드 그룹 및 그 배선을 도 11 및 도12에 의거하여 간단히 설명한다. 정밀도 확인용 칩(90)이 본딩되는 프레임을 도시하는 칩 본딩 프레임부(71) 내에는, 8개의 패드 그룹(72)이 형성되어 있으며, 각 패드 그룹(72)은 16개의 패드(73)로 이루어져 있다. 그리고, 인접하는 패드(73) 끼리의 일부는, 접속부(74)에서 접속되어 있다. 정밀도 확인용 서브스트레이트 (70)의 외주부분에는, 복수개의 리드 단자(75)와 2개의 전기적 도통 정밀도 확인용 단자(76)가 형성되어 있다. 그리고, 이들 리드 단자(75) 및 전기적 도통 확인용 단자(76)는, 배선(77)으로 대응하는 패드 그룹(72)의 패드(73)에 접속되어 있다.
다음에, 정밀도 확인용 칩(90)의 패드 그룹 및 그 배선을 도 13에 의거하여 간단히 설명한다. 정밀도 확인용 서브스트레이트(70)의 패드 그룹(72)에 대응한 위치에 8개의 패드 그룹(92)이 형성되어 있으며, 각 패드 그룹(92)은, 정밀도 확인용 서브스트레이트(70)의 패드(73)의 형상 및 배열과 동일한 16개의 패드(93)가 형성되어 있다. 그리고, 인접하는 패드(93) 끼리의 일부는, 접속부(94)에서 접속되어 있다. 또 패드 그룹(92)의 패드(93)의 일부는 배선(97)에 의해 다른 패드 그룹(92)의 패드(93)에 접속되어 있다.
또한, 상기한 정밀도 확인용 서브스트레이트(70)의 접속부(74), 정밀도 확인용 칩(90)의 접속부(94) 및 배선(97)은, 정밀도 확인용 서브스트레이트(70)에 정밀도 확인용 칩(90)을 본딩한 경우에 있어서, 정밀도 확인용 서브스트레이트(70)의 전기적 도통 정밀도 확인용 단자(76)에 도통 테스트의 단자를 접촉시켰을 때에, 전기적으로 도통하도록 데이지 체인 방식 패턴으로 되어 있다.
다음에 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)의 특징으로 하는 부분에 관하여 설명한다. 도 11 및 도 12에 도시하는 정밀도 확인용 서브 스트레이트(70)의 칩 본딩 프레임부(71) 내에는, 백색 글자 방향 맞추기 마크(80)가 형성되어 있다. 또 칩 본딩 프레임부(71) 내에는, 직교하는 2개 축의 한쪽의 X축 방향으로 본드 접착 정밀도 확인용 X축 계측 눈금(81)이 설정되고, 직교하는 2개 축의 다른 쪽의 Y축 방향으로도 마찬가지로, Y축 계측 눈금(82)이 설정되어 있다. 더욱이 △표시로 도시된 선은 X축 눈금 기준선(83) 및 Y축 눈금 기준선(84)을 도시한다.
도 13에 도시하는 정밀도 확인용 칩(90)에는, 정밀도 확인용 서브스트레이트(70)의 방향 맞추기 마크(80)에 대응한 위치에 이 방향 맞추기 마크(80)와 동일 형상으로 약간 좁은 폭의 흙색 방향 맞추기 마크(100)가 형성되어 있다. 또 정밀도 확인용 서브스트레이트(70)의 X축 계측 눈금(81) 및 Y축 계측 눈금(82)의 X축 눈금 기준선(83) 및 Y축 눈금 기준선(84)에 대응한 위치에 X축 계측 눈금(101) 및 Y축 계측 눈금(102)이 형성되어 있다.
X축 계측 눈금(101)의 X축 눈금 기준선(103)은 X축 눈금 기준선(83)과 일치하는 위치에 설정되고, 또한 X축 계측 눈금(101)의 눈금 간격은 X축 계측 눈금(81)의 눈금 간격 보다 예컨대 2㎛ 작게 형성되어 있다. Y축 계측 눈금(102)의 Y축 눈금 기준선(104)도 마찬가지로, Y축 눈금 기준선(84)과 일치하는 위치에 설정되고, 또한 Y축 계측 눈금(102)의 눈금 간격은 Y축 계측 눈금(82)의 눈금 간격 보다 예컨대 2㎛ 작게 형성되어 있다.
X축 계측 눈금(101)은, X축 계측 눈금(81)과 겹쳐 맞추어 졌을 때에, X축 계측 눈금(101)의 위치가 판독되도록, Y축 방향으로 약간 어긋나서 설정되어 있다. Y축 계측 눈금(102)도 마찬가지로, Y축 계측 눈금(82)과 겹쳐 맞추어 졌을 때에, Y축 계측 눈금(102)의 위치가 판독되도록, X축 방향으로 약간 어긋나게 설정되어 있다.
다음에 본딩 방법에 관하여 설명한다. 작동에 앞서, 제어회로의 기억부에 다음 사항을 설정하여 입력하여 놓는다. 서브스트레이트(41A, 41B)에 본딩하는칩(62)의 수량, 위치 정밀도 확인동작 개시수량, 툴 스테이션(55)(55A, 55B, 55C)의 위치, 칩 놓는 장소(60)에 위치결정된 트레이(63) 내의 위치, 정밀도 확인용 칩 놓는 장소(61)에 위치결정된 트레이(63) 내의 위치결정의 위치 등. 또 정밀도 확인용 서브스트레이트 위치결정부(50), 광학 프로브(14)의 대기위치, 화상 데이터로서, 서브스트레이트(41A, 41B)의 화상, 칩(62)의 화상, 정밀도 확인용 서브스트레이트(70)의 화상, 정밀도 확인용 칩(90)의 화상 등.
다음에 본딩위치 확인동작에 관하여 설명한다. 도 1에 도시하는 정밀도 확인용 서브스트레이트 위치결정부(50)에는, 미리 정밀도 확인용 서브스트레이트(70)를 도 3에 도시하는 바와 같이 위치결정 핀(51)에 의해 위치결정하고, 정밀도 확인용 서브스트레이트 흡착 홈(52)의 진공을 온으로 하여 흡착유지시켜 놓는다. 그래서, 정밀도 확인을 위한 툴(30A)을 수납한 툴 스테이션(55A)이 툴 장착부(20)의 바로 아래에 위치하도록, X Y 구동부(10)에 의해, X Y 테이블(11)이 구동된다. 다음에 본딩 헤드(13)가 하강하여 툴 장착부(220)가 툴(30A)에 맞닿면, 도 8에 도시하는 툴 장착부(20)의 툴 흡착 홈(21)의 진공이 온으로 되어, 툴(30A)은 툴 장착부(20)에 흡착 유지된다. 그 후, 본딩 헤드(13)는 상승한다.
이어서, 정밀도 확인용 칩 놓는 장소(61)의 트레이(63) 내의 정밀도 확인용 칩(90)이 툴 장착부(20)에 유지된 툴(30A)의 바로 아래에 위치하도록, X Y 테이블(11)이 구동된다. 다음에 본딩 헤드(13)가 하강하여 툴(30A)이 정밀도 확인용 칩(90)에 맞닿으면, 툴 장착부(20)의 구멍(22)의 진공이 온으로 되고, 정밀도 확인용 칩(90)은 툴(30A)에 흡착 유지된다. 다음에 툴(30A)에 흡착 유지된 정밀도확인용 칩(90)의 바로 아래에 정밀도 확인용 서브스트레이트 위치결정부(50)에 위치결정된 정밀도 확인용 서브스트레이트(70)가 위치하도록, X Y 테이블(11)이 구동된다.
그래서, 광학 프로브(14)가 화살표(A) 방향으로 이동하여 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90) 사이에 삽입되고, 광학 프로브(14)로 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)의 각각의 패턴 및 패드(73, 93)를 검지한다. 그리고, X Y 테이블(11)을 이동시켜서 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)과의 위치 맞춤을 한다. 그 후, 광학 프로브(14)를 화살표 방향으로 이동시켜서 당겨들인 후, 본딩 헤드(13)를 하강시켜서 정밀도 확인용 서브스트레이트(70) 상에 정밀도 확인용 칩(90)을 위치시켜, 툴 장착부(20)의 구멍(22)의 진공이 오프로 된다. 이것에 의해, 정밀도 확인용 칩(90)은 정밀도 확인용 서브스트레이트(70) 상에 얹어 놓인다. 다음에 본딩 헤드(13)가 상승한다.
다음에, 다시 광학 프로브(14)가 상기한 바와 같이 정밀도 확인용 서브스트레이트(70) 상에 얹어 놓인 정밀도 확인용 칩(90) 상으로 이동한다. 그리고, 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)과의 위치 어긋남이 검지된다. 도 10은 상기한 바와 같이 정밀도 확인용 서브스트레이트(70) 상에 정밀도 확인용 칩(90)을 얹어 놓은 것을 정밀도 확인용 칩(90) 측으로부터 통과시켜서 관찰한 도면을 도시한다. 상기한 바와 같이, 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)은, 모두 투명 유리로 이루어지므로, 위치 정밀도가 관찰된다.
그래서, 광학 프로브(14)에 의해, 정밀도 확인용 서브스트레이트(70)에 설치된 X축 계측 눈금(81) 및 Y축 계측 눈금(82)과, 정밀도 확인용 칩(90)에 설치된 X축 계측 눈금(101) 및 Y축 계측 눈금(102)에 의해, 위치 어긋남이 측정된다. 즉, X축 계측 눈금(81)과 X축 계측 눈금((101)과의 관계 및 Y축 계측 눈금(82)과 Y축 계측 눈금(102)과의 관계에 의해, X축 방향 및 Y축 방향의 위치 어긋남이 측정된다. X축 계측 눈금(81)의 X축 눈금 기준선(83)과 X축 계측 눈금 (101)의 X축 눈금 기준선(103)이 일치되어 있으면, X축 방향으로는 위치 어긋남은 없다, 마찬가지로, Y축 계측 눈금(82)의 Y축 눈금 기준선(84)과 Y축 계측 눈금(102)의 Y축 눈금 기준선(104)이 일치되어 있으면, Y축 방향으로의 위치 어긋남은 없다. 이 경우에, 예컨대 X축 계측 눈금 (101)의 눈금 간격이 X축 계측 눈금(81)의 눈금 간격보다 2㎛ 작은 때, X축 눈금 기준선(103) 보다 5번째의 X축 계측 눈금(101)은, 눈금 간격이 X축 계측 눈금(81)의 눈금 5×2㎛=10㎛ 만큼 어긋나 있다.
만약, X축 방향으로 위치가 어긋나 있으면, X축 눈금 기준선(83)과 X축 눈금 기준선(103)은 일치하지 않는다. 그래서, X축 계측 눈금(81)과 눈금(101)이 일치하는 눈금을 조사하므로써, 어긋남의 양이 판독된다. 지금, X축 눈금 기준선(83)으로부터 우측 방향의 3번째 눈금에 X축 계측 눈금(101)의 3번째가 일치하고 있으면, X축 계측 눈금(101)의 눈금 간격이 X축 계측 눈금(81)의 눈금 간격보다 2㎛ 작은 경우, 정밀도 확인용 서브스트레이트(70)에 대하여 정밀도 확인용 칩(90)은 X축 방향으로 3×2㎛=6㎛ 만큼 우측으로 위치가 어긋나 있는 것을 판별하게 된다. Y축 방향의 위치 어긋남에 대해서도 마찬가지 이다.
광학 프로브(14)에 의한 상기한 위치 어긋남의 측정은, 이 광학 프로브(14)에 설치된 카메라로 촬상하고, 모니터에 투영하므로써 측정된다.
또 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)에 방향 맞추기 마크(80) 및 방향 맞추기 마크(100)를 설치하므로써, 양자의 맞추기 방향이 일치하고 있는지의 여부가 확인된다. 도 10에 도시하는 바와 같이, 정밀도 확인용 서브스트레이트(70)의 방향 맞추기 마크(80) 내에 정밀도 확인용 칩(90)의 방향 맞추기 마크(100)가 있으면 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)의 방향은 일치하고 있다. 그러나, 정밀도 확인용 칩(90)의 방향이 옳지 않으며, 예컨대 정밀도 확인용 칩(90)이 90도 좌회전한 상태이라면, 방향 맞추기 마크(100)는 좌측 하부에 나타나므로, 방향 맞추기 마크(100)는 방향 맞추기 마크(80)에 일치하지 않는다.
더욱이, 상기 실시형태에 있어서는, X축 계측 눈금(101) 및 Y축 계측 눈금(102)의 눈금 간격을 X축 계측눈금(81) 및 Y축 계측 눈금(82)의 눈금 간격 보다 작게 형성한 경우에 대하여 설명하였으나, 크게 형성해도 된다는 것은 말할 필요도 없다.
위치 정밀도 확인후, 광학 프로브(14)는 화살표 B 방향으로 당겨 들여서 원래의 대기위치로 복귀한다. 그 후, 본딩 헤드(13)가 하강하여 툴(30A)이 정밀도 확인용 칩(90)에 맞닿고, 툴 장착부(20)의 구멍(22)의 진공이 온으로 되며, 툴(30A)은 정밀도 확인용 칩(90)을 흡착 유지한다. 다음에 툴(30A)에 흡착 유지된 정밀도 확인용 칩(90)이 수납되어 있었던 정밀도 확인용 칩 놓는 장소 (61)의 트레이(63)의 부분이 툴(30A)의 바로 아래에 위치하도록 X Y 테이블(11)이 구동된다. 그리고, 본딩 헤드(13)가 하강하여 툴(30A)에 흡착 유지되어 있는 정밀도 확인용 칩(90)이 트레이(63)에 위치하면, 툴 장착부(20)의 구멍(22)의 진공이 오프로 되고, 정밀도 확인용 칩(90)은 트레이(63)에 수납된다. 다음에, 본딩 헤드(13)는 상승하고, 그 후에 X Y 테이블(11)이 구동하여 본딩 스테이션(12)은 원래의 위치로 복귀한다.
상기한 바와 같이, 광학 프로브(14)로 검지한 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)의 위치 정밀도가 규정내에 있으면, 툴 장착부(20)에 흡착 유지되어 있는 툴(30A)을 툴 스테이션(55A)에 복귀시키는 동작이 행해지고, 그 후, 후기하는 통상의 본딩 동작이 행해진다. 툴 장착부(20)에 흡착 유지되어 있는 툴(30A)을 툴 스테이션(55A)에 복귀시키는 동작은, 툴 스테이션(55A)이 툴 장착부(20)의 바로 아래에 위치하도록 X Y 테이블(11)이 구동되고, 그 후, 본딩 헤드(13)가 하강하여 이 본딩 헤드(13)에 흡착 유지되어 있는 툴(30A)이 툴 스테이션(55A)에 위치한다. 그리고, 툴 장착부(20)의 툴 흡착 홈(21)의 진공이 오프로 되고, 툴(30A)은 툴 스테이션(55A)에 수납된다. 다음에 본딩 헤드(13)는 상승하고, 그 후에 X Y 테이블(11)이 구동하여 본딩 스테이션(12)은 원래의 위치로 복귀한다.
정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)과의 위치 정밀도가 규정외일 때에는, 광학 프로브(14)의 기구부 및 X Y 테이블(11)의 X Y 구동부 (10) 등을 조정한다. 상기 조정으로서, 예컨대 광학 프로브(14)의 기구부의 조정에 관해서 설명하면, 일본 특공평 6-28272호 공보에 도시하는 바와 같이, 상하에 검지부를 가지며, 그 검지부로 검지한 상은, 각각 별개의 광학계를 경유하여 각각 촬상소자로 촬상된다. 이와 같이 2개의 광학계를 가지므로, 양자의 광학계가 어긋나 있으면 위치 어긋남이 생긴다. 그래서, 광학계를 조정한다.
조정후, 재차 상기한 정밀도 확인동작을 행한다. 즉, 툴 장착부(20)에 의한 툴(30A)의 흡착 유지, 툴(30A)로의 정밀도 확인용 칩(90)의 흡착 유지, 정밀도 확인용 서브스트레이트 위치결정부(50)에 있는 정밀도 확인용 서브스트레이트(70)를 툴 장착부(20)의 바로 아래로 이동, 광학 프로브(14)에 의한 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)과의 위치 어긋남 검지 및 수정, 광학 프로브(14)의 퇴거, 정밀도 서브스트레이트(70) 상으로의 정밀도 확인용 칩(90)의 얹어 놓기, 겹쳐 맞추어진 정밀도 확인용 서브스트레이트(70)와 정밀도 확인용 칩(90)을 광학 프로브(14)에 의해 검지한다. 위치 어긋남 검지후, 정밀도 확인용 칩(90)을 정밀도 확인용 칩 놓는 장소(61)의 트레이(63)에 수납하는 동작을 행한다. 위치정밀도가 규정내로 되면, 툴(30A)을 툴 스테이션(55A)으로 복귀하고 후기하는 통상의 본딩 동작을 행한다.
다음에 통상의 본딩 동작에 관해서 설명한다. 먼저, 본딩용의 툴(30B)을 툴 장착부(20)에 흡착 유지시키는 동작을 행한다. 이 동작은, 상기한 툴(30A)을 툴 장착부(20)에 흡착 유지시키는 동작과 동일하므로, 그 설명은 생략한다. 툴 장착부 (20)가 툴(30B)을 흡착 유지하여 상승하면, 칩 놓는 장소(60)의 트레이(63) 내의 칩(62)이 툴(30B)의 바로 아래에 위치하도록 X Y 테이블(11)이 구동된다. 그리고, 본딩 헤드(13)가 하강하여 툴(30B)이 하강하여 칩(62)에 맞닿면, 툴 장착부(20)의구멍(22)의 진공이 온으로 되고, 툴(30B)은 칩(62)을 흡착 유지한다. 다음에 본딩 헤드(13)는 상승하고, 그 후에 툴 장착부(20)의 바로 아래에 서브스트레이트(41A) 의 1개의 본딩(42A)이 위치하도록 X Y 테이블(11)이 구동된다.
다음에 광학 프로브(14)가 화살표 A 방향으로 이동하여 검지하기 위한 본딩 (42A)과 칩(62) 사이에 삽입되고, 광학 프로브(14)로 본딩(42A)과 칩(62)의 각각의 패턴 및 패드를 검지한다. 그리고, X Y 테이블(11)을 이동시켜서 서브스트레이트 (41A)와 칩(62)과의 평탄면 내기 및 위치 맞추기를 한다. 그 후, 광학 프로브(14)를 화살표 B 방향으로 이동시켜서 당겨 들인 후, 본딩 헤드(13)가 하강하여 서브스트레이트(41A)의 본딩(42A)에 칩(62)을 본딩한다. 다음에 본딩헤드(13)가 상승한다. 이후, 이 본딩 동작을 나머지 서브스트레이트(41A, 41B)의 본딩(42A, 42B)에 대해서 순차 반복하여 행한다.
또한, 상기 실시형태에 있어서는, 본딩 헤드(13)는 상하 이동 및 회전가능한 구성이며, 본딩 스테이션(12), 툴 스테이션(55)(55A, 55B, 55C), 칩 놓는 장소(60) 및 정밀도 확인용 칩 놓는 장소(61) 등이 설치된 테이블을 X Y 테이블(11)에 의해 구성하였다. 그러나, 본딩 헤드(13)를 X Y 축 방향으로 이동가능하게 X Y 테이블에 설치하고, 상기 X Y 테이블(11)은 X Y 축 방향으로 이동하지 않는 테이블이라도 된다. 또 본딩 헤드(13)가 X Y 축 방향의 X 축 방향으로만 이동가능하고, X Y 테이블(11)이 X Y 테이블이 아니고 Y축 방향으로만 이동가능한 구성이라도 된다.
또 정밀도 확인용 서브스트레이트(70) 및 정밀도 확인용 칩(90)은, 데이지 체인 방식 패턴으로 형성한 경우에 대하여 설명하였으나, 데이지 체인 방식 패턴은아닌 일반적인 패턴을 가진 플립 칩 본딩 정밀도 확인용으로서, 또는 실제의 투명한 서브스트레이트 및 칩이 제작되도록 한 경우에는, 이 투명한 서브스트레이트 및 칩으로 이루어지는 반도체 장치 제품에도 적용된다.
또 정밀도 확인용 칩(90)을 정밀도 확인용 서브스트레이트(70)에 단지 얹어 놓고 정밀도 검지를 하였으나, 정밀도 확인용 칩(90)을 정밀도 확인용 서브스트레이트(70)에 본딩하고, 이 정밀도 확인용 본딩 부품의 전기적 도통 확인용 단자 (76)에 의해 전기적 도통의 확인을 할 수 있음과 동시에, 본딩후의 봉지재 주입 테스트에 있어서도 주입상태의 확인이 정밀도 확인용 칩(90)을 통하여 행하게 된다.
본 발명에 의하면, 투명한 판 형상 부재로 이루어지는 정밀도 확인용 서브스트레이트 및 투명한 판 형상 부재로 이루어지는 정밀도 확인용 칩을 사용하고, 상기 정밀도 확인용 서브스트레이트를 상기 본딩 스테이션에 위치결정하여 고정하여 놓고, 툴에 의해 상기 정밀도 확인용 칩을 흡착 유지하여 정밀도 확인용 서브스트레이트의 상방에 배열 설치하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에 상기 광학 프로브를 삽입하여 정밀도 확인용 서브스트레이트의 상과 정밀도 확인용 칩의 상을 검지하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상대적으로 이동시켜서 위치 맞추기를 행하고, 광학 프로브를 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에서 퇴거시킨 후에, 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상기 광학 프로브로 검지하므로, 본딩 장치상에서 정밀도를 확인할 수 있고, 정밀도가 보증된 상태로 본딩을 행할 수가 있다.

Claims (12)

  1. 본딩 스테이션에 위치결정하여 얹어 놓인 서브스트레이트의 상방에 툴에 의해 흡착 유지된 칩을 배열 설치하고, 서브스트레이트와 칩 사이에서 상하에 검지부를 가진 광학 프로브를 삽입하여 서브스트레이트의 상 및 칩의 상을 검지하며, 서브스트레이트와 칩을 상대적으로 이동시켜서 위치 맞춤을 행하고, 광학 프로브를 서브스트레이트와 칩 사이로부터 퇴거시킨 후에 서브스트레이트에 칩을 본딩하는 플립 칩 본딩방법에 있어서,
    투명한 판형상 부재로 이루어지는 정밀도 확인용 서브스트레이트 및 투명한 판형상 부재로 이루어지는 정밀도 확인용 칩을 사용하고, 상기 정밀도 확인용 서브스트레이트를 상기 본딩 스테이션에 위치결정하여 고정해 놓고, 툴에 의해 상기 정밀도 확인용 칩을 흡착 유지하여 정밀도 확인용 서브스트레이트의 상방에 배열 설치하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에 상기 광학 프로브를 삽입하여 정밀도 확인용 서브스트레이트의 상과 정밀도 확인용 칩의 상을 검지하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상대적으로 이동시켜서 위치맞춤을 행하며, 광학 프로브를 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이로부터 퇴거시킨 후에, 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상기 광학 프로브에 의해 검지하므로써, 플립 칩 본딩 장치의 정밀도를 확인하는 것을 특징으로 하는 플립 칩 본딩방법.
  2. 본딩 스테이션에 위치결정하여 얹어 놓인 서브스트레이트의 상방에 툴에 의해 흡착 유지된 칩을 배열 설치하고, 서브스트레이트와 칩 사이에서 상하에 검지부를 가진 광학 프로브를 삽입하여 서브스트레이트의 상 및 칩의 상을 검지하고, 서브스트레이트와 칩을 상대적으로 이동시켜서 위치맞춤을 행하고, 광학 프로브를 서브스트레이트와 칩 사이로부터 퇴거시킨 후에 서브스트레이트에 칩을 본딩하는 플립 칩 본딩장치에 있어서,
    투명한 판형상 부재로 이루어지는 정밀도 확인용 서브스트레이트 및 투명한 판형상 부재로 이루어지는 정밀도 확인용 칩을 사용하고, 상기 본딩 스테이션에 상기 정밀도 확인용 서브스트레이트를 위치결정하여 고정하는 정밀도 확인용 위치를 설정하고, 상기 본딩 스테이션 또는 이 본딩 스테이션이 부착된 테이블에 상기 정밀도 확인용 칩을 놓는 정밀도 확인용 칩 놓는 장소를 설정하고, 툴에 의해 상기 정밀도 확인용 칩을 흡착 유지시켜서 정밀도 확인용 서브스트레이트의 상방에 배열 설치하며, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이에 상기 광학 프로브를 삽입하여 정밀도 확인용 서브스트레이트의 상과 정밀도 확인용 칩의 상을 검지하고, 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상대적으로 이동시켜서 위치맞춤을 행하고, 광학 프로브를 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩 사이로부터 퇴거시킨 후에, 정밀도 확인용 서브스트레이트 상에 정밀도 확인용 칩을 얹어 놓고, 이 겹쳐 맞추어진 정밀도 확인용 서브스트레이트와 정밀도 확인용 칩을 상기 광학 프로브에 의해 검지하므로써, 플립 칩 본딩장치의 정밀도를 확인하는 것을 특징으로 하는 플립 칩 본딩장치.
  3. 제 1 항에 있어서, 상기 툴은, 정밀도 확인용의 툴과 본딩용의 툴로 이루어지며, 정밀도 확인시에는, 본딩 헤드에 설치된 툴 장착부에 상기 정밀도 확인용의 툴을 흡착 유지하고, 본딩시에는, 상기 툴 장착부에 상기 본딩의 툴을 흡착 유지시키는 것을 특징으로 하는 플립 칩 본딩방법.
  4. 제 2 항에 있어서, 상기 툴은, 정밀도 확인용의 툴과 본딩용의 툴로 이루어지며, 상기 본딩 스테이션 또는 상기 테이블에는, 각각 정밀도 확인용의 툴과 본딩용의 툴이 배열설치되고, 정밀도 확인시에는, 본딩 헤드에 설치된 툴 장착부에 상기 정밀도 확인용의 툴을 흡착 유지하고, 본딩시에는, 상기 툴 장착부에 상기 본딩의 툴을 흡착 유지시키는 것을 특징으로 하는 플립 칩 본딩장치.
  5. 제 1 항에 있어서, 상기 정밀도 확인용 서브스트레이트 및 정밀도 확인용 칩에 각각 본드 맞춤 정밀도 확인용 계측 눈금을 대응위치에 설치한 것을 특징으로 하는 플립 칩 본딩방법.
  6. 제 2 항에 있어서, 상기 정밀도 확인용 서브스트레이트 및 정밀도 확인용 칩에 각각 본드맞춤 정밀도 확인용 계측 눈금을 대응위치에 설치한 것을 특징으로 하는 플립 칩 본딩장치.
  7. 제 5 항에 있어서, 상기 본드 맞춤 정밀도 확인용 계측 눈금은, 직교하는 2축의 X축 계측 눈금과 Y축 계측 눈금으로 이루어지는 것을 특징으로 하는 플립 칩 본딩방법.
  8. 제 6 항에 있어서, 상기 본드 맞춤 정밀도 확인용 계측 눈금은, 직교하는 2축의 X축 계측 눈금과 Y축 계측 눈금으로 이루어지는 것을 특징으로 하는 플립 칩 본딩장치.
  9. 제 7 항에 있어서, 상기 정밀도 확인용 칩의 X축 계측 눈금 및 Y축 계측 눈금 간격은, 상기 정밀도 확인용 서브스트레이트의 X축 계측 눈금 및 Y축 계측 눈금 간격보다 작든지 또는 크며, 또한 정밀도 확인용 서브스트레이트의 X축 눈금 기준선 및 Y축 눈금 기준선에 정밀도 확인용 칩의 X축 눈금 기준선 및 Y축 눈금 기준선이 일치하도록 형성되어 있는 것을 특징으로 하는 플립 칩 본딩방법.
  10. 제 8 항에 있어서, 상기 정밀도 확인용 칩의 X축 계측 눈금 및 Y축 계측 눈금 간격은, 상기 정밀도 확인용 서브스트레이트의 X축 계측 눈금 및 Y축 계측 눈금 간격보다 작든지 또는 크며, 또한 정밀도 확인용 서브스트레이트의 X축 눈금 기준선 및 Y축 눈금 기준선에 정밀도 확인용 칩의 X축 눈금 기준선 및 Y축 눈금 기준선이 일치하도록 형성되어 있는 것을 특징으로 하는 플립 칩 본딩장치.
  11. 제 1 항, 제 5 항, 제 7 항 또는 제 9 항에 있어서, 상기 플립칩 본딩장치의 정밀도를 확인한 후에 상기 정밀도 확인용 칩을 상기 정밀도 확인용 서브스트레이트에 플립 칩 본딩을 더 행하여, 이 정밀도 확인용 본딩 부품의 본딩 정밀도 및 본딩 상태를 확인함과 동시에, 전기적 도통의 확인을 행하는 것을 특징으로 하는 플립 칩 본딩방법.
  12. 제 2 항, 제 6 항, 제 8 항, 또는 제 10 항에 있어서, 상기 플립칩 본딩장치의 정밀도를 확인한 후에 상기 정밀도 확인용 칩을 상기 정밀도 확인용 서브스트레이트에 플립 칩 본딩을 더 행하여, 이 정밀도 확인용 본딩 부품의 본딩 정밀도 및 본딩 상태를 확인함과 동시에, 전기적 도통의 확인을 행하는 것을 특징으로 하는 플립 칩 본딩장치.
KR1019990005467A 1998-02-20 1999-02-19 플립 칩 본딩 방법 및 장치 KR100325904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-056016 1998-02-20
JP05601698A JP3400340B2 (ja) 1998-02-20 1998-02-20 フリップチップボンディング方法及び装置

Publications (2)

Publication Number Publication Date
KR19990072750A KR19990072750A (ko) 1999-09-27
KR100325904B1 true KR100325904B1 (ko) 2002-02-27

Family

ID=13015274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005467A KR100325904B1 (ko) 1998-02-20 1999-02-19 플립 칩 본딩 방법 및 장치

Country Status (4)

Country Link
US (1) US6302313B1 (ko)
JP (1) JP3400340B2 (ko)
KR (1) KR100325904B1 (ko)
TW (1) TW519704B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4521496B2 (ja) * 2000-06-23 2010-08-11 ソニー株式会社 マウント精度測定方法
TW510507U (en) * 2002-04-22 2002-11-11 Ind Tech Res Inst Chip accessing device with position, speed and force controls
CN100509674C (zh) * 2002-07-29 2009-07-08 伊万奈特纤维公司 玻璃组合物
JP2004260074A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
JP4539454B2 (ja) * 2005-06-20 2010-09-08 パナソニック株式会社 電子部品の熱圧着ツールおよび電子部品の実装装置ならびに実装方法
JP4958655B2 (ja) * 2007-06-27 2012-06-20 新光電気工業株式会社 電子部品実装装置および電子装置の製造方法
JP6266888B2 (ja) * 2013-03-19 2018-01-24 アピックヤマダ株式会社 ダミーフレーム、凸部部材、ダミーフレームの作製方法、樹脂流動性評価方法、樹脂モールド方法、及びモールド金型の製造方法
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641648A (en) * 1970-08-20 1972-02-15 Bell Telephone Labor Inc Piece part handling apparatus
US4671446A (en) * 1982-12-02 1987-06-09 Stanley Electric Company, Ltd. Method and system for automatically bonding a leadwire on a semiconductor
EP0357769A1 (en) * 1988-03-16 1990-03-14 Plessey Overseas Limited Vernier structure for flip chip bonded devices
DE68911420T2 (de) * 1988-08-18 1994-05-11 Seiko Epson Corp Festkörper-Bildaufnahmevorrichtung.
JPH0529546A (ja) 1991-07-23 1993-02-05 Fujitsu Ltd 半導体集積回路
CA2096551A1 (en) * 1992-05-22 1993-11-23 Masanori Nishiguchi Semiconductor device
US5691115A (en) * 1992-06-10 1997-11-25 Hitachi, Ltd. Exposure method, aligner, and method of manufacturing semiconductor integrated circuit devices
JPH0628272A (ja) 1992-07-10 1994-02-04 Hitachi Ltd 試験機能を備えた入出力装置
US5745238A (en) * 1992-12-22 1998-04-28 International Business Machines Corporation Apparatus and method for non-destructive inspection and/or measurement
US5650640A (en) * 1995-04-05 1997-07-22 Motorola Integrated electro-optic package
JPH09115334A (ja) * 1995-10-23 1997-05-02 Mitsubishi Materiais Corp 透明導電膜および膜形成用組成物
JPH10274855A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびに補正方法

Also Published As

Publication number Publication date
US6302313B1 (en) 2001-10-16
TW519704B (en) 2003-02-01
KR19990072750A (ko) 1999-09-27
JP3400340B2 (ja) 2003-04-28
JPH11238762A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100270858B1 (ko) 프로우브 장치에 있어서의 침위치 동일위치 설정방법 및 프로우브방법
US5539676A (en) Method of identifying probe position and probing method in prober
US4941255A (en) Method for precision multichip assembly
US5237622A (en) Semiconductor pick-and-place machine automatic calibration apparatus
KR100272190B1 (ko) 피검사체의 검사장치
KR100248569B1 (ko) 프로우브장치
US6278193B1 (en) Optical sensing method to place flip chips
JP2007183193A (ja) プロービング装置
TWI509265B (zh) 垂直式探針卡及應用其之檢測模組
EP1331840A2 (en) Method of locating and placing eye point features of a semiconductor die on a substrate
US5416592A (en) Probe apparatus for measuring electrical characteristics of objects
KR100325904B1 (ko) 플립 칩 본딩 방법 및 장치
JP5464468B2 (ja) 基板検査装置及び検査治具
KR100751584B1 (ko) 칩 실장용 테이프의 검사 방법 및 검사에 이용하는 프로브유닛
US5247844A (en) Semiconductor pick-and-place machine calibration apparatus
JP2007010671A (ja) 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法
JP2007183194A (ja) プロービング装置
KR100672227B1 (ko) 본딩 장치
US5113132A (en) Probing method
KR100306639B1 (ko) 플립칩본딩용부품,플립칩본딩확인용부품및플립칩본딩방법
KR101182559B1 (ko) 정렬 마크 및 이를 포함하는 액정 표시 장치
JP7174555B2 (ja) 基板検査装置、その位置合せ、及び基板検査方法
KR100262901B1 (ko) 프로우브장치에 있어서의 침위치 고정방법 및 프로우브방법
JP2648371B2 (ja) Ｔａｂディバイスの検査方法及びそれに用いるｔａｂディバイス用キャリア並びに測定モジュール及びインサート装置
JPH0587949U (ja) 半導体チップ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee