KR100324331B1 - 반도체 칩 스케일 패키지 제조방법 및 그 패키지 - Google Patents
반도체 칩 스케일 패키지 제조방법 및 그 패키지 Download PDFInfo
- Publication number
- KR100324331B1 KR100324331B1 KR1019990068264A KR19990068264A KR100324331B1 KR 100324331 B1 KR100324331 B1 KR 100324331B1 KR 1019990068264 A KR1019990068264 A KR 1019990068264A KR 19990068264 A KR19990068264 A KR 19990068264A KR 100324331 B1 KR100324331 B1 KR 100324331B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- bonded
- package
- chip
- buffer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 16
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000009966 trimming Methods 0.000 claims description 4
- 230000007935 neutral effect Effects 0.000 claims description 2
- 229920001971 elastomer Polymers 0.000 abstract description 5
- 239000000806 elastomer Substances 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 칩 스케일 패키지 제조방법 및 그 패키지에 관한 것으로, 패드가 방사형으로 배치되어 형성되는 칩과, 리드가 'U'형으로 포밍된 골드 리드 프레임과, 박형 인쇄회로기판, 볼 랜드로 이루어지고 상기 리드가 본딩되며 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트와, 본딩된 리드가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 완충 회로 플레이트에 접착되는 슬라이딩 플레이트와, 골드 리드 프레임의 리드가 본딩되는 패드가 구비된 칩과, 상기 완충 회로 플레이트의 볼 랜드에 마운팅되는 솔더볼을 포함하여 구성되는 반도체 칩 스케일 패키지 제조방법 및 그 패키지를 제공한다. 이러한 본 발명은 솔더볼이 열팽창계수가 인쇄회로기판과 동일한 완충배선판(elastomer circuit board)에 붙어 있기 때문에 반영구적인 신뢰성을 갖으며, 결선부 리드를 미리 성형하기 때문에 본딩 실패나 리드 파단 등의 문제를 방지할 수 있을 뿐아니라, 칩 싱크(chip shink)로 인하여 팬 아웃(fan out)이 발생하더라도 완벽하게 대응할 수 있고, 리드 본딩 프로세스가 단순하여 장비 및 공정에 드는 노력과 경비를 절감할 수 있는 이점 등이 있다.
Description
본 발명은 반도체 칩 스케일 패키지 제조방법 및 그 패키지에 관한 것으로, 특히 패키지의 가장 큰 이슈인 완벽한 ATC 신뢰성을 확보하기 위하여 완충 회로 플레이트(elastomer circuit plate)를 사용하여 배선과 스트레스 및 변형의 완충 역할을 동시에 하도록 하고, 슬라이딩 거동을 이용한 완충 효과로 변형 완충이 완벽하며, 완충 회로 플레이트와의 결선을 골드 리드 프레임의 'U'자 형으로 형성한 리드를 사용함으로써 리드 본드 역시 완전한 신뢰성을 가짐과 동시에 변형 완충 역할을 할 수 있도록 한 반도체 칩 스케일 패키지 제조방법 및 그 패키지에 관한 것이다.
도 1은 종래 반도체 칩 스케일 패키지 제조 공정도를 보인 것으로, 이에 도시한 바와 같이, 종래의 칩 사이즈 패키지는 완충재(elastomer)로서 절연 필름을 공정에 투입하는 완충재 투입단계(ST100), 이 완충재에 칩과의 리본(ribbon) 본딩을 위한 홀을 가공하는 홀 가공하는 홀 가공단계(ST101), 그 위에 쵸퍼 호일(chopper foil)을 실장하는 쵸퍼 호일 실장단계(ST102), 메탈에칭, 즉 쵸퍼에칭을 통하여 금속 패턴을 형성하는 쵸퍼 에칭단계(ST103), 부분적으로 선별하여 솔더 마스크를 코팅하는 단계(ST104), 침상의 본딩 패드와의 리본 본딩을 위하여 금속 패턴의 표면에 니켈/골드 도금을 실시하는 단계(ST105), 본 테이프의 금속 패턴 반대면에 하나의 단품 칩을 부착하는 단계(ST106) 및 웨이퍼를 절단하는 단계(ST107), 미리 형성되어 있는 절연 필름의 홀을 통하여 칩과 금속 패턴의 리본 본딩을 실시하는 리본 본딩단계(ST108), 리본 본딩이 이루어진 절연 필름의 홀 내부에 EMC를 주입하여 인캡슐레이션을 실시하는 단계(ST109), 테이프의 솔더볼 패드용 패턴 위에 플럭스(flux)를 도포하는 단계(ST110), 그 위에 솔더볼을 탑재한 후 리플로우(reflow)하여 솔더볼을 고정하는 단계(ST111), 이어서 각각의 단품 패키지로 분리하는 싱글레이션 단계(ST112)를 행하여 단품 패키지를 제조하였다.
도 2는 이와 같은 과정으로 제조된 칩 사이즈 패키지의 구성을 보인 단면도로서, 이에 도시한 바와 같이, 완충재 테이프(elastomer)(201)의 홀을 통하여 반도체 칩(200)과 금속 패턴(202)이 리본 본딩(206)되고, 금속 패턴(202) 위에 솔더 마스크(203)가 코팅되며, 솔더 마스크(203) 위에 솔더볼(204)이 고정됨과 아울러 금속 패턴(202)과 완충재 테이프(201)의 홀을 통하여 EMC(205)가 주입된 구성으로 되어 있다.
위와 같은 종래의 기술은 완충재가 부분적으로 변형을 흡수하나 ATC 신뢰성을 일정 수준 이상 올리는 데는 한계가 있고, 리본이 쉽게 파단되어 본딩의 신뢰성이 나쁘며, 리본 본딩을 위한 고가의 장치가 필요하고, 칩의 본딩 패드로 전기적 특성의 개선이 곤란할 뿐 아니라, 리본 본딩을 담당하는 토치팁 수명이 아주 짧아 교체로 경비 및 생산성이 저조하고, 고밀도 다핀화 되는 추세에 파인 피치 패드(fine pitch pad)에 대응하지 못하며, 칩이 솔더볼 어레이 보다 작아지는 경우(fan out)에 대응하기 어려운 문제점 등이 있었다.
또한, 그간 여러 형태의 칩 스케일 패키지가 만들어져 왔으나 공통적으로 인쇄회로기판(PCB)과 패키지(PKG) 간의 열팽창계수 차이에 의한 신뢰성 수준 저하기 필연적으로 뒤 따랐고, 리드가 있는 칩 스케일 패키지는 신뢰성 수준을 유지하고 저가의 패키지를 만들 수 있는데는 기여하였으나, 대용량 다핀화 되어가는 칩의 요구에 미치지 못하므로 고밀도의 볼을 전기적 결선으로 이용하는 칩 스케일 패키지이면서도 완벽한 신뢰성 수준을 가지는 패키지에 부합하는 요구가 있었다.
본 발명은 이와 같은 종래의 문제점 및 결함을 해소하기 위하여 창안한 것으로, 패키지의 가장 큰 이슈인 완벽한 ATC 신뢰성을 확보하기 위하여 완충 회로 플레이트(elastomer circuit plate)를 사용하여 배선과 스트레스 및 변형의 완충 역할을 동시에 하도록 하고, 슬라이딩 거동을 이용한 완충 효과로 변형 완충이 완벽하며, 완충 회로 플레이트와의 결선을 골드 리드 프레임의 'U'자 형으로 형성한 리드를 사용함으로써 리드 본드 역시 완전한 신뢰성을 가짐과 동시에 변형 완충 역할을 할 수 있게 되는 반도체 칩 스케일 패키지 제조방법 및 그 패키지를 제공하기 위한 것이다.
도 1은 종래 반도체 칩 스케일 패키지 제조 공정도.
도 2는 종래 반도체 칩 스케일 패키지의 구성을 보인 단면도.
도 3 내지 도 5는 본 발명에 관한 도면으로서,
도 3은 본 발명에 의한 반도체 칩 스케일 패키지 제조 공정도.
도 4a 내지 도 4m은 본 발명에 의한 반도체 칩 스케일 패키지의 제조 공정 설명도.
도 5는 골드 리드 프레임의 서로 다른 포밍 형태를 보인 단면도.
< 도면의 주요부분에 대한 부호의 설명>
500 : 칩 501 : 패드
510 : 골드 리드 프레임 511 : 리드
520 : 완충 회로 플레이트 521 : 슬라이딩 플레이트
521a : 접착부 522 : 박형 인쇄회로기판
523 : 볼 랜드 530 : 토오치
570 : 솔더볼
이와 같은 목적을 달성하기 위하여 본 발명에 의한 반도체 칩 스케일 패키지 제조방법은 칩을 설계할 때 패드를 방사형으로 배치하여 형성하는 단계및 절단하는 단계와, 골드 리드 프레임을 스탬핑으로 형성하는 단계와, 상기 골드 리드 프레임의 리드를 'U' 형으로 성형하는 리드 끝단 형성단계와, 박형 인쇄회로기판, 볼 랜드로 이루어지고 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트를 제작하는 단계와, 본딩된 리드가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 슬라이딩 플레이트를 완충 회로 플레이트에 접착하는 단계와, 토오치를 이용하여 포밍된 골드 리드 프레임의 리드를 완충 회로 플레이트에 본딩하는 단계와, 슬라이딩 플레이트에 접착부를 형성하고 예열하는 단계 및 칩과 본딩하는 단계와, 골드 리드 프레임의 리드와 칩의 패드를 스포트 리드본딩 하는 단계와, 본딩 완료된 리드에 강성을 주고 부식을 방지하기 위하여 니켈을 도금하는 단계와, 도금 완료된 리드를 트리밍하여 잉여 리드를 제거하는 단계와, 솔더볼을 볼 랜드에 마운팅하는 단계를 포함하여 구성된다.
또한, 본 발명에 의한 반도체 칩 스케일 패키지는 패드가 방사형으로 배치되어 형성되는 칩과, 리드가 'U'형으로 포밍된 골드 리드 프레임과, 박형 인쇄회로기판, 볼 랜드로 이루어지고 상기 리드가 본딩되며 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트와, 본딩된 리드가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 완충 회로 플레이트에 접착되는 슬라이딩 플레이트와, 골드 리드 프레임의 리드가 본딩되는 패드가 구비된 칩과, 상기 완충 회로 플레이트의 볼 랜드에 마운팅되는 솔더볼을 포함하여 구성된다.
그리고, 완충 회로 플레이트과 칩 사이에 슬라이딩 플레이트가 접착되고, 완충 회로 플레이트의 볼 랜드와 칩의 패드가 골드 리드 프레임의 리드로 본딩됨과 아울러 니켈로 도금층이 형성되며, 완충 회로 플레이트의 볼 랜드 상면에 복수개의 솔더볼이 본딩되어 구성된다.
이와 같은 본 발명을 첨부한 도면에 실시예를 들어 설명하기로 한다.
도 3은 본 발명에 의한 반도체 칩 스케일 패키지 제조방법의 공정 블럭도를 보인 것이고, 도 4는 공정의 진행을 부품을 도시하여 설명한 공정 진행도로서, 이하, 공정의 각 단계는 도 3를 참조하고, 각 단계에서의 부품의 형태 및 결합관계는 도 4를 참조하여 설명하면 다음과 같다.
먼저, 도 3 및 도 4a와 같이, 칩(500)을 설계할 때 패드(501)의 레이 아웃을 칩(500) 중심을 향하도록 방사형으로 배치하여 형성하는 단계(ST300)및 절단하는 단계(ST301)와, 도 4b와 같이 골드 리드 프레임((510)을 스탬핑(stamping)으로 형성하는 단계(ST310)와, 도 4d 및 도 4e와 같이, 상기 골드 리드 프레임((510)의 리드(511)를 골드 리드 프레임((510)을 포밍다이(600) 위에 올려 놓고 포밍 펀치(601)로 압착하여 'U' 형으로 성형하는 리드 끝단 형성단계(ST311)와, 도 4d와 같이 박형 인쇄회로기판(522), 동(copper) 재질 등의 볼 랜드(ball land)(523)로 이루어지고 스트레스 버퍼(stress buffer) 기능과 회로기능을 동시에 가지는 완충 회로 플레이트(520)를 제작하는 단계(ST320)와, 도 4d와 같이 슬라이딩 플레이트(521)를 완충 회로 플레이트(520)에 접착하는 단계(ST321)와, 도 4f, 도 4g와 같이, 달구어진 토오치(530)를 이용하여 포밍된 골드 리드 프레임((510)의 리드(511)를 완충 회로 플레이트(520)에 본딩하는 단계(ST330)와, 도 4h와 같이, 슬라이딩 플레이트(521)에 접착부(adhesive)(521a)를 형성하고 예열하는 단계(ST341) 및 칩(500)과 본딩하는 단계(ST340)와, 도 4i와 같이, 'U'형으로 형성된 골드 리드 프레임((510)의 리드(511)와 칩(500)의 패드(501)를 토치(540)를 이용하여 스포트 리드본딩 하는 단계(ST342)와, 도 4j와 같이 본딩 완료된 리드(511)에 강성을 주고 부식을 방지하기 위하여 니켈(Ni)(550) 등의 내식성 금속을 도금하는 단계(ST343)와, 도 4k와 같이 도금 완료된 리드(511)를 절단펀치(560)를 이용하여 트리밍(trimming)하여 필요 없는 나머지의 리드(511)를 제거하는 단계(ST344)와, 도 4l과 같이 솔더볼(570)을 볼 랜드(523)에 마운팅(mounting)하는 단계(ST345)를 행하여 도 4m과 같은 완성된 단품의 패키지를 얻는다.
위 골드 리드 프레임((510)의 리드(511)를 'U'자형으로 포밍함에 있어서는 도 5와 같이 단순한 형태의 포밍 다이(600)와 포밍 펀치(601)을 이용하여 포밍하거나, 단차가진 형태의 포밍 다이(600')와 포밍 펀치(601')을 이용하여 리드(511)를 단차지게 포밍할 수 있으며, 리드(511)를 단차지게 절곡시키면 강도가 보다 증가된다.
이와 같은 본 발명의 반도체 칩 스케일 패키지 제조방법을 적용한 작업예는 먼저, 도 3 및 도 4a와 같이, 패드(501)의 레이 아웃을 칩(500) 중심을 향하도록 방사형으로 배치하여 칩(500)을 형성하고, 절단하며, 도 4b와 같이 골드 리드 프레임((510)을 스탬핑(stamping)으로 형성하고, 도 4d 및 도 4e와 같이, 상기 골드 리드 프레임((510)의 리드(511)를 인쇄회로기판과 패키지의 열팽창계수 불일치(mismatch)로 생기는 형상을 흡수하기 위하여 골드 리드 프레임((510)을 포밍다이(600) 위에 올려 놓고 포밍 펀치(601)로 압착하여 'U' 형으로 성형하는 리드 끝단 형성한다.
그리고, 도 4d와 같이 박형 인쇄회로기판(522), 동(copper) 재질과 같은 도전성 재료의 볼 랜드(ball land)(523)로 이루어지고 스트레스 버퍼(stress buffer) 기능과 회로기능을 동시에 가지는 완충 회로 플레이트(520)를 인쇄회로기판과 같은 재료인 FR-4 또는 FR-5를 이용하여 제작하고, 다음의 리드 본딩단계(ST342)에서 본딩된 리드(511)가 패키지 두께 방향 하중을 받지 않게 하면서 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 도 4d와 같이 슬라이딩 플레이트(521)를 완충 회로 플레이트(520)에 접착한다.]
이어서, 도 4f, 도 4g와 같이, 달구어진 토오치(530)를 이용하여 포밍된 골드 리드 프레임((510)의 리드(511)를 완충 회로 플레이트(520)에 본딩한다.
이어서, 도 4h와 같이, 슬라이딩 플레이트(521)에 접착부(adhesive)(521a)를 형성하고 예열하고, 칩(500)과 본딩하되, 열팽창에 의한 변형에 무관한 중립지점(neutral point)인 칩(500) 중심부 본딩 영역(bonding area)에만 본딩한다.
이후, 도 4i와 같이, 'U'형으로 형성된 골드 리드 프레임((510)의 리드(511)와 칩(500)의 패드(501)를 약 400℃ 정도로 뜨거운 토치(540)를 이용하여 스포트 리드본딩하고, 도 4j와 같이 본딩 완료된 리드(511)에 강성을 주고 부식을 방지하기 위하여 니켈(Ni)(550)을 도금하며, 도 4k와 같이 도금 완료된 리드(511)를 절단펀치(560)를 이용하여 트리밍(trimming)하여 필요 없는 나머지의 리드(511)를 제거한다.
이와 같이 잉여 리드(511)를 제거한 후에는 도 4l과 같이 솔더볼(570)을 볼 랜드(523)에 마운팅(mounting)을 행하여 도 4m과 같은 완성된 단품의 패키지를 얻는다.
상술한 과정으로 형성된 본 발명의 반도체 칩 스케일 패키지는 도 4l과 도 4m에 도시된 바와 같이, 패드(501)가 방사형으로 배치되어 형성되는 칩(500)과, 리드(511)가 'U'형으로 포밍된 골드 리드 프레임((510)과, 박형 인쇄회로기판(522), 볼 랜드(523)로 이루어지고 상기 리드(511)가 본딩되며 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트(520)와, 본딩된 리드(511)가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 완충 회로 플레이트(520)에 접착되는 슬라이딩 플레이트(521)와, 골드 리드 프레임((510)의 리드(511)가 본딩되는 패드(501)가 구비된 칩(500)과, 상기 완충 회로 플레이트(520)의 볼 랜드(523)에 마운팅되는 솔더볼(570)을 포함하여 구성되어 있다.
그리고, 완충 회로 플레이트(520)과 칩(500) 사이에 슬라이딩 플레이트(521)가 접착되고, 완충 회로 플레이트(520)의 볼 랜드(523)와 칩(500)의 패드(501)가 골드 리드 프레임((510)의 리드(511)로 본딩됨과 아울러 니켈(Ni)(550)로 도금층이 형성되며, 완충 회로 플레이트(520)의 볼 랜드(523) 상면에 복수개의 솔더볼(570)이 본딩된 구성으로 되어 있다.
이상에서 설명한 바와 같은 본 발명은 솔더볼이 열팽창계수가 인쇄회로기판과 동일한 완충배선판(elastomer circuit board)에 붙어 있기 때문에 반영구적인 신뢰성을 갖으며, 결선부 리드를 미리 성형하기 때문에 본딩 실패나 리드 파단 등의 문제를 방지할 수 있을 뿐아니라, 칩 싱크(chip shink)로 인하여 팬 아웃(fan out)이 발생하더라도 완벽하게 대응할 수 있고, 리드 본딩 프로세스가 단순하여 장비 및 공정에 드는 노력과 경비를 절감할 수 있는 이점 등이 있다.
Claims (4)
- 칩을 설계할 때 패드를 방사형으로 배치하여 형성하는 단계및 절단하는 단계와, 골드 리드 프레임을 스탬핑으로 형성하는 단계와, 상기 골드 리드 프레임의 리드를 'U' 형으로 성형하는 리드 끝단 형성단계와, 박형 인쇄회로기판, 볼 랜드로 이루어지고 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트를 제작하는 단계와, 본딩된 리드가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 슬라이딩 플레이트를 완충 회로 플레이트에 접착하는 단계와, 토오치를 이용하여 포밍된 골드 리드 프레임의 리드를 완충 회로 플레이트에 본딩하는 단계와, 슬라이딩 플레이트에 접착부를 형성하고 예열하는 단계 및 칩과 본딩하는 단계와, 골드 리드 프레임의 리드와 칩의 패드를 스포트 리드본딩 하는 단계와, 본딩 완료된 리드에 강성을 주고 부식을 방지하기 위하여 니켈을 도금하는 단계와, 도금 완료된 리드를 트리밍하여 잉여 리드를 제거하는 단계와, 솔더볼을 볼 랜드에 마운팅하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체 칩 스케일 패키지 제조방법.
- 제 1 항에 있어서, 상기 다이 본딩단계에서 슬라이딩 플레이트에 접착부를 형성하고 칩과 본딩하되, 열팽창에 의한 변형에 무관한 중립지점인 칩 중심부 본딩 영역에만 본딩되도록 하는 것임을 특징으로 하는 반도체 칩 스케일 패키지 제조방법.
- 패드가 방사형으로 배치되어 형성되는 칩과, 리드가 'U'형으로 포밍된 골드 리드 프레임과, 박형 인쇄회로기판, 볼 랜드로 이루어지고 상기 리드가 본딩되며 스트레스 버퍼 기능과 회로기능을 동시에 가지는 완충 회로 플레이트와, 본딩된 리드가 패키지 두께 방향 하중을 받음을 방지하고 또한 인쇄회로기판과 패키지 상호 열팽창계수 불일치에 의한 변형을 슬라이딩하면서 흡수할 수 있도록 완충 회로 플레이트에 접착되는 슬라이딩 플레이트와, 골드 리드 프레임의 리드가 본딩되는 패드가 구비된 칩과, 상기 완충 회로 플레이트의 볼 랜드에 마운팅되는 솔더볼을 포함하여 구성된 것을 특징으로 하는 반도체 칩 스케일 패키지.
- 제 3 항에 있어서, 완충 회로 플레이트과 칩 사이에 슬라이딩 플레이트가 접착되고, 완충 회로 플레이트의 볼 랜드와 칩의 패드가 골드 리드 프레임의 리드로 본딩됨과 아울러 니켈로 도금층이 형성되며, 완충 회로 플레이트의 볼 랜드 상면에 복수개의 솔더볼이 본딩된 구성된 것을 특징으로 하는 반도체 칩 스케일 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068264A KR100324331B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 칩 스케일 패키지 제조방법 및 그 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068264A KR100324331B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 칩 스케일 패키지 제조방법 및 그 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060141A KR20010060141A (ko) | 2001-07-06 |
| KR100324331B1 true KR100324331B1 (ko) | 2002-02-16 |
Family
ID=19635350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068264A KR100324331B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체 칩 스케일 패키지 제조방법 및 그 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324331B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10720382B2 (en) | 2017-11-29 | 2020-07-21 | Samsung Electronics Co., Ltd. | Semiconductor package structure and semiconductor module including the same |
-
1999
- 1999-12-31 KR KR1019990068264A patent/KR100324331B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10720382B2 (en) | 2017-11-29 | 2020-07-21 | Samsung Electronics Co., Ltd. | Semiconductor package structure and semiconductor module including the same |
| US11848255B2 (en) | 2017-11-29 | 2023-12-19 | Samsung Electronics Co., Ltd. | Semiconductor package structure on a PCB and semiconductor module including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010060141A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
| US20120086111A1 (en) | Semiconductor device | |
| US6420664B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP3844032B2 (ja) | 半導体装置及びその製造方法 | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| KR20070078711A (ko) | 배선 기판 및 반도체 장치 | |
| JPH06216303A (ja) | リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法 | |
| KR20060063654A (ko) | 칩 내장 기판의 제조 방법 | |
| KR20040023608A (ko) | 반도체장치 및 그 제조방법 | |
| JP5117270B2 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
| US20120319289A1 (en) | Semiconductor package | |
| US20090184413A1 (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| KR100324331B1 (ko) | 반도체 칩 스케일 패키지 제조방법 및 그 패키지 | |
| US20050048259A1 (en) | Substrate frame | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| KR101391108B1 (ko) | 반도체 패키지 제조방법 | |
| KR100771675B1 (ko) | 패키지용 인쇄회로기판 및 그 제조방법 | |
| US6462282B1 (en) | Circuit board for mounting bare chip | |
| US11495511B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 | |
| KR100303354B1 (ko) | 칩 사이즈 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |