KR100324324B1 - Test pattern for hot carrier in mos transistor - Google Patents
Test pattern for hot carrier in mos transistor Download PDFInfo
- Publication number
- KR100324324B1 KR100324324B1 KR1019990035618A KR19990035618A KR100324324B1 KR 100324324 B1 KR100324324 B1 KR 100324324B1 KR 1019990035618 A KR1019990035618 A KR 1019990035618A KR 19990035618 A KR19990035618 A KR 19990035618A KR 100324324 B1 KR100324324 B1 KR 100324324B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- mos transistor
- width
- active
- divided
- Prior art date
Links
- 238000005259 measurement Methods 0.000 claims abstract description 11
- 230000000694 effects Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 모스 트랜지스터의 열전하 측정 패턴에 관한 것으로, 종래 모스 트랜지스터의 열전하 측정 패턴은 채널 길이가 동일하고 채널의 폭이 다른 모스 트랜지스터를 복수로 형성하여 각각에 대한 열전하 특성을 비교함으로써, 채널의 폭 변화에 다른 상대적인 특성만을 검사할 수 있었으며, 게이트의 에지 성분에 따른 열전하의 감소효과를 평가할 수 없어 정확한 테스트 결과를 얻지 못해 그 측정결과의 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 일정한 선폭을 갖는 제 1액티브 상을 지나는 제 1게이트를 포함하는 제 1패턴과; 상기 제 1액티브를 폭의 방향으로 복수개의 영역으로 분할한 복수개의 액티브를 지나는 상기 제 1게이트와 동일 선폭의 제 2게이트를 포함하는 복수개의 분할 패턴으로 구성하여 일정한 폭을 갖는 액티브를 복수개로 분할한 액티브를 지나는 하나의 게이트를 둔 모스 트랜지스터를 복수개로 형성하여 이를 이용하여 게이트 에지의 수 변화에 따른 열전하 특성을 검출할 수 있도록 함으로써, 단일 게이트 에지와 복수 게이트 에지의 열전하 특성을 비교하고, 그 단일 게이트 에지가 모스 트랜지스터의 특성열화에 미치는 영향을 정량적으로 평가할 수 있도록 하여 모스 트랜지스터의 테스트 결과에 대한 신뢰성을 향상시키는 효과가 있다.The present invention relates to a heat charge measurement pattern of a MOS transistor, and the heat charge measurement pattern of a conventional MOS transistor is formed by comparing a plurality of MOS transistors having the same channel length and different channel widths, and comparing the thermal charge characteristics of each, Only the relative characteristics of the width change of the channel could be examined, and the effect of reducing the heat charge according to the edge component of the gate could not be evaluated. In view of the above problems, the present invention provides a method including: a first pattern including a first gate passing through a first active phase having a predetermined line width; A plurality of active patterns having a predetermined width are divided into a plurality of divided patterns including a first gate passing through a plurality of actives divided into a plurality of regions in the width direction and a second gate having the same line width. By forming a plurality of MOS transistors with one gate passing through one active and using them to detect the thermal charge characteristics according to the change in the number of gate edges, the thermal charge characteristics of the single gate edge and the multiple gate edges are compared. Therefore, it is possible to quantitatively evaluate the effect of the single gate edge on the deterioration of the MOS transistor, thereby improving the reliability of the test results of the MOS transistor.
Description
본 발명은 모스 트랜지스터의 열전하 측정 패턴에 관한 것으로, 특히 동일 게이트의 하부에 각각 크기가 동일하거나 또는 그 크기가 서로다른 복수의 액티브영역이 존재하도록 하여 게이트의 에지 부분이 열전하의 감소에 미치는 효과를 정량적으로 분석할 수 있는 모스 트랜지스터의 열전하 측정 패턴에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermal charge measurement pattern of a MOS transistor. In particular, an effect of the edge portion of the gate on the reduction of the thermal charge by allowing a plurality of active regions of the same size or different sizes to exist under the same gate. The present invention relates to a heat charge measurement pattern of a MOS transistor capable of quantitatively analyzing.
도1은 종래 모스 트랜지스터의 열전하 측정 패턴의 일실시 평면도 및 그 평면도의 A-A'방향 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 특정한 폭과 길이를 갖는 액티브(2)가 형성되며, 그 액티브(2) 상에 모스 트랜지스터의 채널길이를 정의할 수 있도록 일정한 폭의 게이트(3)가 지나도록 구성된다.FIG. 1 is a cross-sectional view of an embodiment of a conventional thermal charge measurement pattern of a MOS transistor and a cross-sectional view taken along the line A-A ', and as shown therein, an active 2 having a specific width and length is formed on an upper portion of the substrate 1. And a gate 3 having a constant width passes through the active 2 so as to define a channel length of the MOS transistor.
이와 같은 구성은 일반적인 단일 모스 트랜지스터의 구조와 동일하며, 상기 게이트(3)의 폭을 일정하게 고정하고, 액티브(2)의 폭인 채널폭을 변화시켜 각각 다른 영역에 형성함으로써, 채널길이를 고정하고, 채널폭의 변화에 따른 열전하가 줄어드는 특성을 확인할 수 있게 된다.This configuration is the same as the structure of a general single MOS transistor, and the channel length is fixed by constantly fixing the width of the gate 3 and changing the channel width, which is the width of the active 2, to be formed in different areas. As a result, it is possible to confirm the characteristic that the heat charge decreases according to the change of the channel width.
즉, 열전하의 발생은 채널의 길이가 짧을 수록 많고, 그 채널의 폭이 좁을 수록 적게 발생되는 것을 측정할 수 있게 되지만, 게이트(3)의 에지성분에 의해 열전하가 감소되는 정도를 측정할 수 없으며, 단지 채널의 폭에 따른 효과만을 상대적으로 평가할 수 있는 것이다.That is, it is possible to measure that the generation of the heat charge is shorter as the channel length is shorter, and the smaller the channel width is, but can be measured to the extent that the heat charge is reduced by the edge component of the gate 3. Only the effect of the width of the channel can be evaluated relatively.
상기한 바와 같이 종래 모스 트랜지스터의 열전하 측정 패턴은 채널 길이가 동일하고 채널의 폭이 다른 모스 트랜지스터를 복수로 형성하여 각각에 대한 열전하 특성을 비교함으로써, 채널의 폭 변화에 다른 상대적인 특성만을 검사할 수 있었으며, 게이트의 에지 성분에 따른 열전하의 감소효과를 평가할 수 없어 정확한 테스트 결과를 얻지 못해 그 측정결과의 신뢰성이 저하되는 문제점이 있었다.As described above, the thermal charge measurement pattern of the conventional MOS transistor is formed by forming a plurality of MOS transistors having the same channel length and different channel widths, and comparing the thermal charge characteristics with respect to each other, thereby inspecting only the relative characteristics different from the channel width change. In addition, since the effect of reducing the heat charge according to the edge component of the gate could not be evaluated, accurate test results could not be obtained.
이와 같은 문제점을 감안한 본 발명은 게이트 에지 성분에 대한 열전하의 감소효과를 정량적으로 측정할 수 있는 모스 트랜지스터의 열전하 측정 패턴을 제공함에 그 목적이 있다.It is an object of the present invention to provide a heat charge measurement pattern of a MOS transistor capable of quantitatively measuring a thermal charge reduction effect on a gate edge component.
도1은 종래 모스 트랜지스터의 열전하 측정 패턴의 평면도 및 그 평면도의 A-A'방향의 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a plan view of a heat charge measurement pattern of a conventional MOS transistor and a sectional view taken along the line A-A 'in the plan view.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 열전하 측정 패턴의 평면도 및 그 평면도의 A-A'방향의 단면도.2A to 2D are a plan view of a heat charge measurement pattern of the MOS transistor of the present invention and a cross-sectional view along the A-A 'direction thereof.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:액티브1: Substrate 2: Active
3:게이트3: gate
상기와 같은 목적은 일정한 선폭을 갖는 제 1액티브 상을 지나는 제 1게이트를 포함하는 제 1패턴과; 상기 제 1액티브를 폭의 방향으로 복수개의 영역으로 분할한 복수개의 액티브를 지나는 상기 제 1게이트와 동일 선폭의 제 2게이트를 포함하는 복수개의 분할 패턴으로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object includes a first pattern including a first gate passing through a first active phase having a constant line width; The present invention achieves this by forming a plurality of division patterns including the first gate passing through a plurality of actives divided into a plurality of regions in the width direction and a second gate having the same line width. When described in detail with reference to the accompanying drawings as follows.
도2a 내지 도2d는 각각 동일 게이트(3)의 하부에 서로다른 수의 액티브(3)가 형성된 모스 트랜지스터의 평면도 및 그의 A-A`방향 단면도로서, 이에 도시한 바와 같이 본 발명은 기판(1)에 하나의 폭이 넓은 액티브(2)를 형성하고, 그 상부에 일정한 폭을 갖는 게이트(3)가 지나도록 하는 패턴(도2a)과, 상기 액티브(2)를 폭의 방향으로 두개의 액티브영역(2-1,2-2)로 분할하여 상기와 동일하게 일정한 선폭을 갖는 게이트(3)가 상기 두 액티브영역(2-1,2-2)을 지나도록 하는 패턴(도2b)과, 상기액티브(2)를 폭의 방향으로 세개의 액티브영역(2-1,2-2,2-3)로 분할하여 상기와 동일하게 일정한 선폭을 갖는 게이트(3)가 상기 세 액티브영역(2-1,2-2,2-3)을 지나도록 하는 패턴(도2c)과, 상기 액티브(2)를 폭의 방향으로 네개의 액티브영역(2-1,2-2,2-3,2-4)로 분할하여 상기와 동일하게 일정한 선폭을 갖는 게이트(3)가 상기 네개의 액티브영역(2-1,2-2,2-3,2-4)을 지나도록 하는 패턴(도2d)을 동일한 기판상에 형성하여 상기 게이트(2)의 에지 수에 따른 열전하 특성의 변화를 측정할 수 있도록 한다.2A to 2D are plan views of MOS transistors each having a different number of actives 3 formed under the same gate 3, and a cross-sectional view along the AA 'direction thereof. A pattern (FIG. 2A) which forms one wide active 2 and passes a gate 3 having a constant width thereon, and the active 2 has two active regions in the width direction ( A pattern (FIG. 2B), which is divided into 2-1 and 2-2 so that the gate 3 having the same constant line width passes through the two active regions 2-1 and 2-2. Dividing (2) into three active regions 2-1, 2-2, and 2-3 in the width direction, the gate 3 having the same constant line width as described above is used for the three active regions 2-1, 2-2, 2-3, the pattern (FIG. 2C) and the four active regions 2-1, 2-2, 2-3, 2-4 with the active 2 in the width direction. Same as above by dividing into A pattern (FIG. 2D) is formed on the same substrate so that the gate 3 having a line width passes through the four active regions 2-1, 2-2, 2-3, and 2-4. It is possible to measure the change of the thermal charge characteristic according to the number of edges of
즉, 복수의 액티브를 지나는 게이트와 상기 복수의 액티브 각각의 폭의 합과 동일한 크기의 폭을 갖는 액티브를 지나는 게이트를 갖는 모스 트랜지스터를 형성하여 그 액티브의 수에 따른 모스 트랜지스터의 열전하 특성변화를 알 수 있게 한다.That is, a MOS transistor having a gate passing through a plurality of actives and a gate passing through an active having a width equal to the sum of the widths of each of the plurality of actives is formed to change the thermal charge characteristics of the MOS transistor according to the number of actives. Make it known.
그리고, 상기 분할된 액티브영역(2-1~2-4)는 각각의 폭의 크기를 동일하게 설정할 수 있으며 특정한 비율로 차등을 주어 설정할 수 있다.The divided active regions 2-1 to 2-4 may set the widths of the same to each other and may be set by giving a difference at a specific ratio.
협채널 트랜지스터에서는 열전하 특성이 미치는 정도를 정량적으로 평가하기 어려운 상황이며, 그 협채널효과를 개선하기 위해서는 게이트의 에지부분이 소자의 열전하 발생에 미치는 효과를 정량적으로 측정하여야 하며, 액티브(2)의 수를 다르게 설정하여 게이트(2)의 에지부분의 수 변화에 따른 소자열화의 특성을 측정할 수 있게 된다.In narrow channel transistors, it is difficult to quantitatively evaluate the degree of thermal charge characteristics. In order to improve the narrow channel effect, it is necessary to quantitatively measure the effect of the edge portion of the gate on the thermal charge generation of the device. By setting the number of) differently, it is possible to measure the characteristics of device deterioration according to the change of the number of edge portions of the gate 2.
상기와 같이 분할된 복수의 액티브영역(2-1~2-4)의 폭 크기를 각각다르게 형성함으로써, 동일한 채널길이에 대한 채널의 폭 변화에 따른 열전하 특성의 변화를 측정할 수 있으며, 상기와 같이 액티브(2)와 접하는 게이트(3)의 에지 수의 변화에따른 특성의 변화를 용이하게 검출할 수 있게 된다.By forming different widths of the plurality of active regions 2-1 to 2-4 divided as described above, the change of the thermal charge characteristics according to the width change of the channel for the same channel length can be measured. As described above, a change in characteristics caused by a change in the number of edges of the gate 3 in contact with the active 2 can be easily detected.
상기한 바와 같이 본 발명은 일정한 폭을 갖는 액티브를 복수개로 분할한 액티브를 지나는 하나의 게이트를 둔 모스 트랜지스터를 복수개로 형성하여 이를 이용하여 게이트 에지의 수 변화에 따른 열전하 특성을 검출할 수 있도록 함으로써, 단일 게이트 에지와 복수 게이트 에지의 열전하 특성을 비교하고, 그 단일 게이트 에지가 모스 트랜지스터의 특성열화에 미치는 영향을 정량적으로 평가할 수 있도록 하여 모스 트랜지스터의 테스트 결과에 대한 신뢰성을 향상시키는 효과가 있다.As described above, the present invention forms a plurality of MOS transistors having one gate passing through the active having a plurality of actives having a predetermined width, and uses the same to detect thermal charge characteristics according to the change in the number of gate edges. Thus, it is possible to compare the thermal charge characteristics of the single gate edge and the plurality of gate edges, and to quantitatively evaluate the effect of the single gate edge on the characteristics degradation of the MOS transistor, thereby improving the reliability of the test results of the MOS transistor. have.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035618A KR100324324B1 (en) | 1999-08-26 | 1999-08-26 | Test pattern for hot carrier in mos transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035618A KR100324324B1 (en) | 1999-08-26 | 1999-08-26 | Test pattern for hot carrier in mos transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019285A KR20010019285A (en) | 2001-03-15 |
| KR100324324B1 true KR100324324B1 (en) | 2002-02-16 |
Family
ID=19608764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035618A KR100324324B1 (en) | 1999-08-26 | 1999-08-26 | Test pattern for hot carrier in mos transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324324B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134842A (en) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | Method and device for evaluating reliability of insulating film |
| KR960043066A (en) * | 1995-05-23 | 1996-12-23 | 문정환 | Test method using test pattern for diffusion evaluation |
| JPH1012690A (en) * | 1996-06-27 | 1998-01-16 | Nec Corp | Semiconductor device having pattern for checking |
-
1999
- 1999-08-26 KR KR1019990035618A patent/KR100324324B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134842A (en) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | Method and device for evaluating reliability of insulating film |
| KR960043066A (en) * | 1995-05-23 | 1996-12-23 | 문정환 | Test method using test pattern for diffusion evaluation |
| JPH1012690A (en) * | 1996-06-27 | 1998-01-16 | Nec Corp | Semiconductor device having pattern for checking |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010019285A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3808527A (en) | Alignment determining system | |
| US10872956B2 (en) | Quantum dot circuit and a method of characterizing such a circuit | |
| US6716653B2 (en) | Mask alignment structure for IC layers | |
| KR20000006182A (en) | Overlay measurement technique using moire patterns | |
| KR960018774A (en) | Alignment method and semiconductor exposure method | |
| US5898228A (en) | On-chip misalignment indication | |
| US7573278B2 (en) | Semiconductor device | |
| US6150669A (en) | Combination test structures for in-situ measurements during fabrication of semiconductor devices | |
| KR100237278B1 (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
| KR100324324B1 (en) | Test pattern for hot carrier in mos transistor | |
| US7932105B1 (en) | Systems and methods for detecting and monitoring nickel-silicide process and induced failures | |
| CN110364447B (en) | Monitoring structure and monitoring method for critical dimension of semiconductor process | |
| CN113257790B (en) | Electric leakage test structure and electric leakage test method | |
| US20200251391A1 (en) | Novel test structure and evaluation method for semiconductor photo overlay | |
| KR100293711B1 (en) | Semiconductor device having MOSFET pattern for testing characteristics of MOSFET comprising fine gate line | |
| KR100300074B1 (en) | Test pattern for mos transistor | |
| JPH0586858B2 (en) | ||
| KR100425163B1 (en) | Pattern for Testing Metal Lines in Semiconductor Device | |
| KR100246187B1 (en) | Test pattern | |
| JP2007134499A (en) | Short-circuit gate position detection method for mos semiconductor element | |
| KR20000026676A (en) | Method for evaluating a gate size of a semiconductor device | |
| JPS5953702B2 (en) | How to measure the specifications of field effect transistors | |
| KR100223941B1 (en) | Method for manufacturing peripheral dummy gate of transistor for testing semiconductor device | |
| JPS6242378B2 (en) | ||
| KR0179172B1 (en) | Test method using test pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |