KR100321874B1 - Transmit line monitorable transmitting system multiplexer - Google Patents
Transmit line monitorable transmitting system multiplexer Download PDFInfo
- Publication number
- KR100321874B1 KR100321874B1 KR1019980058971A KR19980058971A KR100321874B1 KR 100321874 B1 KR100321874 B1 KR 100321874B1 KR 1019980058971 A KR1019980058971 A KR 1019980058971A KR 19980058971 A KR19980058971 A KR 19980058971A KR 100321874 B1 KR100321874 B1 KR 100321874B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- frame
- transmission
- bit
- serial
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1676—Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 전송로 성능 감시 기능을 갖는 전송시스템의 다중화/역다중화 장치에서, 상기 다중화장치의 전송신호에 암호화 가능한 특정 프레임 패턴에 따른 신호를 생성하는 프레임 발생기와, 상기 다중화장치의 데이터 입력단으로 직렬의 펄스부호변조 데이터를 입력받아 데이터 클럭신호에 따라 6비트씩 병렬로 출력하는 직렬/병렬 변환기와, 상기 직렬/병렬 변환기로부터 출력된 전송신호에 프레임발생기로부터 출력되는 특정프레임 패턴신호를 최상위 비트에 프레임 비트로 삽입하고 이 전송신호의 최하위 비트를 잉여 비트값으로 삽입한 전송신호를 출력하는 전송데이터 생성부와, 상기 다중화장치의 전송데이터 생성부로부터 수신된 데이터의 프레임비트를 검출하여 기 설정된 특정 프레임 패턴에 따라 비교하고 이 비교된 결과에따라 전송상의 비트 에러율을 산출하여 그에 따른 제어신호를 출력하는 프레임 감지기와, 상기 프레임 감지기로부터 출력되는 제어신호에 따라 타 전송시스템으로부터 전송되는 직렬 데이터를 8비트의 병렬신호로 출력하는 직렬/병렬 변환부와, 상기 직렬/병렬 변환부로부터 출력되는 8비트의 병렬신호를 입력받아 최상위 프레임 비트와 최하위 잉여비트를 제거한 순순한 데이터신호만을 추출하여 출력하는 데이터 추출부와, 상기 데이터 추출부로부터 출력되는 데이터를 병렬로 입력받아 해당 가입자에게 직렬신호로 전송하는 가입자 전송부를 포함하는 전송로 성능 감시 기능의 전송시스템 다중화 장치를 제공한다.The present invention relates to a multiplexing / demultiplexing apparatus of a transmission system having a transmission line performance monitoring function, comprising: a frame generator for generating a signal according to a specific frame pattern that can be encrypted to a transmission signal of the multiplexing apparatus, and a serial input to a data input terminal of the multiplexing apparatus. A serial / parallel converter for receiving pulse-coded modulated data of and outputting 6 bits in parallel according to the data clock signal, and a specific frame pattern signal output from a frame generator to a transmission signal output from the serial / parallel converter to the most significant bit. A transmission data generating unit for outputting a transmission signal inserted into the frame bits and inserting the least significant bit of the transmission signal into a surplus bit value, and detecting a frame bit of the data received from the transmission data generating unit of the multiplexing device to preset a specific frame; According to the pattern and according to the result of the comparison A frame detector for calculating a bit error rate and outputting a control signal according thereto, a serial / parallel converter for outputting serial data transmitted from another transmission system as an 8-bit parallel signal according to the control signal output from the frame detector; A data extractor that receives 8-bit parallel signals output from the serial / parallel converter and extracts and outputs only the pure data signals from which the most significant frame bits and the least significant excess bits are removed, and the data output from the data extractor in parallel Provided is a transmission system multiplexing apparatus for a transmission performance monitoring function including a subscriber transmission unit receiving an input and transmitting a serial signal to a corresponding subscriber.
상기와 같은 구성의 본 발명은 펄스부호변조 데이터 전송시 잉여 비트 또는서브 프레임 비트에 특정 패턴을 삽입 전송하여 동기패턴으로 사용함으로써, 암호화 효과와 시험 패턴의 특성을 이용하여 비트 에러율을 동시에 검사가 가능하도록 함에 따라 데이터 전송의 신뢰도를 향상시킬 수 있다.According to the present invention having the above configuration, by transmitting a specific pattern to a surplus bit or a sub frame bit and transmitting it as a synchronization pattern, the bit error rate can be simultaneously checked using the characteristics of an encryption effect and a test pattern. As a result, the reliability of data transmission can be improved.
Description
본 발명은 전송로 성능 감시 기능의 전송시스템 다중화 장치에 관한 것으로, 특히 펄스부호변조(PCM; Pulse Code Modulation) 데이터 전송 잉여 비트(blt) 또는 서브 프레임(sub frame) 비트에 특정 패턴을 삽입 전송하여 동기패턴으로 사용함으로써, 암호화 효과와 시험 패턴의 특성을 이용하여 비트 에러율(Bit Error Rate)을동시에 검사가 가능하도록 함에 따라 데이터 전송의 신뢰도를 향상시킬 수 있는 전송로 성능 감시 장치의 전송시스템 다중화 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission system multiplexing apparatus for monitoring transmission path performance. In particular, a specific pattern is inserted into a pulse code modulation (PCM) data transmission surplus bit (blt) or sub frame bit. Multiplexing system of transmission system performance monitoring device to improve reliability of data transmission by enabling bit error rate to be checked at the same time by using as a synchronization pattern. It is about.
일반적으로 전송시스템은 도 1에 도시된 바와같이 제1다중화 장치(20)가 각각의 데이터 카드(data card)를 통하여 연결된 개인용 컴퓨터(PC: Personal Computer, 11)나, 전용선 모뎀(DSU; Digital Service Unit, 12), 그리고 모뎀(MODEM, 13)이나 단말기(14)등으로부터 전송하고자 하는 데이터를 입력받아 다중화시킨 후 다른 다중화 장치인 제2다중화 장치(30)로 전송한다.In general, as shown in FIG. 1, a transmission system includes a personal computer (PC) 11 connected to a first multiplexing device 20 through each data card or a digital service modem (DSU). The unit 12 receives the data to be transmitted from the modem 13 or the terminal 14, and multiplexes the data to be transmitted to the second multiplexing device 30, which is another multiplexing device.
이때, 상기 전송하는 데이터는 8비트의 펄스부호변조 데이터이며, 도2에 도시된 것과 프레임 비트 1비트와, 잉여 비트 1비트를 제외한 6비트만이 전송하고자 하는 데이터이다.In this case, the data to be transmitted is pulse coded modulation data of 8 bits, and only 6 bits except frame bit 1 and redundant bit 1 are to be transmitted.
그런데, 종래에는 상기 데이터 프레임에서 프레임 비트는 가입자의 인식에 사용하는 비트로, 보통 20개 정도의 연속된 패턴으로 출력되며, 데이터 전송시 프레임 비트에 더해져서 데이터와 동시에 전송한다.However, conventionally, the frame bits in the data frame are bits used for subscriber recognition, and are usually output in a continuous pattern of about 20, and are added to the frame bits during data transmission and transmitted simultaneously with the data.
따라서, 이 때 사용되는 단일 프레임 패턴으로 다양한 암호화를 구현시키기 어려울 뿐만 아니라, 프레임 패턴의 특성상 온라인(on-line)상에서는 비트 에러율을 검사할 수 없는 문제점이 있다.Therefore, it is difficult to implement various encryptions in a single frame pattern used at this time, and there is a problem in that the bit error rate cannot be checked on-line due to the characteristics of the frame pattern.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 펄스부호변조 데이터 전송시 잉여 비트 또는 서브 프레임 비트에 특정 패턴을 삽입 전송하여 동기패턴으로 사용함으로써, 암호화 효과와 시험 패턴의 특성을 이용하여 비트 에러율을 동시에 검사가 가능하도록 함에 따라 데이터 전송의 신뢰도를 향상시킬 수 있는 전송로 성능 감시 기능의 전송시스템 다중화 장치를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, by inserting and transmitting a specific pattern to the redundant bit or sub-frame bit in the pulse code modulation data transmission as a synchronization pattern, encryption effect and test pattern The present invention provides a transmission system multiplexing apparatus having a transmission performance monitoring function that can improve the reliability of data transmission by enabling the bit error rate to be simultaneously checked using the characteristics of.
상기 목적을 달성하기 위한 본 발명은 전송로 성능 감시 기능을 갖는 전송시스템의 다중화/역다중화 장치에서, 상기 다중화장치의 전송신호에 암호화 가능한 특정 프레임 패턴에 따른 신호를 생성하는 프레임 발생기와, 상기 다중화장치의 데이터 입력단으로 직렬의 펄스부호변조 데이터를 입력받아 데이터 클럭신호에 따라 6비트씩 병렬로 출력하는 직렬/병렬 변환기와, 상기 직렬/병렬 변환기로부터 출력된 전송신호에 프레임발생기로부터 출력되는 특정프레임 패턴신호를 최상위 비트에 프레임 비트로 삽입하고 이 전송신호의 최하위 비트를 잉여 비트값으로 삽입한 전송신호를 출력하는 전송데이터 생성부와, 상기 다중화장치의 전송데이터 생성부로부터 수신된 데이터의 프레임비트를 검출하여 기 설정된 특정 프레임 패턴에 따라 비교하고 이 비교된 결과에 따라 전송상의 비트 에러율을 산출하여 그에 따른 제어신호를 출력하는 프레임 감지기와, 상기 프레임 감지기로부터 출력되는 제어신호에 따라 타 전송시스템으로부터 전송되는 직렬 데이터를 8비트의 병렬신호로 출력하는 직렬/병렬 변환부와, 상기 직렬/병렬 변환부로부터 출력되는 8비트의 병렬신호를 입력받아 최상위 프레임 비트와 최하위 잉여비트를 제거한 순순한 데이터신호만을 추출하여 출력하는 데이터 추출부와, 상기 데이터 추출부로부터 출력되는 데이터를 병렬로 입력받아 해당 가입자에게 직렬신호로 전송하는 가입자 전송부를 포함하는 전송로 성능 감시 기능의 전송시스템 다중화 장치를 제공한다.According to an aspect of the present invention, there is provided a apparatus for multiplexing / demultiplexing a transmission system having a transmission line performance monitoring function, comprising: a frame generator for generating a signal according to a specific frame pattern encryptable to a transmission signal of the multiplexing apparatus; A serial / parallel converter which receives serial pulse-coded modulation data into the data input terminal of the device and outputs them in parallel by 6 bits according to the data clock signal; and a specific frame output from the frame generator to a transmission signal output from the serial / parallel converter. A transmission data generation unit for inserting a pattern signal into the most significant bit as a frame bit and outputting a transmission signal in which the least significant bit of the transmission signal is inserted as a surplus bit value; and a frame bit of data received from the transmission data generation unit of the multiplexing device. Detects and compares them according to a specific frame pattern. A frame detector for calculating a bit error rate on the transmission according to the result of the exchange and outputting a control signal according to the result; and a serial outputting 8-bit parallel signal for serial data transmitted from another transmission system according to the control signal output from the frame detector. And a data extracting unit for receiving a parallel signal of 8 bits output from the serial / parallel converting unit and extracting and outputting only a pure data signal from which the most significant frame bit and the least significant excess bit are removed, and from the data extracting unit. Provided is a transmission system multiplexing apparatus for a transmission performance monitoring function including a subscriber transmission unit for receiving output data in parallel and transmitting the serial data to a corresponding subscriber.
도1은 일반적인 전송시스템을 적용한 블록도,1 is a block diagram applying a general transmission system,
도2는 일반적인 데이터 프레임의 구성을 나타낸 도면,2 is a diagram showing the configuration of a general data frame;
도3은 일반적인 전송되는 데이터의 포맷을 나타낸 도면,3 is a diagram showing a format of general transmitted data;
도4는 본 발명의 실시예에 따른 전송로 성능 감시 기능의 전송시스템 다중화 장치의 데이터 전송시의 데이터 흐름을 나타낸 블록도,4 is a block diagram showing a data flow during data transmission of a transmission system multiplexing apparatus having a transmission line performance monitoring function according to an embodiment of the present invention;
도5는 본 발명의 실시예에 따른 전송로 성능 감시 기능의 전송시스템 다중화장치의 데이터 수신시의 데이터 흐름을 나타낸 블록도,5 is a block diagram showing a data flow at the time of data reception of a transmission system multiplexing device having a transmission line performance monitoring function according to an embodiment of the present invention;
도6은 '511패턴' 스크램블러를 적용한 회로도이다.6 is a circuit diagram to which a '511 pattern' scrambler is applied.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도4에 도시되어 있듯이, 본 발명의 실시예에 의한 전송로 성능 감시 기능의 전송시스템 다중화 장치의 송신 전송시의 주요 부분의 구성은 다음과 같이 이루어진다.As shown in Fig. 4, the configuration of the main part in the transmission transmission of the transmission system multiplexing apparatus of the transmission path performance monitoring function according to the embodiment of the present invention is performed as follows.
암호화 가능한 특정 프레임 패턴에 따른 신호를 발생하는 프레임 발생기(51);A frame generator 51 for generating a signal according to a specific frame pattern that can be encrypted;
가입자로부터 출력되는 직렬의 펄스부호변조 데이터(DATA_IN)를 입력받아, 입력되는 데이터클럭(DAT CLK)에 맞추어 6비트씩 병렬로 출력하는 직력-병렬 변환기(52);A serial-to-parallel converter 52 which receives serial pulse coded modulation data DATA_IN output from the subscriber and outputs the data in parallel by 6 bits according to the input data clock DAT CLK;
상기 직렬-병렬 변환기(52)로부터 출력되는 신호를 병렬로 입력받고, 상기 프레임 발생기(51)로부터 출력되는 신호를 최상위 비트에 프레임 비트로 입력받으며 최하의 비트를 잉여 비트값 '1'로 하여 8비트의 신호를 출력하는 전송데이터 생성부(53);The signal output from the serial-to-parallel converter 52 is input in parallel, the signal output from the frame generator 51 is input to the most significant bit as the frame bit, and the least significant bit is set as the surplus bit value '1'. A transmission data generator 53 outputting a signal of the signal;
상기 전송데이터 생성부(53)로부터 출력되는 8비트의 병렬신호를 입력받아, 직렬신호로 타 전송시스템으로 출력하는 데이터 전송부(54)를 포함하여 이루어진다.It includes a data transmission unit 54 for receiving an 8-bit parallel signal output from the transmission data generation unit 53, and outputs the serial signal to another transmission system as a serial signal.
그리고, 도 5에 도시되어 있듯이, 본 발명의 실시예에 의한 전송로 성능 감시기능의 전송시스템 다중화 장치의 수신 전송시의 주요 부분의 구성은 다음과 같이 이루어진다.And, as shown in Figure 5, the configuration of the main part in the reception transmission of the transmission system multiplexing apparatus of the transmission path performance monitoring function according to the embodiment of the present invention is as follows.
타 전송시스템으로부터 전송되어 수신되는 데이터의 프레임 비트를 검출하여 특정 프레임 패턴에 따라 비교함으로써 전송상의 비트 에러율을 산출하고 그에 따른 제어신호를 출력하는 프레임 감지기(71);A frame detector 71 which detects a frame bit of data transmitted from another transmission system and compares it according to a specific frame pattern to calculate a bit error rate on the transmission and outputs a control signal according thereto;
상기 프레임 감지기(71)로부터 출력되는 제어신호를 클럭 가능신호(CE)로 입력받아 동작하여, 타 전송시스템으로부터 전송되어 수신되어 수신되는 직렬 데이터를 입력받아 8비트의 병렬신호로 출력하는 직렬-병렬 변환부(72);The control signal output from the frame detector 71 is input as a clock enable signal (CE) to operate, serial-parallel to receive the serial data transmitted from another transmission system and received and output as an 8-bit parallel signal A conversion unit 72;
상기 직렬-병렬 변환부(72)로부터 출력되는 8비트의 병렬신호를 입력받아 최상위 프레임 비트와 최하위 잉여 비트를 제거한 순수한 데이터 신호만 추출하여 출력하는 데이터 추출부(73);A data extraction unit (73) for receiving an 8-bit parallel signal output from the serial-parallel conversion unit (72) and extracting and outputting only a pure data signal from which the most significant frame bit and the least significant excess bit are removed;
상기 데이터 추출부(73)로부터 출력되는 데이터를 병렬로 입력받아 해당 가입자에게 직렬신호로 전송하는 가입자 전송부(74)를 포함하여 이루어진다.And a subscriber transmitter 74 which receives data output from the data extractor 73 in parallel and transmits the data output in parallel to a corresponding subscriber.
상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.Operation of the embodiment of the present invention made as described above is as follows.
먼저, 도4를 참조하여, 가입자로부터 데이터를 입력받아 타 전송시스템으로 전송하는 동작을 설명한다.First, an operation of receiving data from a subscriber and transmitting it to another transmission system will be described with reference to FIG. 4.
프레임 발생기(51)는 암호화 가능한 특정 프레임 패턴에 따른 신호를 발생한다.The frame generator 51 generates a signal according to a specific frame pattern that can be encrypted.
그리고, 직렬-병렬 변환기(52)는 가입자로부터 출력되는 직렬의 펄스부호변조데이터(DATA_IN)를 입력받아, 입력되는 데이터클럭(DAT CLK)에 맞추어 6비트씩 병렬로 출력한다.The serial-to-parallel converter 52 receives serial pulse coded modulation data DATA_IN output from the subscriber and outputs the data in parallel by 6 bits in accordance with the input data clock DAT CLK.
전송데이터 생성부(53)는 상기 직렬-병렬 변환기(52)로부터 출력되는 신호를병렬로 입력받고, 상기 프레임 발생기(51)로부터 출력되는 신호를 최상위 비트에 프레임 비트로 입력받으며 최하위 비트를 잉여 비트값 '1'로 하여 8비트의 신호로 출력하며, 데이터 전송부(54)는 상기 전송데이터 생성부(53)로부터 출력되는 8비트의 병렬신호를 입력받아, 직렬신호로 타 전송시스템으로 출력한다.The transmission data generator 53 receives the signals output from the serial-to-parallel converter 52 in parallel, receives the signals output from the frame generator 51 in the most significant bit as the frame bits, and replaces the least significant bit with the surplus bit value. Set as '1' and output as an 8-bit signal, the data transmission unit 54 receives the 8-bit parallel signal output from the transmission data generation unit 53, and outputs to the other transmission system as a serial signal.
상기 데이터 전송부(54)에서 출력하는 데이터는 2.048Mbqs의 전송 속도에 동기되어 고속으로 출력된다.The data output from the data transmission section 54 is output at high speed in synchronization with a transmission rate of 2.048 Mbqs.
상기 프레임 발생기(51)는 프레임 비트를 출력하는 데에 있어서, 특정한 프레임 패턴에 따라서 출력하는데, 종래의 방법처럼 20개 정도의 반복되는 패턴 대신, '511 패턴'이나 '2047 패턴' 등 국제 규격화된 프레임 패턴을 사용함으로써, 나중에 전송시스템에서 해당 프레임 비트를 모아 패턴을 비교함으로써, 전송상의 비트 에러율을 산출할 수 있도록 한다.The frame generator 51 outputs a frame bit according to a specific frame pattern. Instead of about 20 repeated patterns as in the conventional method, the frame generator 51 is internationally standardized such as '511 pattern' or '2047 pattern'. By using the frame pattern, the frame system can later collect the corresponding frame bits and compare the patterns, thereby calculating the bit error rate on the transmission.
즉, 프레임 발생기(51)는 도6에 도시된 것과 같은 '511 패턴' 스크램블러(Scrambler)를 이용하여 '511 패턴'에 따른 프레임 비트를 생성하여 출력한다.That is, the frame generator 51 generates and outputs a frame bit according to the '511 pattern' using the '511 pattern' scrambler as shown in FIG.
상기 '511 패턴'의 스크램블러를 식으로 표현하면 아래의 수식 1과 같다.When the scrambler of the '511 pattern' is expressed as an equation, Equation 1 below.
[수식 1][Equation 1]
511패턴 = 1 + X-5+ X-9 511 Pattern = 1 + X -5 + X -9
그리고, 상기 '2047 패턴'의 스크램블러를 식으로 표현하면 아래의 수식 2와같다.In addition, when the scrambler of the '2047 pattern' is expressed as an expression, Equation 2 below.
[수식 2][Formula 2]
2047패턴 = 1 + X-9+ X-11 2047 Pattern = 1 + X -9 + X -11
이하, 도5를 참조하여, 타 전송시스템으로부터 전송되어 수신되는 데이터를 해당 가입자에게 전송하는 동작을 설명한다.Hereinafter, referring to FIG. 5, an operation of transmitting data received from another transmission system to a corresponding subscriber will be described.
프레임 감지기(71)는 타 전송시스템으로부터 전송되어 수신되는 데이터(DATA_in)의 프레임 비트를 검출하여 특정 프레임 패턴에 따라 비교함으로써 전송상의 비트 에러율을 산출하고 그에 따른 제어신호를 출력한다.The frame detector 71 detects a frame bit of data DATA_in transmitted and received from another transmission system, compares it according to a specific frame pattern, calculates a bit error rate on the transmission, and outputs a control signal accordingly.
그리고, 직렬-병렬 변환부(72)는 상기 프레임 감지기(71)로부터 출력되는 제어신호를 클럭 가능신호(CE)로 입력받아 동작하여, 타 전송시스템으로부터 전송되어 수신되는 직렬 데이터를 입력받아 8비트의 병렬신호로 출력한다.In addition, the serial-parallel conversion unit 72 receives the control signal output from the frame detector 71 as a clock capable signal CE to operate, and receives the serial data transmitted from another transmission system and receives 8 bits. Output as a parallel signal of.
데이터 추출부(73)는 상기 직렬-병렬 변환부(72)로부터 출력되는 8비트의 병렬신호를 입력받아 최상위 프레임 비트와 최하위 잉여 비트를 제거한 순수한 데이터 신호만 추출하여 출력하고, 가입자 전송부(74)는 상기 데이터 추출부(73)로부터 출력되는 데이터를 병렬로 입력받아 해당 가입자에게 직렬신호로 전송한다.The data extractor 73 receives an 8-bit parallel signal output from the serial-parallel converter 72, extracts and outputs only a pure data signal from which the most significant frame bit and the least significant excess bit are removed, and outputs the subscriber. ) Receives the data output from the data extraction unit 73 in parallel and transmits the data to the subscriber as a serial signal.
상기 프레임 감지기(71)는 상기 타 전송시스템으로부터 전송되어 수신되는 데이터(DATA_in)의 프레임 비트를 추출하여, 약정된 프레임 패턴 즉 '511 패턴', 또는 '2047 패턴'에 따라 디스트램블(discramble)하여 데이터 전송 도중 비트 에러율을 산출한다.The frame detector 71 extracts a frame bit of data DATA_in transmitted and received from the other transmission system, and descrambles it according to a contracted frame pattern, that is, a '511 pattern' or a '2047 pattern'. To calculate the bit error rate during data transfer.
상기와 같이 함으로써, 산출된 비트 에러율에 따라 전송 성능을 검사할 수있으며, 상기 스크램블과 디스크램블 과정에 의하여 전송 데이터의 암호화가 가능하다.By doing the above, the transmission performance can be checked according to the calculated bit error rate, and the transmission data can be encrypted by the scramble and descramble processes.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 나리고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is limited by the above-described embodiments and the accompanying drawings, and various substitutions, conversions, and modifications are possible within the scope without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.
따라서, 상기와 같이 동작하는 본 발명은 펄스부호변조 데이터 전송시 잉여비트 또는 서브 프레임 비트에 특정 패턴을 삽입 전송하여 동기패턴으로 사용함으로써, 암호와 효과와 시험 패턴의 특성을 이용하여 비트 에러율을 동시에 검사가 가능하다록 함에 따라 데이터 전송의 신뢰도를 향상시킬 수 있는 효과가 있다.Therefore, the present invention operating as described above inserts a specific pattern in the redundant bit or sub-frame bit and transmits the pulse code modulation data to be used as a synchronization pattern, thereby simultaneously using the characteristics of the encryption and the effect and the test pattern, the bit error rate. As inspection is possible, the reliability of data transmission can be improved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058971A KR100321874B1 (en) | 1998-12-26 | 1998-12-26 | Transmit line monitorable transmitting system multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058971A KR100321874B1 (en) | 1998-12-26 | 1998-12-26 | Transmit line monitorable transmitting system multiplexer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042705A KR20000042705A (en) | 2000-07-15 |
| KR100321874B1 true KR100321874B1 (en) | 2002-07-02 |
Family
ID=19565958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058971A KR100321874B1 (en) | 1998-12-26 | 1998-12-26 | Transmit line monitorable transmitting system multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321874B1 (en) |
-
1998
- 1998-12-26 KR KR1019980058971A patent/KR100321874B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042705A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1289249C (en) | Parallel transmission system | |
| US4775984A (en) | Synchronous digital cable transmission system | |
| JPS6352535A (en) | Apparatus and method for transmitting digital subscriber line | |
| US5123014A (en) | Data link with an imbedded channel | |
| US6226270B1 (en) | Method and apparatus for path trace check | |
| US5257259A (en) | Ring-type local area network | |
| EP2096778A2 (en) | Code division multiplex communication system | |
| KR100321874B1 (en) | Transmit line monitorable transmitting system multiplexer | |
| JP2000183861A (en) | Method and device for data transmission | |
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| KR20000039227A (en) | Apparatus for varying transmission speed of communication signal | |
| JPS5846108B2 (en) | Simultaneous voice and data service system | |
| JPH0541697A (en) | Multiplexing system | |
| KR0170583B1 (en) | Data communication method and its apparatus between host computer and terminal | |
| KR930004097B1 (en) | 64 kbps data mutilateral device | |
| JP2865116B2 (en) | Digital milliwatt test equipment | |
| JP2594765B2 (en) | Time division multiplex circuit | |
| JP2603498B2 (en) | Digital multiplex radio equipment | |
| KR20000026042A (en) | Circuit for multiplexing/inverse multiplexing data using fifo memories in high-bit-rate digital subscriber line device | |
| JPH0345585B2 (en) | ||
| KR100275066B1 (en) | Apparatus for processing digital data by using g.703 | |
| JP4809628B2 (en) | Communications system | |
| JPH02246435A (en) | Bit multiplexing system | |
| JPS6323442A (en) | Data line terminating device | |
| Mantakas et al. | Voice encryption in multichannel paths |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140110 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |