KR100317207B1 - Test apparatus for semiconductor memory - Google Patents
Test apparatus for semiconductor memory Download PDFInfo
- Publication number
- KR100317207B1 KR100317207B1 KR1020000041846A KR20000041846A KR100317207B1 KR 100317207 B1 KR100317207 B1 KR 100317207B1 KR 1020000041846 A KR1020000041846 A KR 1020000041846A KR 20000041846 A KR20000041846 A KR 20000041846A KR 100317207 B1 KR100317207 B1 KR 100317207B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- power control
- power supply
- main board
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 PC 또는 워크 스테이션 또는 서버 등의 컴퓨터 장치의 주기판을 이용한 반도체 메모리의 테스트시에 테스트할 메모리 소자에 인가되는 전압을 가변할 수 있도록 하여 메모리 소자의 실제 실장환경에서의 동작여부를 정확하게 판단할 수 있도록 한 반도체 메모리 테스트 장치를 제공한다.According to the present invention, it is possible to vary the voltage applied to a memory device to be tested when testing a semiconductor memory using a main board of a computer device such as a PC or a workstation or a server to accurately determine whether the memory device is operated in an actual mounting environment. A semiconductor memory test apparatus is provided.
본 발명의 일 실시 예는 전원제어모듈에서 인터페이스부를 통해 CPU로부터 전원제어신호를 인가 받아 해당 제어신호를 파워 서플라이에 보내, 파워 서플라이로부터 소정 전압이 출력되도록 하여, 필요한 전압을 반도체 메모리에 인가할 수 있도록 하며, 본 발명의 다른 실시 예는 PC 주기판의 CPU로부터 제공되는 전원제어신호에 따라 전원제어모듈에서 파워 서플라이로부터 공급되는 소정의 전압을 직접 가변하여 반도체 메모리에 공급할 수 있도록 한 것이다.According to an embodiment of the present invention, a power control module receives a power control signal from a CPU through an interface unit, sends a corresponding control signal to a power supply, and outputs a predetermined voltage from the power supply, thereby applying a required voltage to a semiconductor memory. According to another embodiment of the present invention, a predetermined voltage supplied from a power supply may be directly supplied to a semiconductor memory in accordance with a power control signal provided from a CPU of a PC main board.
이러한 본 발명은 컴퓨터 장치의 주기판을 이용한 메모리 소자의 테스트시 파워 서플라이에서 공급되는 전압을 다양한 실장환경에서의 전압으로 가변하여 메모리 소자에 공급함으로써 메모리 소자의 테스트 성능을 향상시킬 수 있게 된다.The present invention can improve the test performance of the memory device by supplying to the memory device by varying the voltage supplied from the power supply to the voltage in a variety of mounting environment when testing the memory device using the main board of the computer device.
Description
본 발명은 반도체 메모리 테스트 장치에 관한 것으로서, 특히 PC 또는 워크 스테이션 또는 서버 등의 컴퓨터 장치의 주기판(Main Board)을 이용한 반도체 메모리 소자(메모리 모듈)의 테스트시에 테스트할 메모리 소자에 인가되는 전압을 가변할 수 있도록 하여 메모리 소자의 실제 실장환경에서의 동작여부를 정확하게 판단할 수 있도록 한 반도체 메모리 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory test apparatus, and more particularly, to a voltage applied to a memory element to be tested during testing of a semiconductor memory element (memory module) using a main board of a computer device such as a PC or a workstation or a server. The present invention relates to a semiconductor memory test apparatus that can be varied to accurately determine whether a memory device operates in an actual mounting environment.
일반적으로 싱크로너스 다이나믹 랜덤 억세스 메모리(SDRAM)나 램버스 디램(RAMBUS DRAM) 또는 스태틱 랜덤 억세스 메모리(SRAM) 등과 같은 반도체 메모리를 이용한 장치에 있어서는, 소자의 조립 공정 후에 내부회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 장착한 후, 고가의 반도체 메모리 테스트를 위한 전문장비를 사용하여 테스트를 실시하고 있다.In general, in a device using a semiconductor memory such as synchronous dynamic random access memory (SDRAM), RAMBUS DRAM, or static random access memory (SRAM), in order to check the characteristics and reliability of the internal circuit after the device assembly process After mounting the assembled semiconductor device in the socket, the test is conducted using specialized equipment for expensive semiconductor memory test.
그러나 전문 반도체 메모리 테스트 장치는 가격이 고가이기 때문에 하나 하나의 메모리 소자의 테스트에 소요되는 비용이 상승하게 되므로 기업의 가격 경쟁력을 낮출 뿐만 아니라, 메모리 소자가 실제로 설치되어 사용되는 환경이 아닌 별도의 장치에서 테스트되어지기 때문에 메모리 소자가 실제 사용되는 환경인 PC 주기판 등에서는 그 사용 환경 특성을 제대로 구현하지 못하기 때문에 테스트의 정확도가 떨어지고 품질문제를 발생시키는 단점이 있었다.However, the price of a specialized semiconductor memory test device is high, which increases the cost of testing a single memory device, which not only lowers the price competitiveness of the enterprise, but also a device that is not an environment in which the memory device is actually installed and used. Because the memory device is actually used in the PC main board, which is the environment in which the memory device is actually used, the use environment characteristics are not properly implemented, and thus, the accuracy of the test is lowered and quality problems are generated.
이와 같은 문제점을 해결하기 위해 최근 반도체 소자 생산업체에서는 반도체 소자를 실제 사용하는 PC 또는 워크 스테이션 또는 서버 등의 컴퓨터 장치의 주기판 자체를 이용한 테스트 방법을 많이 사용하고 있다.In order to solve such a problem, semiconductor device manufacturers have recently used a test method using a main board itself of a computer device such as a PC or a workstation or a server that actually uses the semiconductor device.
이러한 컴퓨터 장치의 주기판을 이용한 방법은 주기판에 메모리 모듈이나 반도체 단위 소자를 착탈 가능하게 설치할 수 있게 하기 위해 소켓을 설치한 후, 이 소켓에 테스트할 메모리 모듈이나 단위 메모리 소자를 삽입하고 컴퓨터 장치를 가동시킴으로써 반도체 소자가 정상인지 불량인지를 판단한다.The main board method of such a computer device is to install a socket to detachably install a memory module or a semiconductor unit device in the main board, and then insert the memory module or unit memory device to be tested in the socket and start the computer device. By doing so, it is determined whether the semiconductor element is normal or defective.
그러나 이러한 방법 역시 컴퓨터 장치의 파워 서플라이에서 공급되는 소정의 전압(예 : 3V)만을 테스트할 반도체 메모리 소자(모듈)에 직접 공급하여 테스트함으로써 테스트에 이용되는 컴퓨터 장치 이외의 실제로 제품이 사용되는 환경, 즉 실제의 실장환경에서는 테스트의 정확성(공급되는 전압이 변할 경우 테스트 결과가 달라질 수 있음)이 떨어지는 문제점이 있었다.However, such a method is also applied directly to a semiconductor memory device (module) to test only a predetermined voltage (for example, 3V) supplied from a power supply of a computer device to test the environment in which the actual product is used in addition to the computer device used for testing, That is, in the actual mounting environment, there was a problem in that the accuracy of the test (the test result may be changed when the supplied voltage is changed) decreases.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 컴퓨터 장치의 주기판을 이용한 반도체 메모리 소자의 정상 또는 불량 여부의 테스트시에, 파워 서플라이로부터 공급되는 소정의 전압을 가변하여 공급할 수 있도록 함으로써, 실제 반도체 메모리 소자의 실장환경에서의 동작여부를 보다 정확하게 판단할 수 있도록 한 반도체 메모리 테스트 장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to provide a variable voltage supplied from a power supply when testing a semiconductor memory device using a main board of a computer device to determine whether it is normal or defective. Another aspect of the present invention is to provide a semiconductor memory test apparatus capable of more accurately determining whether an actual semiconductor memory device is mounted in an operating environment.
도 1은 본 발명에 따른 반도체 메모리 테스트 장치의 제 1 실시 예의 개략 구성도.1 is a schematic structural diagram of a first embodiment of a semiconductor memory test apparatus according to the present invention;
도 2는 도 1의 상세 블록 구성도.FIG. 2 is a detailed block diagram of FIG. 1. FIG.
도 3은 본 발명의 제 1 실시 예의 동작 흐름도.3 is an operational flowchart of a first embodiment of the present invention;
도 4는 본 발명에 따른 반도체 메모리 테스트 장치의 제 2 실시 예의 구성도 이다.4 is a configuration diagram of a second embodiment of a semiconductor memory test apparatus according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10,110 : 파워 서플라이 20,120 : 반도체 메모리10,110: power supply 20,120: semiconductor memory
30,130 : 전원제어모듈 31,131 : 전원 제어부30,130: power control module 31,131: power control unit
32,132 : 과전류 클램프부 40,140 : 인터페이스부32,132: overcurrent clamp portion 40,140: interface portion
이러한 목적을 달성하기 위한 본 발명의 제 1 실시 예에 따른 반도체 메모리 테스트 장치는, 컴퓨터 장치의 주기판에 설치된 소켓에 반도체 메모리를 장착한 후, 파워 서플라이로부터 공급되는 소정의 전압을 상기 반도체 메모리에 공급하여 반도체 메모리의 정상 또는 불량여부를 테스트하도록 된 반도체 메모리 테스트 장치에 있어서, 상기 주기판의 CPU로부터 제공되는 전원제어신호에 따라 상기 파워 서플라이의 출력전압을 가변시켜 이를 상기 반도체 메모리에 공급하는 전원제어모듈과; 상기 전원제어모듈에 상기 주기판의 CPU로부터 출력되는 전원제어신호를 공급하기 위한 인터페이스수단을 더 구비함을 특징으로 한다.In the semiconductor memory test apparatus according to the first embodiment of the present invention for achieving the above object, the semiconductor memory is mounted in a socket provided on the main board of the computer device, and then a predetermined voltage supplied from the power supply is supplied to the semiconductor memory. In the semiconductor memory test apparatus to test whether the semiconductor memory is normal or bad, the power control module for varying the output voltage of the power supply in accordance with the power control signal provided from the CPU of the main board to supply it to the semiconductor memory and; Interface means for supplying a power control signal output from the CPU of the main board to the power control module.
상기 전원제어모듈은 상기 주기판의 CPU로부터 제공되는 전원제어신호에 따라 상기 파워 서플라이의 출력전압을 소정 레인지로 조정시켜 이를 상기 반도체 메모리로 공급하는 전원 제어수단과; 상기 전원 제어수단과 반도체 메모리 사이에 연결되어 과전류 발생시 과전류를 클램프 하는 과전류 클램프수단을 포함하여 구성된다.The power control module includes power control means for adjusting the output voltage of the power supply to a predetermined range according to a power control signal provided from a CPU of the main board and supplying the power to the semiconductor memory; And an overcurrent clamp means connected between the power supply control means and the semiconductor memory to clamp the overcurrent when an overcurrent occurs.
상기 목적을 달성하기 위한 본 발명의 제 2 실시 예에 따른 반도체 메모리 테스트 장치는, 컴퓨터 장치의 주기판에 설치된 소켓에 반도체 메모리를 장착한 후, 파워 서플라이로부터 공급되는 소정의 전압을 상기 반도체 메모리에 공급하여 반도체 메모리의 정상 또는 불량여부를 테스트하도록 된 반도체 메모리 테스트 장치에 있어서, 상기 주기판의 CPU로부터 제공되는 전원제어신호에 따라 상기 파워 서플라이로부터 공급되는 소정의 전압을 가변하여 상기 반도체 메모리에 공급하는 전원제어모듈과; 상기 전원제어모듈에 상기 주기판의 CPU로부터 출력되는 전원제어신호를 공급하기 위한 인터페이스수단을 더 구비함을 특징으로 한다.In the semiconductor memory test apparatus according to the second embodiment of the present invention for achieving the above object, the semiconductor memory is mounted in a socket provided on the main board of the computer device, and then a predetermined voltage supplied from the power supply is supplied to the semiconductor memory. A semiconductor memory test apparatus configured to test whether a semiconductor memory is normal or defective, wherein the predetermined voltage supplied from the power supply is varied according to a power control signal provided from a CPU of the main board to supply the semiconductor memory to the semiconductor memory. A control module; Interface means for supplying a power control signal output from the CPU of the main board to the power control module.
상기 전원제어모듈은 상기 주기판의 CPU로부터 제공되는 전원제어신호에 따라 상기 파워 서플라이로부터 공급되는 전압을 소정의 레인지로 조정하여 상기 반도체 메모리로 공급하는 전원 제어수단과; 상기 전원 제어수단과 반도체 메모리 사이에 연결되어 과전류 발생시 과전류를 클램프 하는 과전류 클램프수단을 포함하여 구성된다.The power control module may include: power control means for adjusting the voltage supplied from the power supply to a predetermined range and supplying the voltage to the semiconductor memory according to a power control signal provided from a CPU of the main board; And an overcurrent clamp means connected between the power supply control means and the semiconductor memory to clamp the overcurrent when an overcurrent occurs.
상기 각 실시 예에서 상기 인터페이스수단은 ISA 슬롯 또는 RS232 커넥터 또는 패러럴 포트 또는 TCI 또는 USB인 것을 특징으로 한다.In each of the above embodiments, the interface means may be an ISA slot or an RS232 connector or a parallel port or TCI or USB.
이하, 본 발명을 첨부된 도면을 참조로 하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
제 1 실시 예First embodiment
도 1은 본 발명의 제 1 실시 예에 따른 반도체 메모리 테스트 장치의 개략 구성을 나타낸 것이다.1 shows a schematic configuration of a semiconductor memory test apparatus according to a first embodiment of the present invention.
이에 도시한 바와 같이, 컴퓨터 장치 주기판(1)의 CPU로부터 제공되는 전원제어신호에 따라 파워 서플라이의 출력전압을 조정시켜 주기판(1)의 메모리 테스트를 위한 특정 소켓에 장착된 반도체 메모리(도시하지 않음)로 출력하는 전원제어모듈(30)과, 상기 주기판(1)의 CPU로부터 제공되는 전원제어신호를 상기 전원제어모듈(30)에 인가해주기 위한 인터페이스부(40)로 구성된다.As shown therein, a semiconductor memory (not shown) mounted in a specific socket for memory test of the main board 1 by adjusting the output voltage of the power supply according to a power control signal provided from the CPU of the computer device main board 1. And an interface unit 40 for applying the power control signal provided from the CPU of the main board 1 to the power control module 30.
여기서, 상기 전원제어모듈(30)은 상기 인터페이스부(40)를 통해 소켓(2)에 착탈 가능하도록 카드형태로 구성된다.Here, the power control module 30 is configured in the form of a card to be detachable to the socket (2) through the interface unit 40.
도 2는 상기 전원제어모듈(30)의 상세 구성을 도시한 것이다.2 shows a detailed configuration of the power control module 30.
이에 도시한 바와 같이, 상기 인터페이스부(40)를 통해 CPU로부터 입력되는 전원제어신호에 따라 파워 서플라이(10)에 해당 제어신호를 보내 파워 서플라이(10)로부터 소정 전압이 출력되도록 하여 상기 주기판(1)에 설치된 반도체 메모리(20)에 소정 전압을 공급하기 위한 전원 제어부(31)와, 상기 전원 제어부(31)의 출력단에 연결되어 쇼트 상태나 디바이스의 역삽 등에 의한 과전류로부터 회로를 보호하기 위한 과전류 클램프부(32)로 구성된다.As shown in the drawing, the main board 1 is outputted by sending a corresponding control signal to the power supply 10 according to the power control signal input from the CPU through the interface unit 40 so as to output a predetermined voltage from the power supply 10. An overcurrent clamp connected to a power supply control unit 31 for supplying a predetermined voltage to the semiconductor memory 20 installed in the circuit board) and an output terminal of the power supply control unit 31 to protect the circuit from an overcurrent caused by a short state or reverse insertion of the device. It is comprised by the part 32.
상기 전원 제어부(31)는 상기 파워 서플라이(10)의 출력전압을 조정하기 위하여 A/D컨버터를 구비하며, A/D컨버터는 회로소자의 구성상태에 따라 8비트 분해능 또는 12비트 분해능의 A/D컨버터가 사용 가능하다.The power control unit 31 has an A / D converter for adjusting the output voltage of the power supply 10, and the A / D converter has an A / D of 8 bit resolution or 12 bit resolution depending on the configuration state of the circuit device. D converter can be used.
상기 인터페이스부(40)는 ISA 슬롯이거나 또는 접속되는 구분에 따라 RS232 커넥터 또는 패러럴 포트 또는 TCI 또는 USB로 구성될 수 있다.The interface unit 40 may be an ISA slot or an RS232 connector or a parallel port, or TCI or USB depending on the connection.
상기와 같이 구성된 본 발명의 제 1 실시 예를 도 3의 흐름도와 함께 설명한다.A first embodiment of the present invention configured as described above will be described with the flowchart of FIG. 3.
먼저, 테스트할 반도체 메모리(20)를 주기판(1)의 테스트를 위한 소켓에 장착한 후(S10), 도시하지 않은 키 입력수단 등을 통하여 테스트 모드를 설정하여(S20) 반도체 메모리(20)의 테스트를 시작하면 주기판(1)의 CPU는 해당 전원제어신호를 출력하게 된다(S30).First, the semiconductor memory 20 to be tested is mounted in a socket for testing the main board 1 (S10), and then, a test mode is set through a key input means (not shown) (S20) of the semiconductor memory 20 When the test starts, the CPU of the main board 1 outputs a corresponding power control signal (S30).
이 전원제어신호는 상기 인터페이스부(40)를 통해 전원 제어부(31)에 입력된다.This power control signal is input to the power control unit 31 via the interface unit 40.
이에 따라 상기 전원 제어부(31)는 파워 서플라이(10)에 해당 제어신호를 보내 소정 전압이 출력되도록 하며, 이때 전원 제어부(31)는 소정의 분해능을 갖는 A/D컨버터를 이용하여 소정 전압이 반도체 메모리(20)에 입력되도록 한다(S40,S50).Accordingly, the power control unit 31 sends a control signal to the power supply 10 so that a predetermined voltage is output. In this case, the power control unit 31 uses an A / D converter having a predetermined resolution so that the predetermined voltage is a semiconductor. It is input to the memory 20 (S40, S50).
상기 전원 제어부(31)는 A/D컨버터를 이용하여 2.9V∼3.8V(미설정시에는 노말 유저 모드(Normal User Mode)로 3.3V를 지원할 수 있음)에 해당하는 전압이 반도체 메모리(20)에 입력될 수 있도록 하며, 상기 A/D컨버터가 8비트 분해능의 A/D컨버터일 경우 2.9V∼3.8V 범위를 28= 256 레벨로 출력하여 다양한 전압이 반도체메모리(20)에 인가될 수 있도록 한다.The power control unit 31 uses the A / D converter to supply a voltage corresponding to 2.9 V to 3.8 V (when not set, it may support 3.3 V in a normal user mode). When the A / D converter is an 8-bit resolution A / D converter, various voltages may be applied to the semiconductor memory 20 by outputting a range of 2.9 V to 3.8 V at 2 8 = 256 levels. Make sure
물론, 이때 쇼트 상태 또는 디바이스의 역삽 등에 의해 과전류가 발생될 경우 과전류 클램프부(32)에 의해 과전류가 클램프 되어 회로의 보호가 이루어지게 된다.Of course, in this case, when an overcurrent is generated due to a short state or reverse insertion of the device, the overcurrent is clamped by the overcurrent clamp unit 32 to protect the circuit.
그리고 본 발명은 상기 반도체 메모리(20)의 테스트 상태가 도시하지 않은 모니터를 통하여 디스플레이 되도록 함으로서 테스트 작업자가 테스트 상태를 관찰할 수 있게 된다(S60).In addition, the present invention allows the test operator to observe the test state by displaying the test state of the semiconductor memory 20 through a monitor (not shown) (S60).
이상, 상기 본 발명의 제 1 실시 예는 전원제어모듈(30)에서 인터페이스부(40)를 통해 CPU로부터 전원제어신호를 인가 받아 이를 파워 서플라이(10)에 보내 파워 서플라이(10)로부터 소정 전압이 출력되도록 하여 필요한 전압을 반도체 메모리(20)에 인가할 수 있도록 한 것이다.As described above, according to the first embodiment of the present invention, the power control module 30 receives the power control signal from the CPU through the interface unit 40 and sends the power control signal to the power supply 10 so that a predetermined voltage is generated from the power supply 10. It is to be output so that the required voltage can be applied to the semiconductor memory 20.
제 2 실시 예Second embodiment
본 발명의 제 2 실시 예는 파워 서플라이로부터 공급되는 전압을 CPU로부터 인가되는 전원제어신호에 따라 전원제어모듈에서 반도체 메모리에 필요한 전압으로 조정하여 출력하도록 한 것이다.The second embodiment of the present invention is to adjust the voltage supplied from the power supply to the voltage required for the semiconductor memory in the power control module according to the power control signal applied from the CPU to output.
도 4는 본 발명의 제 2 실시 예에 따른 반도체 메모리 테스트 장치의 구성도를 나타낸 것으로, 파워 서플라이(110)와 반도체 메모리(120) 사이에 전원제어모듈(130)이 위치하고 있다.4 is a block diagram of a semiconductor memory test apparatus according to a second embodiment of the present invention, wherein a power supply control module 130 is positioned between the power supply 110 and the semiconductor memory 120.
상기 전원제어모듈(130)은 인터페이스부(140)를 통해 CPU로부터 인가되는 전원제어신호를 입력받아 상기 파워 서플라이(110)에서 인가되는 전압을 상기 전원제어신호에 맞게 조정하여 반도체 메모리(120)로 공급하도록 구성된다.The power control module 130 receives the power control signal applied from the CPU through the interface unit 140 and adjusts the voltage applied from the power supply 110 to the power control signal to the semiconductor memory 120. Configured to supply.
상기 전원제어모듈(130)은 상기 인터페이스부(140)를 통해 CPU로부터 입력되는 전원제어신호에 따라 파워 서플라이(110)로부터 인가되는 소정의 전압을 가변하여 컴퓨터 장치의 주기판에 설치되는 반도체 메모리(120)에 공급하는 전원 제어부(131)와, 상기 전원 제어부(131)의 출력단에 연결되어 쇼트 상태나 디바이스의 역삽 등에 의한 과전류로부터 회로를 보호하기 위한 과전류 클램프부(132)로 구성된다.The power control module 130 varies a predetermined voltage applied from the power supply 110 according to a power control signal input from the CPU through the interface unit 140 and is installed in the main board of the computer device. And an overcurrent clamp unit 132 connected to an output terminal of the power controller 131 to protect the circuit from an overcurrent caused by a short state or reverse insertion of a device.
상기 전원 제어부(131)는 A/D컨버터를 구비하여 상기 인터페이스부(140)를 통해 주기판의 CPU로부터 공급되는 전원제어신호에 따라 파워 서플라이(110)에서 공급되는 소정의 전압을 조정하여 출력하며, 상기 A/D컨버터는 회로소자의 구성상태에 따라 8비트 분해능 또는 12비트 분해능의 A/D컨버터가 사용 가능하다.The power control unit 131 has an A / D converter to adjust and output a predetermined voltage supplied from the power supply 110 according to a power control signal supplied from the CPU of the main board through the interface unit 140. The A / D converter may use an 8-bit resolution or 12-bit resolution A / D converter according to the configuration state of the circuit device.
상기 인터페이스부(140)는 ISA 슬롯이거나 또는 접속되는 구분에 따라 RS232 커넥터 또는 패러럴 포트 또는 TCI 또는 USB로 구성될 수 있다.The interface unit 140 may be an ISA slot or an RS232 connector or a parallel port or TCI or USB depending on the connection.
이러한 본 발명의 제 2 실시 예에 따른 반도체 메모리 테스트 장치는 파워 서플라이(110)서 입력되는 전압을 전원제어모듈(130)에서 직접 조정하여 반도체 메모리(120)에 인가하도록 구성되므로 상기 제 1 실시 예와는 달리 인터페이스부(140)를 통해 컴퓨터 장치에 외장형으로 사용 가능할 것이다.The semiconductor memory test apparatus according to the second exemplary embodiment of the present invention is configured to directly adjust the voltage input from the power supply 110 to the semiconductor memory 120 by directly adjusting the voltage from the power supply control module 130. Unlike the interface unit 140 will be available externally to the computer device.
상기와 같이 구성된 본 발명의 제 2 실시 예에서 전원제어모듈(130)에 상기 인터페이스부(140)를 통해 CPU로부터 전원제어신호가 입력되면 전원제어모듈(130)의 전원 제어부(131)는 파워 서플라이(110)로부터 입력되는 전압을 상기 전원제어신호에 따라 조정하여 반도체 메모리(120)로 인가하게 된다.In the second embodiment of the present invention configured as described above, when a power control signal is input from the CPU to the power control module 130 through the interface unit 140, the power control unit 131 of the power control module 130 is a power supply. The voltage input from the 110 is adjusted according to the power control signal and applied to the semiconductor memory 120.
이때, 상기 전원 제어부(131)는 내부에 구비한 A/D컨버터를 이용하여 상기 파워 서플라이(110)로부터 인가되는 전압을 원하는 레벨로 조정하여 출력하게 된다.At this time, the power control unit 131 adjusts the voltage applied from the power supply 110 to a desired level by using the A / D converter provided therein.
예를 들어, 상기 파워 서플라이(110)로부터 12V의 전압이 출력될 경우, 상기 CPU로부터 3V의 전압을 반도체 메모리(120)에 공급하도록 하는 전원제어신호가 입력되면, 전원 제어부(131)는 파워 서플라이(110)로부터 입력되는 12V의 전압을 3V로 조정하여 반도체 메모리(120)에 공급한다.For example, when a voltage of 12V is output from the power supply 110, when a power control signal for supplying a voltage of 3V to the semiconductor memory 120 is input from the CPU, the power supply controller 131 supplies a power supply. The voltage of 12V input from the 110 is adjusted to 3V and supplied to the semiconductor memory 120.
물론, 이때 쇼트 상태 또는 디바이스의 역삽 등에 의해 과전류가 발생될 경우 과전류 클램프부(132)에 의해 과전류가 클램프 되어 회로의 보호가 이루어지게 된다.Of course, in this case, when an overcurrent is generated due to a short state or reverse insertion of the device, the overcurrent is clamped by the overcurrent clamp unit 132 to protect the circuit.
이러한 본 발명의 제 2 실시 예에서 상기 제 1 실시 예와 동일한 부분에 대해서는 그 설명을 약한다.In the second embodiment of the present invention, the same parts as in the first embodiment will be omitted.
이상의 본 발명은 컴퓨터 장치의 주기판의 메모리 테스트를 위한 소켓에 장착되는 반도체 메모리의 테스트시에 주기판의 CPU로부터 인가되는 전원제어신호에 따라 시스템 파워를 가변 하면서 테스트할 수 있도록 한 것이다.The present invention enables testing while varying the system power in accordance with a power control signal applied from a CPU of the main board at the time of testing a semiconductor memory mounted in a socket for the memory test of the main board of the computer device.
본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the above described embodiments, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.
이상에서 살펴본 바와 같이 본 발명은, 컴퓨터 장치의 주기판을 이용한 메모리 소자의 테스트시 컴퓨터 장치의 파워 서플라이에서 공급되는 전압을 다양한 실장환경에서의 전압으로 가변하여 메모리 소자에 공급함으로써 반도체 메모리의 테스트 성능을 향상시킬 수 있게 되며, 과전류 발생시 이를 클램프함으로써 회로를 보호할 수 있게 된다.As described above, the present invention provides a test performance of a semiconductor memory by supplying a voltage supplied from a power supply of a computer device to a memory device by varying a voltage supplied from a power supply of the computer device when the memory device is tested using a main board of the computer device. It can be improved, and the circuit can be protected by clamping it when an overcurrent occurs.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041846A KR100317207B1 (en) | 2000-04-27 | 2000-07-21 | Test apparatus for semiconductor memory |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000022344 | 2000-04-27 | ||
| KR1020000022344A KR20000049745A (en) | 2000-04-27 | 2000-04-27 | Test apparatus for semiconductor memory |
| KR1020000041846A KR100317207B1 (en) | 2000-04-27 | 2000-07-21 | Test apparatus for semiconductor memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000072071A KR20000072071A (en) | 2000-12-05 |
| KR100317207B1 true KR100317207B1 (en) | 2001-12-24 |
Family
ID=26637919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000041846A KR100317207B1 (en) | 2000-04-27 | 2000-07-21 | Test apparatus for semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317207B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591186A (en) * | 2017-08-28 | 2018-01-16 | 中国科学院上海微系统与信息技术研究所 | Voltage x current test automatic switch-over circuit, phase change cells test system and method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020096840A (en) * | 2002-01-14 | 2002-12-31 | 주식회사 실리콘 테크 | Graphic Memory Tester using Graphic Board |
| KR101525209B1 (en) * | 2008-11-04 | 2015-06-05 | 삼성전자주식회사 | Module test device and test system including the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5543727A (en) * | 1994-04-05 | 1996-08-06 | Bellsouth Corporation | Run-in test system for PC circuit board |
| JPH10132894A (en) * | 1996-10-30 | 1998-05-22 | Ando Electric Co Ltd | Board for test burn-in tester |
-
2000
- 2000-07-21 KR KR1020000041846A patent/KR100317207B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5543727A (en) * | 1994-04-05 | 1996-08-06 | Bellsouth Corporation | Run-in test system for PC circuit board |
| JPH10132894A (en) * | 1996-10-30 | 1998-05-22 | Ando Electric Co Ltd | Board for test burn-in tester |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591186A (en) * | 2017-08-28 | 2018-01-16 | 中国科学院上海微系统与信息技术研究所 | Voltage x current test automatic switch-over circuit, phase change cells test system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000072071A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479983B1 (en) | Semiconductor device testing apparatus having timing hold function | |
| US6301167B1 (en) | Apparatus for testing semiconductor memory | |
| US8174277B2 (en) | Compensation for voltage drop in automatic test equipment | |
| US6883128B2 (en) | PC and ATE integrated chip test equipment | |
| KR100269322B1 (en) | Integrated curcuit having function of testing memory using stress voltage and memory test method tereof | |
| US6788090B2 (en) | Method and apparatus for inspecting semiconductor device | |
| GB2318187A (en) | IC testing device | |
| KR100317207B1 (en) | Test apparatus for semiconductor memory | |
| US6185708B1 (en) | Maintenance free test system | |
| EP0805459A1 (en) | Method and apparatus for testing DRAM memory units | |
| KR20030017053A (en) | Semiconductor device function testing apparatus using pc mother board | |
| CN112382328A (en) | Memory test device and test voltage adjusting method | |
| KR100459867B1 (en) | Pattern Generation Board Equipment | |
| US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
| KR100336379B1 (en) | Test Method for semiconductor component | |
| JP2001051023A (en) | Engine control apparatus | |
| KR100935234B1 (en) | Apparatus and Method for Individual Current Setting for Burn-In Test | |
| KR100783647B1 (en) | A method for skew compensation and an apparatus using the method | |
| KR0180308B1 (en) | Auto-testing apparatus for power source stabilizing ic | |
| KR970056092A (en) | Automatic test apparatus for wireless equipment and its control method | |
| KR100492994B1 (en) | Logic device test apparatus and method | |
| KR20050041134A (en) | System for testing semiconductor ic with embedded processor automatically in the environment of set application circuit and method for testing the same | |
| JP2000310666A (en) | Test burn-in device and control method in the same | |
| KR100212148B1 (en) | Internal source voltage clamp circuit in test mode | |
| KR20020064116A (en) | Ic test system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121016 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131021 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141023 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 19 |