KR20030017053A - Semiconductor device function testing apparatus using pc mother board - Google Patents

Semiconductor device function testing apparatus using pc mother board Download PDF

Info

Publication number
KR20030017053A
KR20030017053A KR1020010051161A KR20010051161A KR20030017053A KR 20030017053 A KR20030017053 A KR 20030017053A KR 1020010051161 A KR1020010051161 A KR 1020010051161A KR 20010051161 A KR20010051161 A KR 20010051161A KR 20030017053 A KR20030017053 A KR 20030017053A
Authority
KR
South Korea
Prior art keywords
test
module
slot
socket
test signal
Prior art date
Application number
KR1020010051161A
Other languages
Korean (ko)
Inventor
김종현
이상식
Original Assignee
주식회사 실리콘 테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘 테크 filed Critical 주식회사 실리콘 테크
Priority to KR1020010051161A priority Critical patent/KR20030017053A/en
Publication of KR20030017053A publication Critical patent/KR20030017053A/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: A semiconductor test device using a PC motherboard is provided, which reduces a test time by enabling to test a plurality of memory modules at a time through branching an input line into plural ones. CONSTITUTION: According to the semiconductor test device, a slot(SLOT1) to apply a test signal is installed on a bottom surface of the test device, and an intermediating board(14) is installed on a top surface through a connector pin and a connector socket(13). And a plurality of module sockets(MS1-MSn) are installed on the intermediating board. The semiconductor test device uses a PC motherboard(11) and tests memory modules(M1-Mn) by the test signal applied through the slot by inserting the memory module to the module socket. An input line where the test signal applied is branched to correspond to the module socket one by one through the intermediating board, to transfer the test signal applied from the tester through the slot to each module socket. And test result by the test signal is transferred to the tester, through a data line branched to each module socket through the intermediating board.

Description

피씨 마더보드를 이용한 반도체 테스트 장치{SEMICONDUCTOR DEVICE FUNCTION TESTING APPARATUS USING PC MOTHER BOARD}Semiconductor test device using PC motherboard {SEMICONDUCTOR DEVICE FUNCTION TESTING APPARATUS USING PC MOTHER BOARD}

본 발명은 PC 마더보드를 이용한 반도체 테스트 장치에 관한 것으로, 특히 PC 마더보드를 이용한 반도체 실장 테스트시 입력 라인을 복수개로 분기하여 한번에 복수개의 메모리 모듈의 테스트가 가능토록 한 PC 마더보드를 이용한 반도체 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus using a PC motherboard, and more particularly, to a semiconductor test using a PC motherboard in which a plurality of input lines are divided at a time to test a plurality of memory modules at a time by performing a semiconductor mounting test using a PC motherboard. Relates to a device.

일반적으로 반도체 소자의 조립 공정 후에 내부 회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 장착한 후, 고가의 반도체 메모리 테스트를 위한 전문장비를 사용하여 테스트를 실시하고 있다.In general, in order to check the characteristics and reliability of the internal circuit after the semiconductor device assembly process, the assembled semiconductor device is mounted in a socket, and then tested using specialized equipment for expensive semiconductor memory test.

그러나 전문 반도체 메모리 테스트 장치는 여러 가지 문제점이 있는 바, 예컨대 가격이 아주 비싸기 때문에 하나 하나의 반도체 소자의 테스트에 소요되는 비용이 높아지게 되므로 기업의 가격 경쟁력을 낮출 뿐만 아니라, 반도체 소자가 실제로 장착되어 사용되는 환경이 아니라 완전히 별도의 장치에서 테스트되어지기 때문에 상기 반도체 소자가 실제로 사용되는 환경인 PC 마더보드에서 발생하는 노이즈 등과 같은 환경특성을 제대로 구현하지 못하기 때문에 테스트의 정확도가 떨어져 품질문제를 발생시키는 단점이 있다.However, the specialized semiconductor memory test apparatus has a number of problems, for example, the price is very expensive, which increases the cost of testing a single semiconductor device, thereby lowering the company's price competitiveness, and actually mounting and using the semiconductor device. Since the semiconductor device is not tested in a real environment, but because the semiconductor device does not properly implement environmental characteristics such as noise generated in a PC motherboard, which is the environment in which the semiconductor device is actually used, the test accuracy is lowered, which causes quality problems. There are disadvantages.

이와 같은 문제점을 해결하기 위해 최근 반도체 소자 생산업체에서는 반도체 소자를 실제 사용하는 환경인 PC 마더보드 자체를 이용한 테스트 방법을 이용하고 있다. 이는 PC 마더보드에 테스트를 위한 소켓을 설치하고, 이 소켓에 반도체 소자(모듈)를 삽입하여 테스트를 진행하게 되는데, 이때 소켓에 반도체 소자를 반복적으로 삽입하다보면 소켓의 손상으로 인하여 마더보드 자체를 교환해야할 경우가 발생하게 되며, 이 경우 고비용이 소요됨에 따라 도 1에 도시한 바와 같이, 매개 보드를 이용하여 테스트를 진행하게 된다.In order to solve such a problem, semiconductor device manufacturers have recently used a test method using a PC motherboard itself, which is an environment in which semiconductor devices are actually used. This is done by installing a socket for testing on the PC motherboard and inserting a semiconductor device (module) into the socket. At this time, if the semiconductor device is repeatedly inserted into the socket, the motherboard itself is damaged due to damage to the socket. In this case, a high cost is required, and as shown in FIG. 1, the test is performed using an intermediary board.

이에 도시한 바와 같이, PC 마더보드(11)에 테스트 신호를 인가하기 위한 슬롯(SLOT1)이 설치되고, 이를 뒤집은 상태로 하여 상기 슬롯(SLOT1)에 커넥터 핀(12)과 커넥터 슬롯(13)을 통해 매개 보드(14)가 연결 설치되고, 상기 매개 보드(14)에 메모리 모듈(M1-Mn)이 삽입될 수 있는 복수개의 모듈 소켓(MS1-MSn)이 설치되어 있다.As shown therein, a slot SLOT1 for applying a test signal to the PC motherboard 11 is installed, and the connector pin 12 and the connector slot 13 are placed in the slot SLOT1 in an inverted state. The intermediate board 14 is connected and installed, and a plurality of module sockets MS1-MSn into which the memory modules M1-Mn can be inserted are installed in the intermediate board 14.

이와 같은 구성에서 상기 복수개의 모듈 소켓(MS1-MSn)에 장착된 메모리 모듈(M1-Mn)의 테스트는 도시하지 않은 테스터로부터 소정의 테스트 신호가 상기 슬롯(SLOT1)을 통해 각각의 모듈 소켓(MS1-MSn)에 장착된 메모리 모듈(M1-Mn)에 순차적으로 인가됨으로써 수행되었다. 즉, 모듈 소켓(MS1-MSn) 중 첫 번째 모듈 소켓(MS1)에 장착된 메모리 모듈(M1)에 테스트 신호를 인가하여 테스트를 수행하고 난 후, 그 다음 모듈 소켓(MS2)에 장착된 메모리 모듈(M2)에 테스트 신호를 인가하여 테스트를 수행하였다.In this configuration, the test of the memory modules M1-Mn mounted in the plurality of module sockets MS1-MSn includes a test signal from a tester (not shown) through a slot SLOT1 of each module socket MS1. This is performed by sequentially applying to the memory modules M1-Mn mounted on the -MSn. That is, after the test is performed by applying a test signal to the memory module M1 mounted in the first module socket MS1 of the module sockets MS1-MSn, the memory module mounted in the module socket MS2 is then installed. The test was performed by applying a test signal to (M2).

즉, 복수개의 모듈 소켓(MS1-MSn)에 장착된 복수개의 메모리 모듈(M1-Mn)을 테스트하기 위해서는 모듈 소켓(MS1-MSn)에 장착된 메모리 모듈(M1-Mn)의 개수만큼 반복적으로 테스트 신호를 인가하여 테스트를 행하였다. 따라서 테스트 하고자하는 메모리 모듈이 많아지면 많아질수록 테스트에 소요되는 시간이 많이 걸리는 문제점이 있었다.That is, in order to test the plurality of memory modules M1-Mn mounted in the plurality of module sockets MS1-MSn, the number of memory modules M1-Mn mounted in the module sockets MS1-MSn is repeatedly tested. The test was performed by applying a signal. Therefore, the more memory modules to be tested, the more time it takes to test.

본 발명은 이러한 문제점을 해결하기 위한 것으로, PC 마더보드를 이용한 반도체 실장 테스트시 입력 라인을 복수개로 분기하여 한번에 복수개의 메모리 모듈의 테스트가 가능토록 함으로써 테스트 시간을 단축할 수 있도록 한 PC 마더보드를 이용한 반도체 테스트 장치를 제공함에 그 목적이 있다.The present invention is to solve this problem, and when the semiconductor mounting test using a PC motherboard, a PC motherboard that can shorten the test time by branching the input line to a plurality of tests to enable a plurality of memory modules at a time Its purpose is to provide a semiconductor test apparatus.

도 1은 일반적인 PC 마더보드를 이용한 반도체 테스트 장치의 구성도.1 is a configuration diagram of a semiconductor test apparatus using a general PC motherboard.

도 2는 본 발명에 따른 PC 마더보드를 이용한 반도체 테스트 장치의 구성도.2 is a block diagram of a semiconductor test apparatus using a PC motherboard according to the present invention.

도 3은 도 2의 매개 보드 내의 신호라인 연결 상태도.3 is a signal line connection state diagram in the intermediate board of FIG.

도 4는 본 발명의 동작 흐름도.4 is an operational flowchart of the present invention.

도 5a 및 도 5b는 본 발명에서의 양불판정을 위한 신호의 예를 나타낸 도.5A and 5B are diagrams showing examples of signals for non-determination in the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11 : PC 마더보드 12 : 커넥터 핀11: PC motherboard 12: connector pins

13 : 커넥터 슬롯 14 : 매개 보드13: connector slot 14: parameter board

M1-Mn : 메모리 모듈 MS1-MSn : 모듈 소켓M1-Mn: memory module MS1-MSn: module socket

Data-line : 데이터 라인 Input-line : 입력 라인Data-line: Data Line Input-line: Input Line

이러한 목적을 달성하기 위한 본 발명에 따른 PC 마더보드를 이용한 반도체 테스트 장치는, 그 하면에는 테스트 신호의 인가를 위한 슬롯이 설치되고, 그 상면에는 상기 슬롯에 커넥터 핀 및 커넥터 소켓을 통해 매개 보드가 연결설치되며, 상기 매개 보드에는 복수개의 모듈 소켓이 설치되어 상기 모듈 소켓에 메모리 모듈을 삽입하여 상기 슬롯을 통해 인가되는 테스트 신호에 의해 상기 메모리 모듈의 테스트를 행하도록 된 PC 마더보드를 이용한 반도체 테스트 장치에 있어서, 상기 슬롯을 통해 테스터로부터 인가되는 테스트 신호를 상기 각각의 모듈 소켓에 전달하기 위해, 상기 테스트 신호가 인가되는 입력 라인을 상기 매개 보드를 통해 상기 모듈 소켓에 일대일 대응되도록 분기하고; 상기 매개 보드를 통해 각각의 모듈 소켓으로 분기된 데이터 라인을 통해, 상기 테스트 신호에 의한 테스트 결과가 상기 슬롯을 통해 테스터로 전달되도록 구성한 것을 특징으로 한다.In the semiconductor test apparatus using a PC motherboard according to the present invention for achieving the above object, a slot for applying a test signal is installed on a lower surface thereof, and an intermediate board is provided on the upper surface through a connector pin and a connector socket. And a plurality of module sockets are installed in the intermediary board, and the memory module is inserted into the module socket to test the memory module by a test signal applied through the slot. An apparatus, comprising: branching an input line to which a test signal is applied to the respective module socket through the intermediate board in a one-to-one correspondence to the test signal applied from a tester through the slot; Through the data line branched to each module socket through the intermediate board, the test result by the test signal is configured to be transmitted to the tester through the slot.

이하, 본 발명을 첨부된 도면을 참조로 하여 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 PC마더보드를 이용한 반도체 테스트 장치의 구성도를 도시한 것으로, PC 마더보드(11)에 도시하지 않은 테스터로부터의 테스트 신호인가를 위한 슬롯(SLOT1)이 설치되고, 이를 뒤집은 상태로 하여 상기 슬롯(SLOT1)에 커넥터핀(미도시)과 커넥터 소켓(13)에 의해 매개 보드(14)가 연결 설치되고, 상기 매개 보드(14)에 메모리 모듈(M1-Mn)이 삽입될 수 있는 복수개의 모듈 소켓(MS1-MSn)이 설치된다.2 is a block diagram of a semiconductor test apparatus using a PC motherboard according to the present invention. A slot SLOT1 for applying a test signal from a tester (not shown) is installed in the PC motherboard 11, and The media board 14 is connected to the slot SLOT1 by a connector pin (not shown) and the connector socket 13 in the inverted state, and the memory modules M1-Mn are inserted into the media board 14. A plurality of module sockets MS1-MSn may be installed.

그리고 도시하지 않은 테스터로부터 인가되는 테스트 신호를 각각의 모듈 소켓(MS1-MSn)에 전달하기 위한 입력 라인(Input-line)을 매개 보드(14)를 통해 분기하여 동시에 다수의 메모리 모듈(M1-Mn)의 테스트가 가능토록 구성하며, 테스트 신호에 의한 테스트 결과도 역시 매개 보드(14)를 통해 각각의 메모리 모듈(M1-Mn)로 분기된 데이터 라인(Data-line)을 통해 테스터에 전달되도록 구성한다.In addition, a plurality of memory modules M1-Mn are simultaneously branched by branching an input line through an intermediary board 14 to deliver a test signal applied from a tester (not shown) to each module socket MS1-MSn. The test result by the test signal is also transmitted to the tester through the data line branched to each memory module (M1-Mn) through each board 14. do.

도 3은 상기 매개 보드(14) 내의 신호라인의 분기상태를 상세히 나타낸 것으로, 모듈 소켓(MS1-MSn)의 핀들과 입력 라인(Input-line) 및 데이터 라인(Data-line)의 연결상태를 보여주고 있으며, 도면에는 모듈 소켓(MS1)과 모듈 소켓(MS2)에 대해서만 도시하였다. 이에 의하면, 모듈 소켓(MS1)의 핀과 모듈 소켓(MS2)의 동일 기능을 수행하는 핀들이 하나의 입력 라인(Input-line) 또는 데이터 라인(Data-line)에 동시에 연결 즉, 입력 라인(Input-line)과 데이터 라인(Data-line)이 매개 보드(14)를 통해 각각의 모듈 소켓(MS1),(MS2)으로 분기됨을 나타내고 있다.3 shows the branching state of the signal line in the intermediate board 14 in detail, and shows pins of the module sockets MS1-MSn connected to input lines and data lines. In the drawings, only the module socket MS1 and the module socket MS2 are shown. Accordingly, the pins of the module socket MS1 and the pins which perform the same function as the module socket MS2 are simultaneously connected to one input line or data line, that is, the input line. -line) and the data line (Data-line) are branched to each module socket (MS1), (MS2) through the intermediate board (14).

상기와 같이 구성된 본 발명의 동작을 도 4의 흐름도와 함께 설명한다.The operation of the present invention configured as described above will be described with the flowchart of FIG.

먼저, 테스트하기 위한 복수개의 메모리 모듈(M1-Mn)(또는 소자)을 모듈 소켓(MS1-MSn)에 삽입한 후, 상기 매개 보드(14)를 통해 각각의 모듈 소켓(MS1-MSn)으로 분기된 입력 라인(Input-line)을 통해 테스트 신호를 인가하여 테스트를 진행하게 된다(S10,S20).First, a plurality of memory modules M1-Mn (or elements) for testing are inserted into module sockets MS1-MSn, and then branched to the respective module sockets MS1-MSn through the intermediate board 14. The test is performed by applying a test signal through the input line (S10, S20).

상기 입력 라인(Input-line)을 통해 동시에 각각의 모듈 소켓(MS1-MSn)에 테스트 신호가 인가되어 메모리 모듈(M1-Mn)에 테스트 신호가 인가됨에 따라 테스트가 진행된 후, 그 테스트 결과신호가 데이터 라인(Data-line)을 통해 PC 마더보드(11)로 인가되어 상기 슬롯(SLOT1)을 통해 도시하지 않은 테스터로 인가되게 된다.A test signal is applied to each of the module sockets MS1-MSn simultaneously through the input line, and a test signal is applied to the memory modules M1-Mn. The data is applied to the PC motherboard 11 through a data line, and then to the tester (not shown) through the slot SLOT1.

이때, 상기 테스터에는 상기 메모리 모듈(M1-Mn)에 대한 양불판정을 위한 기준판정신호가 기 설정되어 있어 이를 바탕으로 메모리 모듈(M1-Mn)의 양불을 판정하게 된다(S30).At this time, the tester is pre-set a reference determination signal for the non-payment determination for the memory modules (M1-Mn), and determines the non-payment of the memory modules (M1-Mn) based on this (S30).

일 예로, 메모리 모듈(M1)에 대한 판정신호(sig1)와 메모리 모듈(M2)에 대한 판정신호(sig2)가 도 5a와 같아야만 양품으로 판정한다라는 양불판정을 위한 기준판정신호를 바탕으로 양불을 판정하게 되는 것으로, 상기 데이터 라인(Data-line)을 통해 메모리 모듈(M1),(M2)로부터 인가된 테스트 결과신호에 대한 판정신호(sig1),(sig2)가 기준판정신호와 동일하다면 테스터는 메모리 모듈(M1),(M2)을 양품으로 판정하여 이들에 대한 테스트를 종료한다.For example, when the determination signal sig1 for the memory module M1 and the determination signal sig2 for the memory module M2 are the same as those of FIG. 5A, a good payment is made based on the reference determination signal for the non-payment determination. If the determination signals sig1 and sig2 for the test result signals applied from the memory modules M1 and M2 through the data line are equal to the reference determination signal, the tester The memory modules M1 and M2 are determined to be good products, and the test for them is finished.

그러나 상기 데이터 라인(Data-line)을 통해 메모리 모듈(M1),(M2)로부터 인가된 테스트 결과신호에 대한 판정신호(sig1),(sig2)가 기준판정신호와 다르다면, 즉 도 5b와 같은 테스트 결과신호에 대한 판정신호(sig1),(sig2)가 나올 경우, 테스터는 메모리 모듈(M1),(M2) 모두를 불량으로 판단한다.However, if the determination signals sig1 and sig2 for the test result signals applied from the memory modules M1 and M2 through the data line are different from the reference determination signal, that is, as shown in FIG. 5B. When the determination signals sig1 and sig2 for the test result signal are output, the tester determines that the memory modules M1 and M2 are all defective.

이에 따라 작업자는 불량으로 판단된 메모리 모듈을 도시하지 않은 불량 모듈 개별 소켓에 삽입하여 테스트 신호를 인가하여 테스트를 진행하며, 이 결과에 따라 양불을 판정한다(S40-S60).Accordingly, the operator inserts the memory module that is determined to be defective into an individual socket of a defective module (not shown), applies a test signal, and proceeds the test, and determines a good payment according to the result (S40-S60).

본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the above described embodiments, and various changes and modifications can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

이상에서 살펴본 바와 같이 본 발명은, PC의 마더보드를 이용한 반도체 모듈(소자)의 실장 테스트시 입력 라인을 복수개로 분기하여 한번에 복수개의 메모리 모듈의 테스트가 가능토록 함으로써 테스트 시간을 단축할 수 있게 됨에 따라 생산성을 향상시킬 수 있게 된다.As described above, the present invention can shorten the test time by allowing a plurality of input modules to be tested at a time by branching an input line into a plurality of circuit boards when testing a semiconductor module (element) using a PC motherboard. As a result, productivity can be improved.

Claims (1)

그 하면에는 테스트 신호의 인가를 위한 슬롯이 설치되고, 그 상면에는 상기 슬롯에 커넥터 핀 및 커넥터 소켓을 통해 매개 보드가 연결설치되며, 상기 매개 보드에는 복수개의 모듈 소켓이 설치되어 상기 모듈 소켓에 메모리 모듈을 삽입하여 상기 슬롯을 통해 인가되는 테스트 신호에 의해 상기 메모리 모듈의 테스트를 행하도록 된 PC 마더보드를 이용한 반도체 테스트 장치에 있어서,The lower surface is provided with a slot for applying a test signal, the upper surface of the slot is connected to the intermediate board through the connector pins and connector sockets, and the plurality of module sockets are installed on the intermediate board, the memory in the module socket A semiconductor test apparatus using a PC motherboard configured to insert a module to test the memory module by a test signal applied through the slot. 상기 슬롯을 통해 테스터로부터 인가되는 테스트 신호를 상기 각각의 모듈 소켓에 전달하기 위해, 상기 테스트 신호가 인가되는 입력 라인을 상기 매개 보드를 통해 상기 모듈 소켓에 일대일 대응되도록 분기하고;Branching an input line to which the test signal is applied to the module socket one-to-one corresponded to the module socket through the intermediary board to deliver a test signal applied from the tester through the slot to the respective module socket; 상기 매개 보드를 통해 각각의 모듈 소켓으로 분기된 데이터 라인을 통해, 상기 테스트 신호에 의한 테스트 결과가 상기 슬롯을 통해 테스터로 전달되도록 구성한 것을 특징으로 하는 PC 마더보드를 이용한 반도체 테스트 장치.And a test result of the test signal is transmitted to the tester through the slot through a data line branched to each module socket through the intermediate board.
KR1020010051161A 2001-08-23 2001-08-23 Semiconductor device function testing apparatus using pc mother board KR20030017053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010051161A KR20030017053A (en) 2001-08-23 2001-08-23 Semiconductor device function testing apparatus using pc mother board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010051161A KR20030017053A (en) 2001-08-23 2001-08-23 Semiconductor device function testing apparatus using pc mother board

Publications (1)

Publication Number Publication Date
KR20030017053A true KR20030017053A (en) 2003-03-03

Family

ID=27720631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051161A KR20030017053A (en) 2001-08-23 2001-08-23 Semiconductor device function testing apparatus using pc mother board

Country Status (1)

Country Link
KR (1) KR20030017053A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576176B1 (en) * 2004-05-31 2006-05-03 삼성전자주식회사 Apparatus and Method for Memory module test
KR100655689B1 (en) * 2005-08-30 2006-12-08 삼성전자주식회사 Probe method, probe card used for the probe method, and probe apparatus having the probe card for performing the method
KR100683041B1 (en) * 2005-06-17 2007-02-15 주식회사 유니테스트 Semiconductor device application test apparatus capable of testing many semiconductor devices simultaneously
KR100897602B1 (en) * 2007-02-16 2009-05-14 삼성전자주식회사 Semiconductor device including a plurality of memory units and method for testing the semiconductor device
US7814379B2 (en) 2006-07-13 2010-10-12 Samsung Electronics Co., Ltd. Memory module packaging test system
KR101018683B1 (en) * 2008-08-27 2011-03-04 주식회사이은 Reference device under test board and semiconductor device application tester using the same
KR101535231B1 (en) * 2009-11-09 2015-07-08 삼성전자주식회사 Signal capture system and test apparatus having the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576176B1 (en) * 2004-05-31 2006-05-03 삼성전자주식회사 Apparatus and Method for Memory module test
KR100683041B1 (en) * 2005-06-17 2007-02-15 주식회사 유니테스트 Semiconductor device application test apparatus capable of testing many semiconductor devices simultaneously
KR100655689B1 (en) * 2005-08-30 2006-12-08 삼성전자주식회사 Probe method, probe card used for the probe method, and probe apparatus having the probe card for performing the method
US7814379B2 (en) 2006-07-13 2010-10-12 Samsung Electronics Co., Ltd. Memory module packaging test system
KR100897602B1 (en) * 2007-02-16 2009-05-14 삼성전자주식회사 Semiconductor device including a plurality of memory units and method for testing the semiconductor device
KR101018683B1 (en) * 2008-08-27 2011-03-04 주식회사이은 Reference device under test board and semiconductor device application tester using the same
KR101535231B1 (en) * 2009-11-09 2015-07-08 삼성전자주식회사 Signal capture system and test apparatus having the same

Similar Documents

Publication Publication Date Title
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
KR100549425B1 (en) Memory application tester having vertically-mounted motherboards
US5747994A (en) Board exchange mechanism for semiconductor test system
US7944223B2 (en) Burn-in testing system
KR20020038597A (en) Semiconductor parallel tester
KR100518546B1 (en) Test board for testing IC package and tester calibration method using the same
KR20030092599A (en) PC and ATE integrated Chip Test Equipment
US7830163B2 (en) Testing circuit board for testing devices under test
KR100385399B1 (en) Board for testing semiconductor device and testing apparatus for semiconductor device comprising the same
KR20030017053A (en) Semiconductor device function testing apparatus using pc mother board
US7009381B2 (en) Adapter method and apparatus for interfacing a tester with a device under test
US6839883B2 (en) Determining support locations in a wireless fixture of a printed circuit assembly tester
US10962565B2 (en) Substrate inspection apparatus
KR100683041B1 (en) Semiconductor device application test apparatus capable of testing many semiconductor devices simultaneously
US20220157397A1 (en) Semiconductor chip burn-in test with mutli-channel
US11226372B2 (en) Portable chip tester with integrated field programmable gate array
US20090256582A1 (en) Test circuit board
KR100517604B1 (en) Programming apparatus of programmable device on board and the same method
US6092224A (en) Logic analyzer probe assembly with probe and interface boards
KR100633450B1 (en) Socket interface for application test of semiconductor device
US20100259278A1 (en) Testing circuit board
KR101018683B1 (en) Reference device under test board and semiconductor device application tester using the same
US8044675B2 (en) Testing apparatus with high efficiency and high accuracy
US20230045808A1 (en) Systems, devices, and methods for testing integrated circuits in their native environments
KR20220169901A (en) Multi channel measurement system and method for ic socket test

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application