KR100316532B1 - 선형이득제어 증폭기 - Google Patents

선형이득제어 증폭기 Download PDF

Info

Publication number
KR100316532B1
KR100316532B1 KR1019990066239A KR19990066239A KR100316532B1 KR 100316532 B1 KR100316532 B1 KR 100316532B1 KR 1019990066239 A KR1019990066239 A KR 1019990066239A KR 19990066239 A KR19990066239 A KR 19990066239A KR 100316532 B1 KR100316532 B1 KR 100316532B1
Authority
KR
South Korea
Prior art keywords
amplifier
gain
output
voltage
nmos transistor
Prior art date
Application number
KR1019990066239A
Other languages
English (en)
Other versions
KR20010058867A (ko
Inventor
김성렬
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066239A priority Critical patent/KR100316532B1/ko
Publication of KR20010058867A publication Critical patent/KR20010058867A/ko
Application granted granted Critical
Publication of KR100316532B1 publication Critical patent/KR100316532B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 선형이득제어 증폭기에 관한 것으로, 종래 기술에 있어서 선형이득제어 증폭기는 탄성 표면파 필터 및 인덕터와 가변 커패시터로 구성되어 이를 온칩(on-chip)화 할 경우 칩의 집적도가 떨어짐과 아울러 상기 가변 커패시터를 구현하기 위해서는 별도의 공정이 필요하여 칩의 제작비용이 상승하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 이득 보상부로부터 입력된 이득보상전압에 따라 입력신호를 선형이득 제어하여 제1출력으로 출력함과 아울러 전원전압이 변하더라도 입력신호에 대한 상기 제1출력의 이득을 일정하게 유지하는 가변이득 증폭부와; 상기 가변이득 증폭부의 출력을 소정 레벨로 증폭하여 제2출력으로 출력함과 아울러 직류전압의 변화를 전달하기 위한 동상전압을 출력하는 고정 증폭부와; 상기 고정 증폭부의 동상전압에 의해 이득이 조절되어 전원전압의 변동에 상관없이 상기 제2출력을 고레벨로 증폭하는 출력 증폭부로 구성하여 된 장치를 제공하여, 이득 보상부에서 출력된 이득보상전압 및 부하저항에 의해 입력신호를 선형이득 제어하고, 각 증폭부의 선형영역을 이전 단의 동상전압을 이용하여 제어함으로써, 증폭기의 이득범위를 쉽게 조절할 수 있어 전원전압의 변화에 관계없이 높은 이득을 갖음과 아울러 낮은 전원전압에서도 왜곡없는 출력을 얻을 수 있으며, 집적이 용이한 소자로 구성되어 있어 표준 씨모스 공정에서 온칩(on-chip)화 할 수 있는 효과가 있다.

Description

선형이득제어 증폭기{LINEAR GAIN CONTROL AMPLIFIER}
본 발명은 증폭기에 관한 것으로, 특히 이득 보상부에서 출력된 이득보상전압 및 부하저항에 의해 입력신호를 선형이득 제어하고, 각 증폭부의 선형영역을 이전 단의 동상전압을 이용하여 제어하는 선형이득제어 증폭기에 관한 것이다.
도1은 종래 선형이득제어 증폭기의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력된 제어신호(CTL)에 따라 이득보상전압(VCTRL)을 출력하는 이득 보상부(10)와; 상기 이득보상전압(VCTRL)에 따라 입력신호(RF_IN)를 이득제어하여 증폭신호 (AMP_OUT)를 출력하는 제1증폭기(20)와; 상기 제1증폭기(20)의 출력(AMP_OUT)의 왜곡 및 이에 첨가된 노이즈를 필터링하는 필터(30)와; 상기 이득보상전압(VCTRL)에 따라 상기 필터(30)의 출력을 이득제어하여 보상신호(RF_OUT)로 출력하는 제2증폭기 (30)로 구성한다.
여기서, 상기 각 증폭기(20,40)는, 도2에 도시된 바와 같이 이득보상전압(VCTRL)의 저역 주파수를 필터링하여 직류성분으로 출력하는 저역통과필터부(21)와; 입력신호 (RF_IN)의 고역 주파수를 필터링하는 고역통과필터부(22)와; 상기 고역통과필터부 (22)를 통해 입력된 입력신호(RF_IN)와 입력 임피던스를 정합(matching)하는 커패시터(C3) 및 인덕터(L1)와; 고역필터링된 입력신호(RF_IN)를 소정 레벨로 증폭함과 아울러 이득보상전압(VCTRL)의 직류성분에 의해 증폭신호(AMP_OUT)의 이득(gain)을 제어하는 증폭제어 트랜지스터(23)와; 증폭신호(AMP_OUT)에 소정의 직류 레벨을 인가함과 아울러 소정의 출력 임피던스로 정합하는 탱크회로부(24)와; 상기 증폭제어 트랜지스터(23)에 인가되는 교류성분을 제거하는 바이패스(by-pass)회로부(25)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.
먼저, 입력신호(RF_IN)가 인가되면 제1증폭기(20)는 이를 이득제어하여 증폭신호 (AMP_OUT)를 필터(30)로 출력하고, 상기 필터(30)는 상기 제1증폭기(20)의 출력(AMP_OUT)의 왜곡 및 이에 첨가된 노이즈를 필터링하여 제2증폭기(40)로 출력한다.
그러면, 상기 제2증폭기(40)는 이를 다시 이득제어하여 보상신호(RF_OUT)로 출력한다.
이때, 이득 보상부(10)는 외부의 제어신호(CTL)를 입력받아 그 출력 특성이 지수함수적(exponential)으로 되도록 보상하여 이득보상전압(VCTRL)으로 출력하는데, 이는 상기 각 증폭기(20,40)의 제어 전압에 대한 이득(gain)의 특성이 로그함수적 (logarithm)이기 때문에 미리 이득보상전압(VCTRL)을 지수함수적 특성을 갖게 함으로써, 상기 이득보상전압(VCTRL)에 대한 각 증폭기(20,40)의 이득 특성이 선형이 되도록 하기 위함이다.
또한, 상기 필터(30)는 탄성 표면파 필터(SAW Filter)이다.
한편, 각 증폭기(20,40)의 동작을 살펴보면, 입력신호(RF_IN)가 인가될 경우 고역통과필터부(22)는 인가된 입력신호(RF_IN)의 고역 주파수를 필터링하고, 커패시터(C3) 및 인덕터(L1)는 상기 필터링된 입력신호(RF_IN)와 입력 임피던스를 정합(matching)하여 신호의 입력시에 발생하는 손실을 최소화한다.
증폭제어 트랜지스터(23)는 입력 게이트(G2)에 인가된 상기 고역통과필터부(22)의 출력(RF_IN)에 의해 제어되어 이를 설정된 이득에 따라 소정 레벨로 증폭한 다음 증폭신호(AMP_OUT)로 출력하는데, 상기 증폭제어 트랜지스터(23)는 이중게이트 (DUAL-GATE)를 갖는 트랜지스터 소자이다.
이때, 저역통과필터부(21)는 이득 보상부(10)에서 출력된 이득보상전압(VCTRL)을 입력받아 이의 저역 주파수를 필터링하여 DC성분으로 상기 증폭제어 트랜지스터(23)의 제어 게이트(G1)에 인가하는데, 그러면 상기 제어 게이트(G1)에 인가되는 전압에 따라 상기 증폭제어 트랜지스터(23)의 이득이 제어되어 보상된 증폭신호 (AMP_OUT)를 필터(30)로 출력한다.
여기서, 상기 증폭신호(AMP_OUT)는 출력 레벨이 크기 때문에 이의 바이어스를 전원전압(VCC)으로 하기 위해 탱크회로부(24)를 출력단에 첨가하며, 상기 탱크 회로부(24)는 제1증폭기(20)가 필터(30)의 임피던스를 정합하기 위해 원하는 출력 임피던스를 갖도록 저항(R4) 및 커패시터(C5)와 인덕터(L2)의 값을 결정한다.
또한, 바이패스회로부(25)는 상기 증폭제어 트랜지스터(23)에 인가되는 교류성분을 제거하는 역할을 하고, 각 커패시터(C3,C4,C5)는 가변 특성을 갖게 하여 소정의 레벨로 입력 및 출력 임피던스를 조절한다.
그러나, 상기에서와 같이 종래의 기술에 있어서 선형이득제어 증폭기는 탄성 표면파필터 및 인덕터와 가변 커패시터로 구성되어 이를 온칩(on-chip)화 할 경우 칩의 집적도가 떨어짐과 아울러 상기 가변 커패시터를 구현하기 위해서는 별도의 공정이 필요하여 칩의 제작 비용이 상승하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 이득 보상부에서 출력된 이득보상전압 및 부하저항에 의해 입력신호를 선형이득 제어하고, 각 증폭부의 선형영역을 이전 단의 동상전압을 이용하여 제어하도록 하는 선형이득제어 증폭기를 제공함에 그 목적이 있다.
도1은 종래 선형이득제어 증폭기의 구성을 보인 블록도.
도2는 도1에서, 각 증폭기의 회로도.
도3은 본 발명 선형이득제어 증폭기의 구성을 보인 블록도.
도4는 도3에서, 가변이득 증폭부(200)의 구성을 보인 블록도.
도5는 도4에서, 동상모드 피드백부(210)의 회로도.
도6은 도4에서, 가변 상호컨덕턴스 증폭기(VTA1)의 회로도.
도7은 도3에서, 고정 증폭부(300)의 구성을 보인 블록도.
도8은 도3에서, 출력 증폭부(400)의 회로도.
***도면의 주요 부분에 대한 부호의 설명***
100 : 이득보상부 200 : 가변이득 증폭부
210 : 동상모드 피드백부 211 : 피드백 제어부
211a,410,420 : 증폭기 212,213 : 전류공급부
214 : 차동증폭부 300 : 고정 증폭부
310 : 고정이득 증폭기 320 : 고정이득 피드백부
400 : 출력 증폭부 C : 커패시터
NM1∼NM24 : 엔모스 트랜지스터 VTA1∼VTA4 : 가변 상호컨덕턴스 증폭기
R1,R2 : 저항
이와 같은 목적을 달성하기 위한 본 발명은 이득 보상부로부터 입력된 이득보상전압에 따라 입력신호를 선형이득 제어하여 제1출력으로 출력함과 아울러 전원전압이 변하더라도 입력신호에 대한 상기 제1출력의 이득을 일정하게 유지하는 가변이득 증폭부와; 상기 가변이득 증폭부의 출력을 소정 레벨로 증폭하여 제2출력으로 출력함과 아울러 직류전압의 변화를 전달하기 위한 동상전압을 출력하는 고정 증폭부와; 상기 고정 증폭부의 동상전압에 의해 이득이 조절되어 전원전압의 변동에 상관없이 상기 제2출력을 고레벨로 증폭하는 출력 증폭부로 구성하여 된 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 선형이득제어 증폭기의 구성을 보인 블록도로서, 이에 도시한 바와 같이 제어신호(CTL)에 따라 온도 및 전원전압의 변화에 대해 안정하고 준 지수함수적(semi-exponential)인 특성을 갖는 이득보상전압(VCTRL)을 출력하는 이득보상부(100)와; 상기 이득보상전압(VCTRL)에 따라 입력신호(IN)를 선형이득 제어하여 제1출력(OUT1)으로 출력함과 아울러 전원전압(VDD)이 변하더라도 입력신호(IN)에 대한 상기 제1출력(OUT1)의 이득을 일정하게 유지하는 가변이득 증폭부(200)와; 상기 가변이득 증폭부(200)의 출력(OUT1)을 소정 레벨로 증폭하여 제2출력(OUT2)으로 출력함과 아울러 직류전압의 변화를 전달하기 위한 제3동상전압(vcmd)을 출력하는 고정 증폭부(300)와; 상기 고정 증폭부(300)의 제3동상전압(vcmd)에 의해 이득이 조절되어 전원전압(VDD)의 변동에 상관없이 상기 제2출력(OUT2)을 고레벨로 증폭하는 출력 증폭부(400)로 구성한다.
여기서, 상기 가변이득 증폭부(200)는, 도4에 도시한 바와 같이 상기 이득 보상부(100)의 이득보상전압(VCTRL)을 증폭제어신호(VCTRL1)로 출력함과 아울러 동상전압(VCM)을 직류(DC)기준전압으로 따르는(tracking) 제1동상전압(vcmv) 및 제2동상전압(vcmvp)을 출력하는 동상모드 피드백(Common Mode Feedback)부(210)와; 상기 제1동상전압(vcmv) 및 제2동상전압(vcmvp)에 의해 출력신호(OUTN,OUTP)의 직류(DC) 레벨을 결정함과 아울러 상기 증폭제어신호(VCTRL1)에 의해 제어되어 입력신호(IN)를 소정 레벨로 순차적으로 증폭하는 다수의 가변 상호컨덕턴스 증폭기(VTA1∼VTA4)로 구성한다.
그리고, 상기 고정 증폭부(300)는, 도7에 도시한 바와 같이 상기 가변이득 증폭부(200)의 출력(OUT1_P, OUT1_N)을 소정 레벨로 증폭하여 제2출력(OUT2_P, OUT2_N)으로 출력하는 고정이득 증폭기(310)와; 상기 고정이득 증폭기(310)의출력(OUT2_P, OUT2_N)을 동상전압(VCM)을 직류(DC)기준전압으로 따르는(tracking) 제3동상전압(vcmd)을 출력하는 고정이득 피드백부(320)로 구성한다.
또한, 상기 출력 증폭부(400)는, 도8에 도시한 바와 같이 공통으로 입력된 제3동상전압(vcmd)과 제2출력(OUT2_P, OUT2_N)의 차에 의해 상기 제2출력(OUT2_P, OUT2_N)을 증폭하여 제3출력(OUT3_P, OUT3_N)으로 출력하는 제1 및 제2증폭기(410,420)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 상세히 설명한다.
먼저, 이득 보상부(100)에서 제어신호(CTL)에 따라 온도 및 전원전압의 변화에 대해 안정하고 준 지수함수적(semi-exponential)인 특성을 갖는 이득보상전압(VCTRL)을 출력하면, 가변이득 증폭부(200)는 상기 이득보상전압(VCTRL)에 따라 입력신호(IN)를 선형이득 제어하여 제1출력(OUT1)으로 출력하고, 고정 증폭부(300)는 상기 가변이득 증폭부(200)의 출력(OUT1)을 소정 레벨로 증폭하여 제2출력(OUT2)으로 출력하며, 출력 증폭부(400)는 상기 고정 증폭부(300)의 출력을 고출력의 레벨로 증폭하여 출력한다.
여기서, 상기 가변이득 증폭부(200)는 동상모드 피드백(Common Mode Feedback)부(210)에서 상기 이득 보상부(100)의 이득보상전압(VCTRL)을 증폭제어신호 (VCTRL1)로 출력함과 아울러 동상전압(VCM)을 직류(DC)기준전압으로 따르는 (tracking) 제1동상전압(vcmv) 및 제2동상전압(vcmvp)을 출력하는데, 상기 제1동상전압(vcmv) 및 제2동상전압(vcmvp)에 의해 가변 상호컨덕턴스 증폭기(VTA1)는 출력신호(OUTN,OUTP)의 직류(DC) 레벨을 결정함과 아울러 증폭제어신호(VCTRL1)에 의해 제어되어 입력신호(IN)를 소정 레벨로 증폭하여, 그 증폭된 신호를 상호 직렬로 연결된 가변 상호컨덕턴스 증폭기(VTA2∼VTA4)를 통해 순차적으로 증폭한다.
그리고, 피드백 제어부(211)는 제3증폭기(211a)와 엔모스 트랜지스터(NM8)로 구성된 피드백 회로에 의해 이득보상전압(VCTRL)이 엔모스 트랜지스터(NM7)의 드레인으로 전달된다.
그러면, 상기 엔모스 트랜지스터(NM7)는 트라이오드(triode) 영역에서 동작하게 되어 이의 구동전류(IDS)가 상기 이득보상전압(VCTRL)에 비례하여 제어된다.
그리고, 상기 이득보상전압(VCTRL)에 의해 제어된 구동전류(IDS)는 전류미러(Current Mirror)로 동작하는 전류공급부(212,213)를 통해 차동증폭부(214)를 구동하는 전류원으로 동작하고, 여기서 상기 전류공급부(212,213)는 게이트가 공통으로 연결되어 각기 쌍을 이루는 엔모스 트랜지스터(NM9∼NM14)를 통해 전류미러로 동작한다.
이때, 상기 차동증폭부(214)는 엔모스 트랜지스터(NM15∼NM18)로 구성되는데, 엔모스 트랜지스터(NM17)의 게이트에 동상전압(VCM)을 인가받아 상기 동상전압(VCM)을 따르는(tracking) 제1동상전압(vcmv)을 가변 상호컨덕턴스 증폭기(VTA1)로 출력하고, 제2동상전압(vcmvp)은 엔모스 트랜지스터(NM5)와 전류미러(Current Mirror)로 동작하도록 구성되어 있어 상기 가변 상호컨덕턴스 증폭기(VTA1)의 입력(INP,INN)의 전류 변화와 연동하여 필요한 전류를 공급한다.
여기서, 상기 차동증폭부(214)는 엔모스 트랜지스터(NM15,NM16) 상호간에 짝(pair)을 이루기 위해 다이오드 연결을 하였고, 제1동상전압(vcmv)의 레벨을 유지하기 위해 커패시터(C)를 연결하였다.
한편, 제3증폭기(211a)의 출력인 증폭제어신호(VCTRL1)는 이득보상전압(VCTRL)과 동일한 레벨로 가변 상호컨덕턴스 증폭기(VTA1)의 엔모스 트랜지스터(NM3,NM4)의 게이트에 인가되는데, 이에 따라 상기 제3증폭기(211a)가 동작하지 않더라도 상기 엔모스 트랜지스터(NM3,NM4)가 상기 동상모드 피드백부(210)의 엔모스 트랜지스터(NM8)의 게이트 전압 및 구동전류(IDS)와 동일한 값을 갖게되어, 엔모스 트랜지스터(NM7)의 드레인에 이득보상전압(VCTRL)이 인가되는 것처럼 엔모스 트랜지스터(NM1)의 드레인에도 이득보상전압(VCTRL)이 인가되도록 한다.
따라서, 가변 상호컨덕턴스 증폭기(VTA1)의 엔모스 트랜지스터(NM1)는 트라이오드 (triode) 영역에서 동작하므로, 드레인에 인가된 이득보상전압(VCTRL)에 비례하여 상기 엔모스 트랜지스터(NM1)의 출력전류가 결정된다.
그리고, 제1동상전압(vcmv)이 저항(R1,R2)에 의해 분압되어 엔모스 트랜지스터(NM5, NM6)의 소스에 인가되므로, 상기 엔모스 트랜지스터(NM5)의 출력저항(ro)과 저항(R1)이 병렬 연결되는 구조가 되는데, 상기 저항(R1)을 출력 저항(ro)보다 충분히 작게 하면 근사적으로 상기 저항(R1)이 가변 상호컨덕턴스 증폭기(VTA1)의 부하저항이 된다.
이때, 상기 가변 상호컨덕턴스 증폭기(VTA1)의 전압이득(AV)은 다음의 수학식과 같다.
여기서, gm은 상호 컨덕턴스, μ0는 진공에서의 투자율, COX는 게이트 산화막의 정전용량, W는 엔모스 트랜지스터(NM1)의 게이트의 폭이고, L은 엔모스 트랜지스터(NM1)의 게이트의 길이이다.
즉, 상기 수학식에서 전압이득(AV)은 이득보상전압(VCTRL)에 비례하는데, 상기 수학식의 양변에 로그함수를 하였을 때 이득보상전압(VCTRL)이 이득 보상부(100)에 의해 준 지수함수적으로 변하므로, 결국 전압이득(AV)에 로그함수를 취한 이득값은 선형적으로 된다.
이때, 상기 이득보상전압(VCTRL)의 최소값 및 최대값의 변화가 가변 상호컨덕턴스 증폭기(VTA1)의 범위가 된다.
또한, 각 가변 상호컨덕턴스 증폭기(VTA1∼VTA4)는 이전단의 출력이 다음단의 입력으로 직접 연결되므로, 제1동상전압(vcmv)이 상기 각 가변 상호컨덕턴스 증폭기(VTA1∼VTA4)의 출력 직류전압 및 입력 직류전압이 된다.
그리고, 상기 제1동상전압(vcmv)은 동상모드 피드백부(210)에서 기준전압으로 사용되는 동상전압(VCM)을 따라가므로(tracking), 상기 제1동상전압(vcmv)은 동상 전압(VCM)과 항상 같게 되어 전원전압(VDD)이 변하더라도 상기 각 가변 상호컨덕턴스 증폭기(VTA1∼VTA4)의 이득에는 변동이 없다.
여기서, 상기 각 가변 상호컨덕턴스 증폭기(VTA1∼VTA4)의 부하저항을 저항(R1)으로 근사화시켰지만, 이동통신 단말기에서 사용하는 중간주파수(IF: Intermediate Frequency)의 경우 상기 저항(R1)을 소정의 값으로 그 크기를 제한해야 한다.
한편, 고정 증폭부(300)는 고정이득 증폭기(310)에서 상기 가변이득 증폭부(200)의 출력(OUT1_P, OUT1_N)을 소정 레벨로 증폭하여 제2출력(OUT2_P, OUT2_N)으로 출력하고, 고정이득 피드백부(320)에서 상기 고정이득 증폭기(310)의 출력(OUT2_P, OUT2_N)을 동상전압(VCM)을 직류(DC)기준전압으로 따르는(tracking) 제3동상전압 (vcmd)을 출력한다.
여기서, 상기 고정이득 증폭기(310) 및 고정이득 피드백부(320)는 종래의 기능과 동일한데, 다만 상기 제3동상전압(vcmd)을 출력 증폭부(400)로 출력하여 상기 고정 증폭부(300)에서 발생하는 직류전압의 변화를 전달하는 것이 다르다.
그리고, 상기 출력 증폭부(400)는 제1 및 제2증폭기(410,420)에서 상기 제3동상전압(vcmd)을 엔모스 트랜지스터(NM21,NM23)의 게이트에 공통으로 입력받고, 제2출력(OUT2_P, OUT2_N)을 엔모스 트랜지스터(NM19와 NM20, NM24와 NM25)에 입력받아 상기 제2출력(OUT2_P, OUT2_N)을 소정 레벨로 증폭하여 출력한다.
여기서, 상기 출력 증폭부(400)는 엔모스 트랜지스터(NM20,NM21,NM23,NM24)를 개방드레인(open-drain)으로 하여 인가되는 전원전압에 상관없이 높은 증폭도를 얻도록 함과 아울러 출력 임피던스를 크게 하여 외부의 임피던스가 작더라도 회로에 영향이 없도록 한다.
또한, 엔모스 트랜지스터(NM20, NM21, NM23, NM24)의 소스 전압을 제2출력(OUT2_P, OUT2_N)에 의해 조절하여 엔모스 트랜지스터(NM19, NM25)를 트라이오드(triode) 영역에 둠으로써, 제2출력(OUT2_P, OUT2_N) 레벨이 커지더라도 이를 왜곡없이 증폭하여 제3출력(OUT3_P, OUT3_N)을 출력하도록 선형영역을 조절한다.
이상에서 설명한 바와 같이 본 발명은 이득 보상부에서 출력된 이득보상전압 및 부하저항에 의해 입력신호를 선형이득 제어하고, 각 증폭부의 선형영역을 이전 단의 동상전압을 이용하여 제어함으로써, 증폭기의 이득범위를 쉽게 조절할 수 있어 전원전압의 변화에 관계없이 높은 이득을 갖음과 아울러 낮은 전원전압에서도 왜곡없는 출력을 얻을 수 있으며, 집적이 용이한 소자로 구성되어 있어 표준 씨모스 공정에서 온칩(on-chip)화 할 수 있는 효과가 있다.

Claims (8)

  1. 이득 보상부로부터 입력된 이득보상전압에 따라 입력신호를 선형이득 제어하여 제1출력으로 출력함과 아울러 전원전압이 변하더라도 입력신호에 대한 상기 제1출력의 이득을 일정하게 유지하는 가변이득 증폭부와; 상기 가변이득 증폭부의 출력을 소정 레벨로 증폭하여 제2출력으로 출력함과 아울러 직류전압의 변화를 전달하기 위한 동상전압을 출력하는 고정 증폭부와; 상기 고정 증폭부의 동상전압에 의해 이득이 조절되어 전원전압의 변동에 상관없이 상기 제2출력을 고레벨로 증폭하는 출력 증폭부로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  2. 제 1항에 있어서, 상기 가변이득 증폭부는 이득 보상부의 이득보상전압을 증폭제어신호로 출력함과 아울러 동상전압을 직류기준전압으로 하여 이를 따르는 제1동상전압 및 제2동상전압을 출력하는 동상모드 피드백부와; 상기 제1동상전압 및 제2동상전압에 의해 출력신호의 직류 레벨을 결정함과 아울러 상기 증폭제어신호에 의해 제어되어 입력신호를 소정 레벨로 순차적으로 증폭하는 다수의 가변 상호컨덕턴스 증폭기로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  3. 제 2항에 있어서, 상기 동상모드 피드백부는 이득보상전압을 증폭제어신호로 하여 상기 다수의 가변 상호컨덕턴스 증폭기로 출력함과 아울러 이득보상전압에 의해 구동전류의 크기를 제어하는 피드백 제어부와; 상기 피드백 제어부에 의해 제어된 구동전류에 대해 전류미러로 동작하여 상기 구동전류를 전류원으로 인가하는 다수의 전류공급부와; 동상전압에 의해 제어되어 상기 동상전압을 따르는 제1동상전압 및 제2동상전압을 상기 가변 상호컨덕턴스 증폭기로 출력하는 차동증폭부로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  4. 제 3항에 있어서, 상기 피드백 제어부는 정입력단에 이득보상전압이 인가되고, 출력단을 통해 증폭제어신호를 출력하는 증폭기와; 게이트에 상기 증폭기의 출력단이 접속되고, 드레인에 상기 전류공급부의 출력이 접속되며, 소스가 상기 증폭기의 부입력단에 접속되는 제1엔모스 트랜지스터와; 게이트에 동기전압이 인가되고, 드레인에 상기 제1엔모스 트랜지스터의 소스가 접속되는 제2엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  5. 제 3항에 있어서, 상기 차동증폭부는 드레인에 전원전압이 인가되고, 각 게이트와 소스가 공통으로 접속되는 제1 및 제2엔모스 트랜지스터와; 드레인에 상기 제1엔모스 트랜지스터의 소스가 접속되고, 게이트에 동상전압이 인가되는 제3엔모스 트랜지스터와; 일측에 상기 제1엔모스 트랜지스터와 제3엔모스 트랜지스터의 공통접점이 접속되는 커패시터와; 드레인에 상기 제2엔모스 트랜지스터의 소스가 접속되고, 게이트에 상기 커패시터의 타측이 접속되며, 소스가 상기 제3엔모스 트랜지스터의 소스와 공통으로 접속되는 제4엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  6. 제 2항에 있어서, 상기 가변 상호컨덕턴스 증폭기는 드레인에 전원전압이 인가되고, 게이트에 제2동상전압이 공통으로 인가되는 제1 및 제2엔모스 트랜지스터와; 일측 끝단에 상기 제1엔모스 트랜지스터의 소스가 접속되고, 타측 끝단에 상기 제2엔모스 트랜지스터의 소스가 접속되며, 공통 접점에 제1동상전압이 인가되는 제1저항 및 제2저항과; 드레인에 상기 제1저항 및 제2저항의 일측이 접속되고, 게이트에 증폭제어신호가 인가되는 제3 및 제4엔모스 트랜지스터와; 드레인에 상기 제3 및 제4엔모스 트랜지스터의 소스가 접속되고, 게이트에 각기 입력전압이 인가되는 제5 및 제6엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 선형이득제어 증폭기.
  7. 제 2항에 있어서, 상기 가변 상호컨덕턴스 증폭기는 제1저항을 상기 제1엔모스 트랜지스터의 출력저항보다 충분히 작게 하여 근사적으로 상기 제1저항이 부하저항이 되도록 하는 것을 특징으로 하는 선형이득제어 증폭기.
  8. 제 1항에 있어서, 상기 출력 증폭부는 출력단의 트랜지스터를 오픈 드레인(open-drain)으로 구성하는 것을 특징으로 하는 선형이득제어 증폭기.
KR1019990066239A 1999-12-30 1999-12-30 선형이득제어 증폭기 KR100316532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066239A KR100316532B1 (ko) 1999-12-30 1999-12-30 선형이득제어 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066239A KR100316532B1 (ko) 1999-12-30 1999-12-30 선형이득제어 증폭기

Publications (2)

Publication Number Publication Date
KR20010058867A KR20010058867A (ko) 2001-07-06
KR100316532B1 true KR100316532B1 (ko) 2001-12-12

Family

ID=19633381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066239A KR100316532B1 (ko) 1999-12-30 1999-12-30 선형이득제어 증폭기

Country Status (1)

Country Link
KR (1) KR100316532B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852186B1 (ko) 2006-11-02 2008-08-13 삼성전자주식회사 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270650A (ja) * 1996-03-29 1997-10-14 Alps Electric Co Ltd 多段可変利得増幅回路
JPH1056337A (ja) * 1996-08-08 1998-02-24 Kokusai Electric Co Ltd 線形増幅器の歪み補償回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270650A (ja) * 1996-03-29 1997-10-14 Alps Electric Co Ltd 多段可変利得増幅回路
JPH1056337A (ja) * 1996-08-08 1998-02-24 Kokusai Electric Co Ltd 線形増幅器の歪み補償回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852186B1 (ko) 2006-11-02 2008-08-13 삼성전자주식회사 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기

Also Published As

Publication number Publication date
KR20010058867A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR100474371B1 (ko) 선형 이득 제어 증폭기
US6909323B2 (en) Variable gain amplifier
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
US6825721B2 (en) Amplifier gain boost circuitry and method
US8102209B2 (en) CMOS variable gain amplifier
US9337779B2 (en) Operational transconductance amplifier, reconfigurable fully differential voltage sensing amplifier and reconfigurable fully differential capacitive sensing amplifier
KR100631973B1 (ko) 가변이득 광대역 증폭기
US9685914B2 (en) Amplifier circuit
US20080180175A1 (en) Variable gain amplifier and control method thereof
US20090072905A1 (en) Variable gain amplifier having wide gain variation and wide bandwidth
KR100499855B1 (ko) 가변 이득 증폭기
EP1686686A1 (en) Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
US7557657B2 (en) Variable gain amplifier with wide gain variation and wide bandwidth
EP1435693B1 (en) Amplification circuit
JP2023126671A (ja) ドライバ回路
KR100316532B1 (ko) 선형이득제어 증폭기
JP2560542B2 (ja) 電圧電流変換回路
JP7001468B2 (ja) オペアンプ
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
JP4937366B2 (ja) 増幅器、及び通信装置
KR20080086048A (ko) 연산증폭기
JP2007274626A (ja) 自動調整回路
US20120207331A1 (en) Preamplifier circuit and microphone having the same
JP2002164748A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 18

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 19