KR100315751B1 - Low Temperature Ceramic Circuit - Google Patents

Low Temperature Ceramic Circuit Download PDF

Info

Publication number
KR100315751B1
KR100315751B1 KR1019990068585A KR19990068585A KR100315751B1 KR 100315751 B1 KR100315751 B1 KR 100315751B1 KR 1019990068585 A KR1019990068585 A KR 1019990068585A KR 19990068585 A KR19990068585 A KR 19990068585A KR 100315751 B1 KR100315751 B1 KR 100315751B1
Authority
KR
South Korea
Prior art keywords
pattern layer
ceramic multilayer
low
resin
outer circumferential
Prior art date
Application number
KR1019990068585A
Other languages
Korean (ko)
Other versions
KR20010066703A (en
Inventor
김신호
Original Assignee
송재인
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송재인, 엘지이노텍 주식회사 filed Critical 송재인
Priority to KR1019990068585A priority Critical patent/KR100315751B1/en
Publication of KR20010066703A publication Critical patent/KR20010066703A/en
Application granted granted Critical
Publication of KR100315751B1 publication Critical patent/KR100315751B1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Abstract

본 발명은 저온 소성 세라믹 다층기판에 관한 것으로서, 더욱 구체적으로는 수지를 이용하여 초소형화를 구현하는 경우에 수지의 유체성에 의하여 각홀을 차단하여 발생되는 납땜방해요인을 미연에 방지함으로서 저온 소성 세라믹 다층기판과 메인보드를 견고하게 부착시킬 수 있는 저온 소성 세라믹 다층기판에 관한 것이다.The present invention relates to a low-temperature calcined ceramic multilayer board, and more particularly, to low-temperature calcined ceramic multilayer by preventing the soldering interference caused by blocking each hole due to the fluidity of the resin in the case of miniaturization using a resin. The present invention relates to a low-temperature fired ceramic multilayer board capable of firmly attaching a substrate and a main board.

본 발명의 저온 소성 세라믹 다층기판은, 각 외주면에 다수의 각홀이 형성되고 수직표면상에 회로가 구성된 프론트패턴층과, 상기 프론트패턴층의 하부에 위치하며, 각 외주면에 다수의 각홀이 형성되고 접지역할을 하는 그라운드패턴층과, 상기 그라운드패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 인너패턴층과, 상기 인너패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 보텀패턴층으로 구성되며, 상기 각 층의 각홀들이 서로 수직으로 연결되어 공간을 형성하도록 구성된 저온 소성 세라믹 다층기판에 있어서, 상기 프론트패턴층의 각 외주면상에 형성된 각홀들을 제거하여 평평하게 구성하고, 프론트패턴층의 각홀들의 위치에 각 외주면의 단부와 차단되어서 고립된 비아홀을 형성하는 것을 특징으로 한다.In the low temperature calcined ceramic multilayer substrate of the present invention, a plurality of angle holes are formed on each outer circumferential surface and a circuit is formed on a vertical surface, and a plurality of angle holes are formed on each outer circumferential surface and are located below the front pattern layer. A ground pattern layer serving as a ground, an inner pattern layer disposed below the ground pattern layer and having respective holes formed on each outer circumferential surface, and a bottom pattern layer positioned below the inner pattern layer and formed with respective holes formed on each outer peripheral surface thereof; In the low-temperature calcined ceramic multilayer substrate configured to form a space by vertically connecting each hole of each layer, each hole formed on each outer circumferential surface of the front pattern layer is removed to form a flat surface. It is characterized in that it is isolated from the end of each outer peripheral surface at the position to form an isolated via hole.

Description

저온 소성 세라믹 다층기판{Low Temperature Ceramic Circuit}Low Temperature Ceramic Multilayer Substrate {Low Temperature Ceramic Circuit}

본 발명은 저온 소성 세라믹 다층기판에 관한 것으로서, 더욱 구체적으로는수지를 이용하여 초소형화를 구현하는 경우에 수지의 유체성에 의하여 각홀을 차단하여 발생되는 납땜방해요인을 미연에 방지함으로서 저온 소성 세라믹 다층기판과 메인보드를 견고하게 부착시킬 수 있는 저온 소성 세라믹 다층기판에 관한 것이다.The present invention relates to a low-temperature calcined ceramic multilayer board, and more particularly, to low-temperature calcined ceramic multilayer board by preventing the soldering interference caused by blocking each hole due to the fluidity of the resin in the case of miniaturization using a resin. And a low-temperature fired ceramic multilayer board capable of firmly attaching a main board.

저온 소성 세라믹 다층기판(LTCC)은 다수의 층들을 서로 적층하여 연결한 것으로서, 서로 다른 역할을 하는 회로가 형성된 다수의 층을 상하적층시켜서 소정의 회로를 구성한다. 이 때 수지가 저온 소성 세라믹 다층기판의 최상부에 위치하여 커버(cover)로 사용되어서 모듈을 소형화하는데 사용된다. 수지커버는 베어 칩(bare chip), 와이어, SMD 타입 칩과, LTCC를 외부로 부터 보호하고, 정보누출을 방지한다.Low-temperature calcined ceramic multilayer substrate (LTCC) is a plurality of layers stacked on top of each other, and a plurality of layers on which circuits having different roles are formed is stacked up and down to form a predetermined circuit. At this time, the resin is located at the top of the low-temperature calcined ceramic multilayer board and used as a cover to downsize the module. The resin cover protects bare chips, wires, SMD type chips, and LTCCs from the outside and prevents information leakage.

종래 저온 소성 세라믹 다층기판은 각층을 연결하기 위하여 다양한 형태의 홀(hole)을 사용하고 있으며, 크게 구분하면 써멀 비아홀(thermal via hole), 인너 비아홀(inner via hole), 그리고 각홀(thruhole)로 구분된다.Conventional low-temperature fired ceramic multilayer boards use various types of holes to connect each layer, and are classified into thermal via holes, inner via holes, and thruholes. do.

써멀 비아홀은 베어 칩(능동소자)의 열방출과 접지(GND) 효과를, 인너 비아홀은 저온 소성 세라믹 다층기판 내부의 서로 다른 층의 수동소자(인덕터, 커패시터, 레지스터)를 서로 연결하는 역할을 한다.The thermal via hole serves as a heat dissipation and ground (GND) effect of the bare chip (active element), and the inner via hole connects passive elements (inductors, capacitors and resistors) of different layers inside the low-temperature fired ceramic multilayer board. .

또한 각홀들은 형태 및 위치에 따라서 상층과 하층을 연결하거나 저온 소성 세라믹 다층기판을 메인보드(PCB) 상에 부착하고, 금속커버(chasi)를 고정하는데 사용된다. 또한 회로적으로는 저온 소성 세라믹 다층기판과 메인보드와의 신호전송(signal transmition), 접지(GND), 단락(short), 각 층간의 연결을 담당한다.In addition, each hole is used to connect the upper layer and the lower layer, or to attach a low-temperature calcined ceramic multilayer substrate on the main board (PCB) and to fix the metal cover (chasi) according to the shape and position. In addition, the circuit is responsible for signal transmission, ground (GND), short circuit, and connection between the low-temperature fired ceramic multilayer board and the main board.

도 1은 종래 사용되는 단품 저온 소성 세라믹 다층기판의 개략적인 구성을 나타내는 도면으로서, 상부로부터 하부측으로 순서대로, 프론트패턴층(12), 그라운드패턴층(14), 인너패턴층(16), 및 보텀패턴층(18)으로 각층별로 기능이 구분되어 설치된다. 비아홀들은 상세히 도시되지 않았지만, 저온 소성 세라믹 다층기판의 내측에 형성되고, 각홀(20)들은 각 층들의 외주면을 따라서 형성되어 있다.FIG. 1 is a view showing a schematic configuration of a conventional low-temperature fired ceramic multilayer substrate, which is a front pattern layer 12, a ground pattern layer 14, an inner pattern layer 16, in order from top to bottom, and The bottom pattern layer 18 is installed to separate functions for each layer. Via holes are not shown in detail, but are formed inside the low-temperature calcined ceramic multilayer substrate, and each hole 20 is formed along the outer circumferential surface of each layer.

상기와 같은 저온 소성 세라믹 다층기판은 초소형화를 위하여 수지(resin)을 사용하는데, 이 때 불량요인이 발생된다. 통상 수지는 영하 -40°정도에서 보관되며, 상온에서 방치할 경우에는 물질특성의 변화 및 서서히 경화되는 특성을 갖고 있다. 수지를 저온 소성 세라믹 다층기판의 커버로 사용하기 위하여서는 밀폐된 오븐(oven)속에서 1차(110℃, 1시간), 2차(110℃, 2시간) 경화에 의하여 완전히 경화시킬 수 있다. 이렇게 경화과정중에 녹아 흘러내리는 수지가 각홀들을 타고 흘러내려서 각홀들을 차단하는 문제점이 발생된다.The low temperature calcined ceramic multilayer substrate as described above uses a resin for miniaturization, at which time defects occur. Normally, the resin is stored at about -40 degrees below zero, and when left at room temperature, the resin has a change in material properties and a slowly curing property. In order to use the resin as a cover of the low-temperature calcined ceramic multilayer substrate, the resin may be completely cured by primary (110 ° C., 1 hour) and secondary (110 ° C., 2 hours) curing in a closed oven. Thus, the resin that melts and flows down during the curing process flows down through the holes to block the holes.

즉, 각홀들을 따라서 흘러내린 수지들은 완전히 제거하기 전에는 저온 소성 세라믹 다층기판과 메인보드를 납땜하기 어려운 문제점이 있었던 것이다. 도 2는 수지(22)를 사용하여 경화하는 과정(a-d)을 나타내는 도면으로서, 저온 소성 세라믹 다층기판(10)의 최상부에 위치한 프론트패턴층(12)의 상부에 수지(22)를 위치시키고 경화하는 과정을 나타낸다. 녹아내리는 수지(22)는 프론트패턴층(12)으로부터 형성된 각홀(20)을 따라서 하부로 흘러내려서 (d)와 같이 각홀(20)들에 도포된다. 이렇게 수지(22)들이 도포된 상태에서 메인보드(24)에 납땜하기가 어려웠던 것이다. 이러한 상태가 도 3에 도시되어 있다.That is, the resins flowing down the holes were difficult to solder the low-temperature calcined ceramic multilayer board and the main board until completely removed. FIG. 2 is a view illustrating a process (ad) of curing using the resin 22. The resin 22 is placed on the top pattern layer 12 located on the top of the low-temperature calcined ceramic multilayer substrate 10 and cured. The process of doing so. The melted resin 22 flows downward along the angle hole 20 formed from the front pattern layer 12 and is applied to the angle holes 20 as shown in (d). Thus, it was difficult to solder the main board 24 in a state where the resins 22 were applied. This state is shown in FIG.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 수지를 이용하여 초소형화를 구현하는 경우에 수지의 유체성에 의하여 각홀을 차단하여 발생되는 납땜방해요인을 미연에 방지함으로서 저온 소성 세라믹 다층기판과 메인보드를 견고하게 부착시킬 수 있는 저온 소성 세라믹 다층기판을 제공하는데 있다.The present invention has been made to solve the above problems, the object of the present invention is to prevent the soldering interference caused by blocking each hole due to the fluidity of the resin when the microminiaturization is implemented by using the resin The present invention provides a low temperature calcined ceramic multilayer board capable of firmly attaching a low temperature calcined ceramic multilayer board and a main board.

상기 목적을 달성하기 위한 본 발명의 저온 소성 세라믹 다층기판은,Low temperature calcined ceramic multilayer substrate of the present invention for achieving the above object,

각 외주면에 다수의 각홀이 형성되고 수직표면상에 회로가 구성된 프론트패턴층과, 상기 프론트패턴층의 하부에 위치하며, 각 외주면에 다수의 각홀이 형성되고 접지역할을 하는 그라운드패턴층과, 상기 그라운드패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 인너패턴층과, 상기 인너패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 보텀패턴층으로 구성되며, 상기 각 층의 각홀들이 서로 수직으로 연결되어 공간을 형성하도록 구성된 저온 소성 세라믹 다층기판에 있어서, 상기 프론트패턴층의 각 외주면상에 형성된 각홀들을 제거하여 평평하게 구성하고, 프론트패턴층의 각홀들의 위치에 각 외주면의 단부와 차단되어서 고립된 비아홀을 형성하는 것을 특징으로 한다.A front pattern layer having a plurality of holes formed in each outer circumferential surface and having a circuit formed on a vertical surface, a ground pattern layer disposed below each of the front pattern layers and having a plurality of holes formed in each outer circumferential surface and serving as a ground; It is composed of an inner pattern layer which is located below the ground pattern layer and each hole is formed on each outer circumferential surface, and a bottom pattern layer which is located below the inner pattern layer and each hole is formed on each outer circumferential surface. In the low temperature calcined ceramic multilayer board configured to be connected to form a space, each hole formed on each outer circumferential surface of the front pattern layer is formed to be flat, and is isolated from the end of each outer circumferential surface at the position of each hole of the front pattern layer. Characterized in that to form a via hole.

도 1은 종래 사용되는 저온소성세라믹다층기판의 개략적인 결합상태도,1 is a schematic coupling state diagram of a low-temperature fired ceramic multilayer substrate conventionally used;

도 2는 도 1의 저온소성세라믹다층기판의 수지경화상태도,2 is a resin cured state of the low-temperature fired ceramic multilayer substrate of FIG.

도 3은 수지가 도포된 저온소성세라믹다층기판과 메인보드와의 결합상태도,3 is a view showing a state in which the resin-coated low-temperature fired ceramic multilayer board is bonded to the main board,

도 4는 본 발명에 의한 저온소성세라믹다층기판의 개략적인 구성도,4 is a schematic configuration diagram of a low temperature fired ceramic multilayer substrate according to the present invention;

도 5는 종래 저온소성세라믹다층기판과 본 발명에 의한 저온소성세라믹다층기판의 구조비교를 위한 분해도이다.5 is an exploded view for comparing the structure of a conventional low-temperature fired ceramic multilayer board with a low-temperature fired ceramic multilayer board according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 저온 소성 세라믹 다층기판 12: 프론트패턴층10: low temperature calcined ceramic multilayer substrate 12: front pattern layer

14: 그라운드패턴층 16: 인너패턴층14: ground pattern layer 16: inner pattern layer

18: 보텀패턴층 20: 각홀(thruhole)18: bottom pattern layer 20: thruhole

22: 수지 24: 메인보드22: Resin 24: Main Board

30: 저온 소성 세라믹 다층기판 32: 비아홀30: low temperature calcined ceramic multilayer substrate 32: via hole

이하 첨부된 도면을 참고하여 본 발명의 저온 소성 세라믹 다층기판을 상세히 설명하면 다음과 같다.Hereinafter, the low-temperature calcined ceramic multilayer substrate of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 단품 저온 소성 세라믹 다층기판에서 초소형화를 위하여 수지를커버로 사용함에 따라서 수지의 경화과정에 의하여 발생되는 문제점을 해소하기 위한 것으로서, 최상부에 위치한 프론트패턴층(12)의 각홀의 구조를 변형하여 목적을 달성한다.The present invention is to solve the problems caused by the curing process of the resin according to the use of the resin as a cover for miniaturization in a single low-temperature fired ceramic multilayer substrate, the structure of each hole of the front pattern layer 12 located on the top Transformation to achieve the purpose.

도4를 참고하면, 본 발명에 의한 저온 소성 세라믹 다층기판(30)은, 최상부에 위치한 프론트패턴층(12)의 표면상에 비아홀(32)이 형성됨을 알 수 있다. 상기 비아홀(32)은 종래 베어 칩(능동소자)의 열방출 및 접지(GND) 효과를 가지며, 저온 소성 세라믹 다층기판 내부의 서로 다른 층의 수동소자를 서로 연결해 주는 역할을 한다. 이것이 본 발명에서는 수지를 경화하는 과정에서 수지가 하부로 녹아내려서 도포되는 것을 방지하여, 결과적으로는 각홀들에 수지가 도포되는 것을 방지하는 효과가 있는 것이다.Referring to FIG. 4, in the low-temperature calcined ceramic multilayer substrate 30 according to the present invention, it can be seen that the via hole 32 is formed on the surface of the front pattern layer 12 positioned at the top thereof. The via hole 32 has a heat dissipation and ground (GND) effect of a conventional bare chip (active device), and serves to connect passive elements of different layers inside a low-temperature fired ceramic multilayer substrate. In the present invention, this prevents the resin from being applied by melting the resin downward in the process of curing the resin, and consequently, the resin is prevented from being applied to the holes.

최상부의 프론트패턴층(12)에 비아홀(32)이 형성된 것과는 달리, 나머지 그라운드패턴층(14), 인너패턴층(16), 및 보텀패턴층(18)에는 비아홀(32)이 형성되지 않는다. 따라서 나머지 층들에는 종래와 같이 각홀(20)들이 형성되어 있다. 상기 각홀(20)들은 종래와 같이, 특정부품(module)을 실장하고자 하는 기판에 납땜부착 및 금속커버(chasi)의 고정과, 회로적으로는 접지와 단락의 역할을 한다.Unlike the via hole 32 formed in the uppermost front pattern layer 12, the via hole 32 is not formed in the remaining ground pattern layer 14, the inner pattern layer 16, and the bottom pattern layer 18. Accordingly, the holes 20 are formed in the remaining layers as in the prior art. Each of the holes 20 serves as a soldering and fixing of a metal cover (chasi) to the substrate on which a particular module is to be mounted, as well as the ground and the short circuit.

본 발명의 다른 특징으로서는, 각홀(20)과 비아홀(32)의 형성위치가 서로 겹치지 않는것이 바람직하다. 이렇게 겹치지 않게 구성함으로서 수지가 경화과정에서 흘러 내려도 각홀(20)에 도포되지 않고 차단되는 효과가 있다. 물론, 겹치는 부분이 적은 경우에는 수지의 도포량이 적어서 종래 발생되는 문제점을 해소할 수 있으며, 이러한 구조는 설계시에 결정될 수 있다.As another feature of the present invention, it is preferable that the positions where the corner holes 20 and the via holes 32 are formed do not overlap each other. By not overlapping as described above, even if the resin flows down during the curing process, the resin is not applied to the holes 20 and is blocked. Of course, when there are few overlapping parts, the application amount of resin is small and the problem which arises conventionally can be solved, and such a structure can be determined at the time of design.

도 5는 종래 저온 소성 세라믹 다층기판과 본 발명에 의한 저온 소성 세라믹 다층기판의 구조비교를 위한 분해도이다.5 is an exploded view for comparing the structure of a conventional low-temperature calcined ceramic multilayer board and a low-temperature calcined ceramic multilayer board according to the present invention.

도면의 좌측(a)에 수직으로 도시된 것은 종래의 층들이며, 우측(b)에 도시된 것은 본 발명에 의한 층들로서, 각각 상부로부터 프론트패턴층(12), 그라운드패턴층(14), 인너패턴층(16), 및 보텀패턴층(18)을 나타내고 있다.Shown perpendicular to the left side (a) of the figure are conventional layers, and shown to the right (b) are layers according to the present invention, the front pattern layer 12, the ground pattern layer 14, the inner from the top respectively. The pattern layer 16 and the bottom pattern layer 18 are shown.

먼저, 프론트패턴층(12)을 비교하면, 종래에는 다수의 각홀(20)들이 각 외주면을 따라서 형성되어 있으나, 본 발명에서는 각홀(20) 대신에 다수의 비아홀(32)들이 각 외주면에 인접하여 설치됨을 알 수 있다. 그러나, 프론트패턴층(12) 이외의 나머지 층들은 모두 동일하게 각홀(20)들이 설치되어 있음을 알 수 있다. 따라서 프론트패턴층(12)의 표면에 수지가 위치한 상태에서 녹아 흘러 내리더라도 수지는 비아홀(32)들을 통과한 후에 막히게 되므로 각홀(20)들을 따라서 하부로 흘러내리지 못하게 되는 것이다.First, when the front pattern layer 12 is compared, conventionally, a plurality of angle holes 20 are formed along each outer circumferential surface, but in the present invention, a plurality of via holes 32 are adjacent to each outer circumferential surface instead of each hole 20. You can see that it is installed. However, it can be seen that each of the layers other than the front pattern layer 12 is provided with the same holes 20. Therefore, even though the resin melts down while the resin is placed on the surface of the front pattern layer 12, the resin is blocked after passing through the via holes 32, so that the resin does not flow downward along the respective holes 20.

상기와 같이 새롭게 구성된 저온 소성 세라믹 다층기판(30)을 도 3에서와 같이 메인보드(24)에 고정시키는 경우에는, 프론트패턴층(12)의 하부에 있는 각홀(20)들은 수지경화과정을 거치더라도 수지가 도포되지 않은 상태를 유지하기 때문에 메인보드에 용이하게 납땜이 되는 효과가 있다. 따라서 종래와 같은 문제점이 해소된다. 본 발명은 상술한 단품 저온 소성 세라믹 다층기판뿐만 아니라, MLB 등에 적용이 가능함은 명백한 것이다.In the case of fixing the newly formed low temperature calcined ceramic multilayer board 30 to the main board 24 as shown in FIG. 3, each hole 20 in the lower portion of the front pattern layer 12 undergoes a resin curing process. Even if the resin is not applied, the main board has an effect of being easily soldered. Therefore, the same problem as before is solved. It is apparent that the present invention can be applied not only to the above-described single-piece low-temperature calcined ceramic multilayer substrate, but also to MLB.

상기와 같이 본 발명에 의하면 수지를 이용하여 초소형화를 구현하는 경우에수지의 유체성에 의하여 각홀을 차단하여 발생되는 납땜방해요인을 미연에 방지함으로서 저온 소성 세라믹 다층기판과 메인보드를 견고하게 부착시킬 수 있는 이점이 있는 것이다.As described above, according to the present invention, when the microminiaturization is implemented using a resin, the low-temperature calcined ceramic multilayer board and the main board can be firmly attached by preventing the solder barrier caused by blocking each hole due to the fluidity of the resin. There is an advantage that can be.

본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 첨부한 특허청구범위에 속한다 할 것이다.Although the invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that modifications and variations can be made within the spirit and scope of the invention, and such variations or modifications will belong to the appended claims. .

Claims (1)

각 외주면상에 형성된 각홀들을 제거하여 평평하게 구성하고 상기 각홀들의 위치에 각 외주면의 단부와 차단되어서 고립된 비아홀이 형성되어 수직표면상에 회로가 구성된 프론트패턴층과, 상기 프론트패턴층의 하부에 위치하며 각 외주면에 다수의 각홀이 형성되고 접지역할을 하는 그라운드패턴층과, 상기 그라운드패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 인너패턴층과, 상기 인너패턴층의 하부에 위치하며 각 외주면에 각홀이 형성된 보텀패턴층과, 상기 각 층의 각홀들이 서로 수직으로 연결되어 공간부를 형성하는 것을 특징으로 하는 저온 소성 세라믹 다층기판.Each of the holes formed on each outer circumferential surface is removed to form a flat surface, and the via pattern is formed on the vertical surface of the via pattern by forming an isolated via hole which is cut off from the end of each outer circumferential surface at the position of each hole, A ground pattern layer having a plurality of angular holes formed on each outer circumferential surface and serving as a ground, an inner pattern layer disposed at a lower portion of the ground pattern layer, and formed with a angular hole on each outer circumferential surface, A bottom patterned ceramic multilayer substrate having a bottom pattern layer having respective holes formed on an outer circumferential surface thereof, and the respective holes of the respective layers being vertically connected to each other to form a space part.
KR1019990068585A 1999-12-31 1999-12-31 Low Temperature Ceramic Circuit KR100315751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990068585A KR100315751B1 (en) 1999-12-31 1999-12-31 Low Temperature Ceramic Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990068585A KR100315751B1 (en) 1999-12-31 1999-12-31 Low Temperature Ceramic Circuit

Publications (2)

Publication Number Publication Date
KR20010066703A KR20010066703A (en) 2001-07-11
KR100315751B1 true KR100315751B1 (en) 2001-12-12

Family

ID=19635664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990068585A KR100315751B1 (en) 1999-12-31 1999-12-31 Low Temperature Ceramic Circuit

Country Status (1)

Country Link
KR (1) KR100315751B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489820B1 (en) * 2002-11-19 2005-05-16 삼성전기주식회사 Ceramic Multilayer Substrate and its Manufacturing Process
KR100923446B1 (en) * 2008-01-25 2009-10-27 한국과학기술원 LTCC module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
JPH06125178A (en) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk Ceramic multilayer board and its manufacture
KR940020875A (en) * 1993-02-02 1994-09-16 모리시타 요이찌 A WIRING CERAMIC SUBSTRATE AND METHOD OF MANUFACTURING A WIRING CERAMIC SUBSTRATE
JPH0738217A (en) * 1993-07-22 1995-02-07 Nec Corp Ceramic board
JPH11163522A (en) * 1997-09-25 1999-06-18 Nitto Denko Corp Multilayer wiring boar and its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
JPH06125178A (en) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk Ceramic multilayer board and its manufacture
KR940020875A (en) * 1993-02-02 1994-09-16 모리시타 요이찌 A WIRING CERAMIC SUBSTRATE AND METHOD OF MANUFACTURING A WIRING CERAMIC SUBSTRATE
JPH0738217A (en) * 1993-07-22 1995-02-07 Nec Corp Ceramic board
JPH11163522A (en) * 1997-09-25 1999-06-18 Nitto Denko Corp Multilayer wiring boar and its manufacture

Also Published As

Publication number Publication date
KR20010066703A (en) 2001-07-11

Similar Documents

Publication Publication Date Title
US8139368B2 (en) Component-containing module
US7102230B2 (en) Circuit carrier and fabrication method thereof
JP4393400B2 (en) Three-dimensional electronic circuit device and its relay substrate
JP4254248B2 (en) Electronic equipment
JP6354842B2 (en) Resin-sealed module
JP6513966B2 (en) Semiconductor device
US20090202142A1 (en) Circuit board, method for testing circuit board, and method for manufacturing circuit board
US7968800B2 (en) Passive component incorporating interposer
KR100315751B1 (en) Low Temperature Ceramic Circuit
US7515434B2 (en) Technique for enhancing circuit density and performance
US6583019B2 (en) Perimeter anchored thick film pad
JP5577716B2 (en) Circuit module and method for manufacturing circuit module
US20060284310A1 (en) Offset via on pad
WO2019012849A1 (en) Electronic circuit board
JPH05243330A (en) Connecting structure for multilayer interconnection substrate with flip chip ic
US7105923B2 (en) Device and method for including passive components in a chip scale package
KR20060092693A (en) Multi layer printed circuit board and structure for mounting bga semiconductor using the same and method thereof
KR100675223B1 (en) Ceramic package
CN106684067A (en) Package structure of fingerprint identification chip and electronic device
JP2675135B2 (en) Structure of hybrid integrated circuit components
JP2004055978A (en) Wiring board, and connection body between wiring board and extension board
JP6694311B2 (en) Printed wiring board
JP2007027242A (en) Substrate
KR101047713B1 (en) LTC capacitor
US20110127636A1 (en) Integrated passive device assembly

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee