KR100311489B1 - 크로스토크(Crosstalk)측정회로 - Google Patents
크로스토크(Crosstalk)측정회로 Download PDFInfo
- Publication number
- KR100311489B1 KR100311489B1 KR1019980048678A KR19980048678A KR100311489B1 KR 100311489 B1 KR100311489 B1 KR 100311489B1 KR 1019980048678 A KR1019980048678 A KR 1019980048678A KR 19980048678 A KR19980048678 A KR 19980048678A KR 100311489 B1 KR100311489 B1 KR 100311489B1
- Authority
- KR
- South Korea
- Prior art keywords
- crosstalk
- metal line
- voltage
- generator
- mosfet
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 칩 안에서 주파수를 발생하고 측정을 용이하게 하기 위하여 MOSFET의 전류 또는 전압의 변화를 이용한 크로스토크 측정회로에 관한 것으로, 칩 내부에 설치되어 일정한 펄스 신호를 발생하는 펄스 발생부와, 제 1 메탈 라인과 제 2 메탈 라인을 구비하고 상기 제 1 메탈 라인에 상기 펄스 발생부에서 출력되는 펄스 신호을 입력하여 제 2 메탈 라인에 크로스토크를 발생하는 크로스토크 발생 부와, 상기 크로스토크 발생부의 제 1 메탈 라인의 전류 전압을 검출하여 기준값으로 출력하는 크로스토크 기준부와, 상기 크로스토크 발생부의 제 2 메탈 라인의 전류 전압을 검출하여 출력하는 크로스토크 측정부를 포함하여 구성된 것이다.
Description
본 발명은 본 발명은 크로스토크(Crosstalk) 측정회로에 관한 것으로, 특히 칩 안에서 주파수를 발생하고 측정을 용이하게 하기 위하여 MOSFET의 전류 또는 전압의 변화를 이용하여 크로스토크를 측정하는 크로스토크 측정회로에 관한 것이다.
일반적으로 크로스토크(Crosstalk)란 근접한 신호 라인 사이에서 신호 라인간의 커플링 커패시턴스(coupling capacitance)에 의해 어떤 라인으로부터 다른 라인으로 신호 전류가 새는 현상을 말한다.
최근, 반도체 기술이 발전함에 따라, 반도체 칩내에서 배선 라인이 차지하는 영역과 배선 라인의 평균 길이가 계속적으로 증가하고 있으며, 고 밀도 배선이 예기치 않는 신호 문제들을 야기시키고 있고 미래의 기술상에 있어서 회로와 시스템 디자인 목적을 맞추는데 어려움을 주고 있다. 이와 같이 배선의 밀집화에 따라 무시할 수 없는 사항이 크로스토크 현상이므로 크로스토크 현상에 대한 깊은 연구가 필수적이다.
따라서 크로스토크에 의한 문제점을 해결하기 위해서는 크로스토크를 측정하는 것부터 시작되어야 한다.
종래의 크로스토크 측정회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 크로스토크 측정회로의 구성도이다.
종래의 크로스토크 측정회로는 외부에서 펄스 신호를 인가하기 위한 입력 패드(1)와, 상기 입력 패드(1)를 통해 입력된 외부 펄스 신호에 의해 크로스토크를 발생시키는 크로스토크 발생회로(2)와, 상기 크로스토크 발생회로(2)에서 발생된 크로스토크를 측정하기 위한 출력 패드(3)를 포함하여 구성된다.
여기서, 상기 크로스토크 발생회로(2)는 일발향으로 일정 간격을 갖고 배열되는 3개의 배선 라인(4, 5, 6)과, 상기 3개의 배선 라인(4, 5, 6)의 양 끝단에 연결된 복수개의 버퍼(7, 8, 9, 10, 11, 12)와, 일측의 각 버퍼(10, 11, 12)와 접지단 사이에 연결되는 3개의 커패시터(13, 14, 15)등으로 구성된다.
이때, 상기 3개의 배선 라인(4, 5, 6) 중 바깥쪽의 2개 배선 라인(4, 6)의 입력 버퍼(7, 9))에는 입력 패드(1)가 연결되고 가운데 배선 라인(5)의 끝단은 출력 패드(3)가 연결되어 있다.
여기서 미 설명 부호는 파워 패드(16)이다.
이와 같이 구성된 종래의 크로스토크 측정회로의 동작은 다음과 같다.
외부에서 원하는 주파수를 갖는 펄스(Pulse)가 입력 패드(1)를 통해 크로스토크 발생회로(2)에 공급한다. 그러면, 크로스토크 발생회로(2)내에서는 크로스토크가 발생된다. 즉 바깥쪽 2개의 배선 라인(4, 6)에는 외부에서 펄스가 인가되고 가운데 배선 라인(5)에는 외부의 펄스가 인가되지 않았지만, 크로스토크 현상에 의해 가운데 배선 라인(5)에 전압(또는 전류)이 유기된다.
따라서 전자 빔 프로버(E-beam prober) 또는 피코 프로버(pico-prober)를 이용하여 가운데 배선 라인(5)에 연결된 출력 패드(3)에서 유기된 크로스토크 전압을 측정한다.
그러나 상기와 같은 종래의 크로스토크 측정회로에 있어서는 다음과 같은 문제점이 있었다.
즉, 크로스토크에 의해 유기된 크로스토크 전압은 파워가 약하기 때문에 크로스토크 전압을 측정하기 위해 프로버를 출력 패드에 접촉하면 로딩 효과(loading effect)에 의해 유기되는 전압이 감소하여 정확한 크로스토크 전압을 측정하기 어렵다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 칩(Chip) 내부에서 원하는 전압과 주파수를 갖는 펄스를 발생시키고 유기된 크로스토크 전압을 MOSFET의 전류 또는 전압을 이용하여 측정하도록 한 크로스토크 측정회로를 제공하는데 그 목적이 있다.
도 1은 종래의 크로스토크 측정회로의 구성도
도 2는 본 발명 실시예의 크로스토크 측정회로의 블록 구성도
도 3은 본 발명 크로스토크 측정회로에 따른 펄스 발생부의 회로 구성도
도 4는 본 발명 실시예의 크로스토크 측정회로의 상세 구성도
도면의 주요 부분에 대한 부호의 설명
21 : 펄스 발생부 21a, 21b : 인버터부
22 : 크로스토크 발생부 22a, 22b : 메탈 라인
23 : 크로스토크 측정부 24 : 크로스토크 기준부
상기와 같은 목적을 달성하기 위한 본 발명의 크로스토크 측정회로는 칩 내부에 설치되어 일정한 펄스 신호를 발생하는 펄스 발생부와, 제 1 메탈 라인과 제 2 메탈 라인을 구비하고 상기 제 1 메탈 라인에 상기 펄스 발생부에서 출력되는 펄스 신호을 입력하여 제 2 메탈 라인에 크로스토크를 발생하는 크로스토크 발생부와, 상기 크로스토크 발생부의 제 1 메탈 라인의 전류 전압을 검출하여 기준값으로 출력하는 크로스토크 기준부와, 상기 크로스토크 발생부의 제 2 메탈 라인의 전류 전압을 검출하여 출력하는 크로스토크 측정부를 포함하여 구성됨에 그 특징이 있다.
상기와 같은 본 발명의 크로스토크 측정회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 크로스토크 측정회로의 블록 구성도이고, 도 3은 본 발명의 펄스 발생부의 구성도이며, 도 4는 크로스토크 기준부 및 크로스토크 측정부의 구성도이다.
본 발명의 크로스토크 측정 회로는 칩 내부에 설치되어 외부의 제어 신호에의해 상승 시간과 하강 시간이 조절되는 펄스를 발생하는 펄스 발생부(21)와, 상기 펄스 발생부(21)에서 출력되는 펄스신호가 일측 끝단에 인가되는 제 1 메탈 라인(22a)과 제 1 메탈 라인(22a) 평행하게 형성되고 일측 끝단에 일정 전압이 공급되는 제 2 메탈 라인(22b)으로 구성되어 상기 펄스 발생부(21)에서 출력되는 펄스 신호를 입력하여 크로스토크를 발생하는 크로스토크 발생부(22)와, 상기 크로스토크 발생부(22)의 제 1 메탈 라인(22a)의 타측 끝단에 제 1 MOSFET(MOSFET1)의 게이트가 연결되고 제 1 MOSFET(MOSFET1)의 소오스/드레인의 전류 및 전압을 측정하여 크로스토크 기준값으로 출력하는 크로스토크 기준부(24)와, 상기 크로스토크 발생부(22)의 제 2 메탈 라인의 타측 끝단에서 출력되는 크로스토크 전압을 제 2 MOSFET(MOSFET2)의 전류 및 전압의 변화를 이용하여 측정하는 크로스토크 측정부(23)를 포함하여 구성된다.
여기서, 펄스 발생부(21)의 구성은 도 3과 같다.
상기 펄스 발생부(21)는 복수개(5개)의 인버터(Inverter)가 직렬 연결되어 피드백 신호를 반전 출력하는 제 1 인버터부(21a)와, 복수개(3개)의 인버터가 직렬 연결되어 상기 제 1 인버터부(21a)에서 출력되는 신호를 반전 출력하는 제 2 인버터부(21b)로 구성된다.
이와 같이 구성되는 본 발명의 크로스토크 측정회로의 동작은 다음과 같다.
먼저, 상기 펄스 발생부(21)에서 일정 주파수를 갖는 펄스 신호를 크로스토크 발생부(22)의 제 1 메탈 라인(22a)에 인가하면, 상기 제 1 메탈 라인(22a)에 연결된 제 1 MOSFET(MOSFET1)의 게이트에 상기 펄스 신호가 인가되고, 상기 제 1MOSFET(MOSFET1)의 소오스는 전원단(Vcc)에 연결되어 있으므로 게이트에 인가되는 펄스 신호에 따라 전류 및 전압은 소오스에서 드레인으로 흐른다.
따라서 상기 제 1 MOSFET(MOSFET1)의 드레인에 흐르는 전류 및 전압을 전자 빔 프로버 또는 피코 프로버를 이용하여 측정함으로서 크로스토크의 기준값을 측정한다.
그리고 상기 제 1 메탈 라인(22a)에 인가되는 펄스 신호가 유기되어 제 2 메탈 라인(22b)에는 크로스토크 전압이 발생하고, 상기 크로스토크 전압은 제 2 MOSFET(MOSFET2)의 게이트에 인가되고, 상기 제 2 MOSFET(MOSFET2)의 소오스는 전원단(Vcc)에 연결되어 있으므로 게이트에 인가되는 크로스토크 전압에 따라 전류 및 전압은 소오스에서 드레인으로 흐르기 때문에 상기 제 2 MOSFET(MOSFET2)의 드레인에 흐르는 전류 및 전압을 전자 빔 프로버 또는 피코 프로버를 이용하여 측정함으로서 크로스토크 전압을 측정한다.
따라서 본 발명은 상기 크로스토크 기준부(24)를 통해 측정된 기준값과 크로스토크 측정부(23)를 통해 측정된 측정값을 비교하여 크로스토크에 의한 영향을 평가하고 있습니다.
이상에서 설명한 바와 같이 본 발명의 크로스토크 측정회로에 있어서는 다음과 같은 효과가 있다.
본 발명의 크로스토크 측정회로는 크로스토크 발생부의 펄스 신호가 일력되는 제 1 메탈 라인과 크로스토크가 유기되는 제 2 메탈 라인 각각에서 드레인 전류및 전압을 검출하여 크로스토크를 측정하므로 잡음 성분을 제거하여 크로스토크를 측정할 수 있고 크로스토크 측정이 용이하다.
Claims (3)
- 칩 내부에 설치되어 외부의 제어 신호에 의해 상승 시간과 하강 시간이 조절되는 펄스를 발생하는 펄스 발생부와,상기 펄스 발생부에서 출력되는 펄스신호가 일측 끝단에 인가되는 제 1 메탈 라인과 제 1 메탈 라인 평행하게 형성되고 일측 끝단에 일정 전압이 공급되는 제 2 메탈 라인으로 구성되어 상기 펄스 발생부에서 출력되는 펄스 신호를 입력하여 크로스토크를 발생하는 크로스토크 발생부와,상기 크로스토크 발생부의 제 1 메탈 라인의 전류 및 전압을 측정하여 크로스토크 기준값으로 출력하는 크로스토크 기준부와,상기 크로스토크 발생부의 제 2 메탈 라인의 전류 및 전압을 검출하여 측정하는 크로스토크 측정부를 포함하여 구성됨을 특징으로 하는 크로스토크 측정회로.
- 제 1 항에 있어서,상기 크로스토크 기준부는 게이트가 상기 제 1 메탈 라인에 연결된 제 1 MOSFET를 구비하여 상기 제 1 MOSFET의 드레인 전류 및 전압을 검출함을 특징으로 하는 크로스토크 측정회로.
- 제 1 항에 있어서,상기 크로스토크 측정부는 게이트가 제 2 메탈 라인에 연결된 제 2 MOSFET를구비하여 상기 제 2 MOSFET의 드레인 전류 및 전압을 검출함을 특징으로 하는 크로스토크 측정회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048678A KR100311489B1 (ko) | 1998-11-13 | 1998-11-13 | 크로스토크(Crosstalk)측정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048678A KR100311489B1 (ko) | 1998-11-13 | 1998-11-13 | 크로스토크(Crosstalk)측정회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000032274A KR20000032274A (ko) | 2000-06-05 |
| KR100311489B1 true KR100311489B1 (ko) | 2001-11-15 |
Family
ID=19558209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048678A KR100311489B1 (ko) | 1998-11-13 | 1998-11-13 | 크로스토크(Crosstalk)측정회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311489B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10132865B2 (en) | 2015-08-17 | 2018-11-20 | Samsung Electronics Co., Ltd. | Semiconductor chip, test system, and method of testing the semiconductor chip |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102094817B1 (ko) * | 2012-12-20 | 2020-03-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템과 그 동작방법 |
| CN106546904B (zh) * | 2016-10-18 | 2019-01-25 | 瑞斯康达科技发展股份有限公司 | 一种确定信号线间串扰信号的方法及系统 |
-
1998
- 1998-11-13 KR KR1019980048678A patent/KR100311489B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10132865B2 (en) | 2015-08-17 | 2018-11-20 | Samsung Electronics Co., Ltd. | Semiconductor chip, test system, and method of testing the semiconductor chip |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000032274A (ko) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000035053A (ko) | 칩 성능 평가용 발진기 회로, 아이씨 칩 테스트 장치 및 그 방법 | |
| US5453994A (en) | Semiconductor test system, semiconductor test method, method of wiring pattern formation and semiconductor integrated circuit | |
| US6501283B2 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| KR100311489B1 (ko) | 크로스토크(Crosstalk)측정회로 | |
| US8310269B2 (en) | Measurement of partially depleted silicon-on-insulator CMOS circuit leakage current under different steady state switching conditions | |
| KR100304958B1 (ko) | 크로스토크(crosstalk) 측정회로 | |
| US6333680B1 (en) | Method and system for characterizing coupling capacitance between integrated circuit interconnects | |
| NO883758D0 (no) | Datamaskintilkoplet sonde for maaling paa trenivaakretser. | |
| KR100895138B1 (ko) | 지연 회로 | |
| CN101341417A (zh) | 估计输入/输出电路的延迟的方法和相应的设备 | |
| US7081762B2 (en) | Method and apparatus for measuring high speed glitch energy in an integrated circuit | |
| US6472902B2 (en) | Semiconductor device | |
| KR20000003948A (ko) | 부트스트랩 레벨 검출 회로를 포함하는 반도체장치 | |
| JPH04160377A (ja) | 半導体集積回路 | |
| Argüelles et al. | Signature analysis for fault detection of mixed-signal ICs based on dynamic power-supply current | |
| KR200319243Y1 (ko) | 반도체장치의접지노이즈측정장치 | |
| KR940019073A (ko) | 플로우팅 감지 회로 | |
| KR19990053199A (ko) | 테스트를 위한 고속 싱크로너스 메모리 소자 | |
| JP3096189B2 (ja) | 配線容量の測定方法 | |
| KR20040011249A (ko) | 반도체 장치 | |
| KR20000007989A (ko) | 지연시간 측정장치 | |
| KR19990061987A (ko) | 입력핀간 레벨 인식 및 패드 공유회로 | |
| KR19990061989A (ko) | 입력핀간 레벨 인식 및 패드 공유회로 | |
| KR20110087186A (ko) | 온 칩 펄스 제너레이터를 이용한 커패시턴스 측정 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |