KR100308647B1

KR100308647B1 - 종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치

Info

Publication number: KR100308647B1
Application number: KR1019990035788A
Authority: KR
Inventors: 김형욱
Original assignee: 박원배; 주식회사 한화
Priority date: 1999-08-27
Filing date: 1999-08-27
Publication date: 2001-11-01
Also published as: KR20010019408A

Abstract

본 발명은 광가입자 전송시스템에 구비되어 있는 종합정보 통신망 채널 장치에 있어서 운용유지보수 채널 비트에 대한 수신처리 장치를 제공하기 위한 것으로, 본 발명에 따른 장치는, 서브하이웨이를 통해 전송되는 데이타에서 운용유지보수 채널 비트에 상응하는 동기비트가 소정 전송주기의 전송조건에 적합하게 수신되는 지를 검출하는 동기검출수단, 소정 전송주기단위로 동기검출수단으로부터 발생되는 동기검출 정상통보 신호가 수회 이상 발생되면 동기검출 정상통보 신호를 발생하는 에러검출수단, 에러검출수단으로부터 동기검출 정상통보 신호가 발생되면 서브하이웨이를 통해 전송되는 데이타에서 추출한 M비트를 추출된 순서대로 바이트단위로 출력하는 M비트 추출수단, M비트 추출수단으로부터 바이트단위로 출력되는 M비트 데이타를 저장하는 버퍼로 구성된다. 따라서, 기존에 비해 좀더 정확한 M비트 정보를 제공할 수 있어 M비트 수신처리에 대한 신뢰성 및 안정성을 향상시킬 수 있다.

Description

종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치 {APPARATUS FOR RECEIVING THE M CHANNEL BIT IN THE ISDN CHANNEL UNIT}

본 발명은 광가입자 전송시스템(Fiber Loop Carrier, 이하 FLC라고 약함)에 있어서 종합정보 통신망(Integrated Service Digital Network, 이하 ISDN이라 약함) 채널장치(Channel Unit:이하 CU라고 약함)에 관한 것으로서, 특히, 유지보수 채널비트(Maintenance Channel bit, 이하 M 비트라고 약함)에 대한 수신처리의 신뢰성 및 안정성을 향상시킬 수 있는 유지보수 채널비트 수신처리장치에 관한 것이다.

FLC는 가입자의 북미식 기본 군속도인 DS0(64Kbps), 북미식 1차 군속도인 DS1(1.544Mbps), 유럽식 1차 군속도인 DS1E(2.048Mbps) 신호를 동기식 다중 형태인 STM-1(Synchronous Transport Module-1)신호로 다중화하여 155.520Mbps의 광신호로 전송하는 장치이다.

이 장치는 COT(Central Office Terminal, 이하 COT라고 약함)와 RT(Remote Terminal, 이하 RT라고 약함)로 구성된다. COT장치는 전화국에 위치하여 RT장치를 통해서 온 가입자 신호를 교환기나 국간 전송장치에 전달하는 역할을 하고, RT장치는 대용량의 회선이 필요로 하는 가입자측에 위치하여 가입자와 접속하는 장치이다. RT의 경우에는 필요에 따라 옥내 및 옥외에 설치가 가능하며 옥외형의 경우는 별도로 설계된 옥외형 함체내에 설치하여 사용한다.

이러한 FLC가 제공하는 서비스는 각종 음성급 회선(최대 480회선), 2.4∼64Kbps와 N×64Kbps의 디지탈 데이타 회선, ISDN BRI 및 DS1, DS1E의 전용회선 등이 있다. 이 서비스들은 DS1, DS1E 신호를 STM-1 신호로 만드는 공통셀프(Common Shelf)와 음성 및 디지탈 데이타, ISDN가입자 신호를 DS1E신호로 만드는 채널 셀프로 구성된다. 채널 셀프에 구비되는 채널장치로는 DS0급 가입자 채널장치, DS0급 데이타 채널장치, ISDN 채널장치 등이 존재한다.

그 중 ISDN 채널장치는 ECH(Echo Cancellation with Hybrid) 2B1Q(2 Binary 1 Quaternary) 전송방식으로 2B+D 기본 접근 가입자 4회선을 수용할 수 있도록, 도 1에 도시된 바와 같이 릴레이(101), 라인 인터페이스부(103), 라인 터미네이션부(Line Termination Part)(105), PCM(Pulse Code Modulation) 정합 제어부(107), 위상동기루프(109), 정합부(111), 프로세서(113)로 구성된다.

릴레이(101)는 정상시에는 ISDN 가입자의 팁(Tip)/링(Ring)단과 라인 인터페이스부(103)간의 전송로를 제공하고, 테스트시에는 ISDN 가입자의 팁/링단과 미도시된 라인 테스트 유니트(LTU)간의 전송로를 제공하는 역할을 한다. 라인 인터페이스부(103)는 릴레이(101)와 라인 터미네이션부(105)간의 임피던스(Impedance)를 매칭하는 역할을 수행하고, 라인 터미네이션부(105)는 2선 ISDN 가입자로부터의 2B+D+Monitor+C/I(Command/Indication) 정보를 송수신하는 역할을 수행하고, PCM 정합제어부(107)는 B채널 및 D채널정보를 정합부(111)와 PCM형태로 송수신하고, 수신된 C/I(Command/Indication)채널을 이용하여 프로세서(113)로 가입자의 활성/비활성(Act/Deactivation) 요구 및 각종 루프백 요구를 하고, 미도시된 CCU(Clock & Concentration Unit, 이하 CCU라고 약함)로부터 제공되는 4.096MHz클럭 및 8kHz 동기신호를 이용하여 PCL(4.096MHz)과 PFS(8kHz)를 생성하고, 위상동기루프(109)의 기준원(Reference source)으로 MCLK(4.096MHz)를 공급한다.

위상동기루프(109)는 PCM 정합제어부(107)로부터 공급되는 MCLK (4.096MHz)를 기준 클럭으로 하고, 시스템에 동기된 15.36MHz를 발생시켜 라인 터미네이션부(105)로 공급한다. 정합부(111)는 서브하이웨이(SHW)를 통해 미도시된 FRU(FRamer Unit, 이하 FRU라고 약함)와 2B+D+구조의 PCM데이타를 송수신하고, 미도시된 BCMU(Bank Control Management Unit, 이하 BCMU라고 약함)로부터 제공되는 어드레스 및 데이타를 프로세서(113)로 전송하고, 프로세서(113)로부터 제공되는 데이타를 BCMU(미도시됨)측으로 전송하는 역할을 수행한다.

서브하이웨이(SHW)를 통해 정합부(111)와 미도시된 FRU간에 전송되는 데이타는 2B+D+구조로서, 도 2에 도시된 바와 같다. 즉, 한 채널(CHn)당 두개의 음성채널(B1, B2)과 한 개의 데이타 채널(D+)이 할당되는 구조로 데이타가 전송된다. D+채널을 통해 전송되는 각 비트들은 하기의 표 1에서 정의된 바와 같은 용도로 이용될 수 있다.

비트 넘버	용 도
1	DLC 활성화/비활성화 신호
2	DS1E 황색알람비트
3	B1 타임슬롯에 대한 제로 바이트 지시기
4	B2 타임슬롯에 대한 제로 바이트 지시기
5	유지보수(DSL Overhead)채널 비트
6	D 채널 1번째 비트
7	D 채널 2번째 비트
8	1의 밀도 요구 비트

M비트에 대한 정보는 D+채널내의 지정된 비트영역을 통해 전송되는데, 표 1의 경우에는 D+채널의 5번째 비트가 M비트 정보를 전송할 수 있는 비트영역으로 할당되어 있다. 따라서 M비트는 2B+D+ 한 채널당 1비트씩 실려 전송된다. 즉, 도 2에도시된 CH(예를 들어 CH0)당 1비트의 M비트 정보가 실려 전송된다.

이와 같이 한 2B+D+채널당 1비트씩 전송되는 M비트는 48개 단위로 처리되고, 각 M비트당 하나의 동기(Sync) 비트가 할당되는 구조로 운영된다. 즉, 첫번째 2B+D+채널의 M비트가 실릴 수 있는 1 비트영역(표 1과 같은 경우에, D+채널의 5번째 비트영역)에는 첫번째 M비트에 상응하는 1 비트의 동기 비트가 실려 전송되고, 두번째 2B+D+채널의 M비트가 실릴 수 있는 1 비트영역에는 실질적인 첫번째 M비트가 실리고, 세번째 2B+D+채널의 M비트가 실릴 수 있는 1 비트영역에는 두번째 M비트에 상응하는 동기 비트가 실리고, 네번째 2B+D+채널의 M비트가 실릴 수 있는 1 비트영역에는 실질적인 두번째 M비트가 실려 전송된다.

이에 따라 프로세서(113)에서는 96개의 2B+D+채널정보가 수신되는 12ms단위로 수신된 M비트를 정합부(111)로부터 읽어오고, 송출시에도 상술한 바와 같이 동기 비트가 실려 전송될 수 있도록 96비트 스트림을 형성하고, 형성된 96비트 스트림이 순차적으로 1비트씩 M비트가 실릴 수 있는 영역에 실려 서브하이웨이를 통해 FRU(미도시됨)로 전송될 수 있도록 정합부(111)를 제어한다.

따라서 송수신시 첫번째 M비트에 상응하는 동기 비트와 나머지 M비트에 상응하는 동기비트를 구별하기 위해 첫번째 동기 비트와 나머지 동기 비트의 논리상태를 다르게 설정한다. 예를 들어 첫번째 동기비트 정보가 '1'로 설정될 경우에 나머지 동기비트 정보는 '0'으로 설정하여 운영하고, 첫번째 동기비트 정보가 '0'으로 설정될 경우에 나머지 동기비트 정보는 '1'로 설정하여 운영한다. 첫번째 동기비트 정보를 '1'로 설정하여 운영하는 경우에, M비트에 대한 스트림은 「1, M(11), 0,M(12), 0, M(13), 0, M(14), 0, M(15), 0, M(16), 0, M(21),......」순으로 형성된다.

이와 같은 구조로 전송되는 M비트에 대한 수신처리시, 기존의 정합부(111)는 동기비트를 검출하고, 48개의 동기비트가 정상적으로 검출되면, 수신된 M비트를 바이트단위로 프로세서(113)가 읽어갈 수 있도록 저장해 둔다.

도 3은 상술한 바와 같이 수신되는 M비트를 처리하기 위해 정합부(111)내에 구비되는 M비트 수신처리장치의 기능 블럭도로서, 동기검출수단(301), M비트 추출수단(303), 버퍼(305)로 구성된다.

동기검출수단(301)은 미도시된 CCU로부터 제공되는 8kbps의 프레임동기신호(FS)와 2M 클럭신호(2M CLK)에 동기되어 서브하이웨이를 통해 FRU(미도시됨)로부터 2B+D+구조로 전송되는 채널정보중 M비트가 실리는 영역에 실려 있는 동기비트를 검출한다. 검출된 동기비트의 논리상태를 체크한 결과 첫번째 동기비트로 인식되면, 그 이후로 검출되는 47개의 동기비트가 정해진 논리상태로 수신되는 지를 체크하고, 체크결과, 정해진 논리상태로 수신되면, M비트 추출수단(303)으로 OK신호를 통보한다.

그러나 47개의 동기비트의 논리를 체크하는 도중에 첫번째 동기비트와 동일한 논리상태를 갖는 동기비트가 검출되면, 그 전에 체크된 동기비트는 무시하고, 이를 기준으로 그 이후에 47개의 동기비트의 논리를 상술한 바와 같은 방식으로 체크하여 47개의 동기비트가 정상적으로 검출되면, 상술한 바와 같이 M비트 추출수단(303)으로 OK신호를 통보하게 된다.

예를 들어, 상술한 바와 같이 첫번째 동기비트는 '1'로 설정하고, 나머지 47개의 동기비트는 '0'으로 설정하여 운영하는 경우에, 수신된 동기비트의 논리상태가 '1'이면, 이를 첫번째 동기비트로 인식하고, 그 이후에 검출되는 동기비트의 논리상태가 '0'인지를 체크하여 47개에 해당되는 동기비트가 모두 '0'으로 검출되면, M비트 추출수단(303)으로 OK신호를 통보한다.

그러나, 나머지 47개에 해당되는 동기비트를 체크하는 도중에 수신된 동기비트의 논리상태가 '1'로 검출되면, 동기검출수단(301)은 이 시점에서 다시 이후로 수신되는 47개의 동기비트가 '0'인지를 체크하게 된다. 따라서, 나중에 검출된 동기비트 '1'이 잘못된 데이타가 아닌 정상적인 동기비트인 경우에는 별문제가 없으나(이는 나중에 검출된 동기비트 '1'을 검출하기 이전에 검출된 동기비트들은 잘못된 데이타로 간주할 수 있기 때문이다.), 나중에 검출된 동기비트 '1'이 잘못된 데이타이고, 그 다음 12ms주기동안 전송되는 48개의 동기비트들의 첫번째 동기비트의 논리상태가 '0'으로 전송되는 에러가 발생되어, 나중에 검출된 동기비트 '1'이 검출된 이후 47개에 해당되는 동기비트가 '0'으로 검출되면, 동기검출수단(301)은 비정상적인 구간에서 OK신호를 M비트 추출수단(303)으로 출력하게 된다.

예를 들어, 나중에 검출된 동기비트 '1'이 해당 주기의 20번째 동기비트에서 발생된 상황에서 상술한 바와 같이 다음 주기의 첫번째 동기비트가 0으로 검출되면, 다음 주기의 19번째 동기가 0으로 검출된 후, OK신호가 M비트 추출수단(303)으로 통보되는 현상이 발생된다.

M비트 추출수단(303)은 미도시된 CCU로부터 제공되는 FS 및 2M CLK에 동기되어 수신된 2B+D+채널정보에서 추출한 1비트의 M비트 정보를 순차적으로 48개까지 보유하고, 동기검출수단(301)으로부터 OK신호가 통보되면, 보유하고 있는 48개의 M비트 정보를 바이트 단위로 순차적으로 출력하도록 구성된다. 즉, CCU(미도시됨)로부터 제공되는 FS와 2MCLK에 동기되어 12ms주기로 전송되는 48개의 M비트 정보를 1비트씩 보유하게 되는데, 48개의 M비트 정보가 모두 보유된 상태에서 동기검출수단(301)으로부터 OK신호가 통보되지 않고, 다시 새로운 M비트 정보가 추출되면, 먼저 보유된 M비트 정보부터 새로 추출된 M비트 정보로 갱신된다.

이와 같은 방식으로 M비트 추출수단(303)이 운영되기 때문에, 상술한 예와 같이 20번째 동기비트가 '1'로 검출되고, 그 다음 12ms주기의 첫번째 동기비트가 '0'으로 검출되어 그 다음 12ms주기의 19번째 동기비트가 검출된 시점에서 OK신호가 제공되면, M비트 추출수단(303)으로부터 출력되는 처음 19개의 M비트 정보는 그 다음 12ms주기에서 추출된 M비트 정보가 되고, 20번째부터 48번째에 해당되는 M비트 정보는 그 이전의 12ms주기에서 추출된 M비트 정보가 된다.

따라서 버퍼(305)에 바이트단위로 저장된 M비트는 상술한 그 다음 12ms주기에 전송된 19개의 M비트 정보와 그 이전의 12ms주기에 전송된 29개의 M비트 정보로 이루어지고, 프로세서(113)는 이와 같이 잘못 저장된 M비트 정보를 읽어 이전에 읽은 M비트와 비교하게 된다. 비교결과, 이전에 읽은 M비트 정보와 현재 읽은 M비트 정보가 상이한 경우에, 현재 읽은 M비트 정보에 대응되는 조치를 취하게 되는데, 현재 읽은 M비트 정보가 상술한 바와 같이 잘못된 것이므로 이상한 조치결과를 얻게 되거나 에러가 발생하게 된다.

본 발명은 상술한 문제를 해결하기 위하여 안출한 것으로, 광가입자 전송시스템에 구비되어 있는 ISDN 채널장치에서 대향 디바이스로부터의 M비트 수신처리의 신뢰성 및 안정성을 향상시킬 수 있도록 구현한 M비트 수신처리장치를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 광가입자 전송시스템에 구비되어 있는 ISDN 채널장치에서 대향 디바이스로부터 수신되는 M비트에 상응하는 동기비트에 대한 에러검출처리를 수행하여 좀더 정확한 M비트 수신처리가 이루어지도록 구현한 M비트 수신처리장치를 제공하는데 있다.

상기 목적들을 달성하기 위하여 본 발명에 따른 장치는, 광가입자 전송시스템의 채널 셀프내에 구비되어 있는 종합정보 통신망 채널장치(ISDN CU)로 수신되는 운용유지보수 채널 비트에 대한 수신처리장치에 있어서, 서브하이웨이를 통해 데이타가 수신되면, 운용유지보수 채널 비트 용도로 할당된 비트영역에 실려 전송되는 운용유지보수 채널 비트에 상응하는 동기비트를 검출하고, 검출된 동기비트가 운용유지보수 채널 비트의 소정 전송주기에서의 조건을 만족하는 지 여부를 체크한 결과를 출력하는 동기검출수단; 동기검출수단으로부터 소정 전송주기에 대한 동기검출 정상통보가 소정 회수이상 수신되면, 동기검출 정상통보 신호를 출력하는 에러검출수단;서브하이웨이를 통해 수신되는 데이타중 운용유지보수 채널비트 용도로 할당된 비트영역에 실려 있는 운용유지보수 채널 비트 정보를 추출하여 순차적으로 보유하고, 에러검출수단으로부터 동기검출 정상통보 신호가 수신되면, 보유하고 있는 운용유지보수 채널비트를 바이트 단위로 순차적으로 출력하는 운용유지보수 채널 비트 추출수단; 운용유지보수 채널 비트 추출수단으로부터 바이트단위로 전송되는 운용유지보수 채널 비트 정보를 저장하는 버퍼를 포함하는 것을 특징으로 한다.

도 1은 광가입자 전송시스템에 구비되는 종합정보 통신망 채널장치의 일반적인 기능 블럭도이고,

도 2는 2B+D 데이타 구조도이고,

도 3은 도 1에 도시된 바와 같은 종합정보 통신망 채널장치에 구비되어 있는 기존의 유지보수채널 비트 수신처리장치에 대한 기능 블럭도이고,

도 4는 도 1에 도시된 바와 같은 종합정보 통신망 채널장치에 구비되는 본 발명에 따른 유지보수채널 비트 수신처리장치에 대한 기능블럭도이고,

도 5는 도 4의 동작을 설명하기 위한 타이밍도이다.

<도면의 주요부분에 대한 부호의 설명>

401 : 동기 검출수단

403 : 에러 검출수단

405 : M비트 추출수단

407 : 버퍼

이하, 본 발명에 따른 실시예에 대하여 상세하게 설명하기로 한다.

도 4는 광가입자 전송시스템에 구비되는 ISDN 채널장치에 구비되는 본 발명에 따른 유지보수채널(Maintenance Channel, 이하 M이라 약함) 비트 수신처리장치에 대한 기능 블럭도로서, 동기검출수단(401), 에러검출수단(403), M비트 추출수단(405), 버퍼(407)로 구성된다.

이와 같이 구성된 M비트 수신처리장치는 다음과 같이 동작된다.

동기검출수단(401)은 미도시된 CCU(Clock & Concentration Unit, 이하 CCU라고 약함)로부터 제공되는 8kbps의 프레임 동기신호(FS)와 2M 클럭신호(2M CLK)에 동기되어 서브하이웨이를 통해 미도시된 FRU(FRamer Unit)로부터 제공되는 2B+D+구조의 데이타에 실려 있는 M비트에 상응하는 동기비트를 검출한다. M비트에 상응하는 동기비트는 도 3에 대한 설명에서 언급한 바와 같이 D+채널영역중 M비트로 할당된 비트에 실려 전송되고, M비트에 대한 전송주기는 12ms이고, 12ms당 48개의 M비트와 48개의 동기비트가 할당되어 전송된다. 동기비트는 하나의 M비트당 하나씩 할당되도록, 2B+D+ 데이타당 1비트의 동기비트, 1비트의 M비트, 1비트의 동기비트, 1비트의 M비트 순으로 삽입되어 수신된다. 따라서, 동기검출수단(401)은 이와 같은 규칙에 따라 M비트 영역에 삽입되어 전송되는 동기비트를 검출한다.

그리고, 검출된 동기비트가 12ms주기의 첫번째 할당된 동기비트인지를 체크한다. 체크방식은 도 3에 대한 설명에서와 같이 이루어진다. 즉, 첫번째 동기비트와 나머지 47개에 해당되는 동기비트의 논리상태가 상이하도록 설정되므로, 사전에 첫번째 동기비트의 논리상태를 '1'로 정한 경우에, 검출된 동기비트가 '1'인지를 체크한다. 체크결과, '1'이면, M비트에 대한 12ms주기의 시작으로 인식하고, 그 다음 2B+D+채널은 점프하고, 그 다음으로 수신되는 2B+D+채널에 실린 동기비트를 검출하고, 검출된 동기비트가 '0'인지를 체크하는 방식으로 이루어진다. '1'의 상태로 설정되어 있는 동기비트가 검출된 후, 47개의 동기비트가 모두 '0'으로 검출되면, 동기검출수단(401)은 도 5의 (501)에 도시된 바와 같이 12ms 1주기에 대한 동기검출 정상통보 신호(OK)를 에러검출수단(403)으로 전송한다.

이에 따라 에러검출수단(403)은 도 5의 (502)에 도시된 바와 같이 동기검출 정상통보 신호에 대한 수신 회수를 1로 카운트한다. 본 예에서 에러검출수단(403)은 3회 이상 동기검출수단(401)으로부터 동기검출 정상통보 신호가 수신되면, M비트 추출수단(405)으로 동기검출 정상통보 신호를 전송하도록 설계되어 있다. 여기서 수신 회수는 다른 값으로 설정될 수도 있다. 그러나 수신 회수는 12ms단위로 수신처리되는 M비트의 변동이 거의 발생되지 않는 범위내에서 결정한다.

한편, 에러검출수단(403)은 현재 수신 회수가 '1'임으로 M비트 추출수단(405)으로 동기검출 정상통보 신호(OK)를 전송하지 않으면서, 수신 회수가 1로 카운트된 후, 12ms가 경과하였는 지를 체크한다.

동기검출수단(401)에서는 계속해서 상술한 바와 동일한 방식으로 서브하이웨이를 통해 전송되는 데이타에서 M비트에 상당하는 동기비트를 검출하고, 48개의 동기비트가 정상적으로 검출되면, 도 5의 (501)에 도시된 바와 같이 12ms가 경과된 시점에서 에러검출수단(403)으로 동기검출 정상통보 신호(OK)를 발생한다. 이에 따라 에러검출수단(403)에서의 수신 회수는 도 5의 (502)에 도시된 바와 같이 '2'가 되나, '3'에 도달하지는 않았으므로 여전히 M비트 추출수단(405)으로는 동기검출 정상통보 신호가 제공되지 않는다.

그 다음 12ms 주기동안 동기검출수단(401)에서 동기비트를 검출한 결과, 정상적으로 동기비트가 검출되지 않으면, 도 5의 (501)에 도시된 바와 같이 동기검출 정상통보 신호가 발생되지 않는다. 이에 따라 에러검출수단(403)의 수신 회수는 도 5의 (502)에 도시된 바와 같이 '0'으로 클리어되어, M비트 추출수단(405)으로는 계속해서 동기검출 정상통보 신호(OK)가 제공되지 않고, M비트 추출수단(405)은 서브하이웨이를 통해 수신되는 M비트를 프레임동기신호(FS)와 2M CLK에 동기되어 1비트단위로 48개까지 보유하는 과정을 반복 수행하게 된다.

그러나, 도 5의 (501)에 도시된 바와 같이, 동기검출수단(401)으로부터 제공된 동기검출 정상통보 신호가 3회이상 발생되면, 에러검출수단(403)에서의 수신 회수는 도 5의 (503)에 도시된 바와 같이 '3'이 되어, M비트 추출수단(405)으로 제공되는 동기검출 정상통보 신호(OK)의 논리상태는 액티브 하이상태로 제공된다.

이에 따라 M비트 추출수단(405)은 보유하고 있던 48개의 M비트 정보를 바이트단위로 순차적으로 출력한다. 즉, M비트 추출수단(405)은 48개의 D플립플롭으로 구현될 수 있는데, 이와 같이 48개의 D플립플롭으로 구현된 경우에 처음 8개의 D플립플롭에 보유하고 있는 M비트 데이타가 먼저 출력되고, 그 다음 8개의 D플립플롭에 보유하고 있는 M비트 데이타가 출력되어 6회에 걸려 버퍼(407)로 모두 전송된다.

버퍼(407)는 바이트단위로 인가되는 M비트를 바이트단위로 저장하고, 프로세서(113)는 버퍼(407)에 저장된 M비트를 12ms 주기로 읽어간다. 프로세서(113)의 읽기단위는 바이트단위로 이루어진다. 그리고 상술한 도 3에서 설명한 바와 같이 48개의 M비트가 모두 읽혀지면, 이전 주기에서 읽혀진 48개의 M비트와 비교하고, 동일하면, 어떠한 조치도 취하지 않으나 동일하지 않으면, 현재 읽혀진 M비트를 분석하여 대응되는 조치를 취한다.

그리고, 도 5에 도시된 바와 같이 에러검출수단(403)의 수신 회수가 '3'인 상태에서, 동기검출수단(401)으로부터 12ms가 경과한 시점에서 동기검출 정상통보 신호가 발생되면, 에러검출수단(403)의 수신 회수는 '4'로 카운트되고, M비트 추출수단(405)으로 제공되는 동기검출 정상통보 신호의 논리상태는 계속해서 액티브 하이상태를 유지하게 된다. 이 액티브 하이상태는 동기검출수단(401)으로부터 12ms주기로 발생되어야 할 동기검출 정상통보 신호가 발생되지 않아 에러검출수단(403)의 수신 회수가 '0'으로 클리어될 때까지 지속된다.

M비트 추출수단(405)으로 제공되는 동기검출 정상통보 신호의 논리상태가 계속 액티브 하이상태로 유지되면, M비트 추출수단(405)은 도 5의 (504)에 도시된 바와 같이 추출된 순서대로 바이트단위의 M비트 데이타를 버퍼(407)로 계속 전송한다. 이에 따라 버퍼(407)에 저장된 M비트 데이타는 12ms단위로 갱신된다.

상술한 바와 같이, 본 발명은 광가입자 전송시스템의 ISDN 채널장치에서 이루어지는 M비트에 대한 수신처리시, 동기비트 검출에 대한 정상통보 신호(OK)가 연속해서 수 회이상 검출되면, 추출된 M비트 정보를 버퍼에 저장시켜 프로세서가 읽어가도록 함으로써, M비트 정보에 대해 좀더 정확한 수신결과를 프로세서로 제공할 수 있어 M비트의 수신처리의 신뢰성 및 안정성을 향상시킬 수 있는 효과가 있다.

Claims

광가입자 전송시스템의 채널 셀프내에 구비되어 있는 종합정보 통신망 채널장치(ISDN CU)로 수신되는 운용유지보수 채널 비트에 대한 수신처리장치에 있어서,

서브하이웨이를 통해 데이타가 수신되면, 상기 운용유지보수 채널 비트 용도로 할당된 비트영역에 실려 전송되는 상기 운용유지보수 채널 비트에 상응하는 동기비트를 검출하고, 검출된 동기비트가 상기 운용유지보수 채널 비트의 소정 전송주기에서의 조건을 만족하는 지 여부를 체크한 결과를 출력하는 동기검출수단;

상기 동기검출수단으로부터 상기 소정 전송주기에 대한 동기검출 정상통보가 소정 회수이상 수신되면, 상기 동기검출 정상통보 신호를 출력하는 에러검출수단;

상기 서브하이웨이를 통해 수신되는 데이타중 상기 운용유지보수 채널비트 용도로 할당된 비트영역에 실려 있는 상기 운용유지보수 채널 비트 정보를 추출하여 순차적으로 보유하고, 상기 에러검출수단으로부터 상기 동기검출 정상통보 신호가 수신되면, 보유하고 있는 운용유지보수 채널비트를 바이트 단위로 순차적으로 출력하는 운용유지보수 채널 비트 추출수단;

상기 운용유지보수 채널 비트 추출수단으로부터 바이트단위로 전송되는 상기 운용유지보수 채널 비트 정보를 저장하는 버퍼를 포함하는 것을 특징으로 하는 종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치.
제 1 항에 있어서, 상기 에러검출수단은,

상기 소정 전송주기로 상기 동기검출수단으로부터 상기 동기검출 정상통보 신호가 전송되지 않으면, 상기 정상통보 신호에 대한 수신 회수를 클리어하고, 상기 수신 회수가 소정 회수에 도달하는 시점부터 상기 수신 회수가 클리어되기 전까지 상기 운용유지보수 채널 비트 추출수단으로 제공되는 상기 동기검출 정상통보 신호의 논리상태가 하나로 계속 유지되도록 구성됨을 특징으로 하는 종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치.
제 1 항 또는 제 2 항에 있어서, 상기 유지보수채널 비트 수신처리장치는 상기 종합정보 통신망 채널장치내에 구비되어, 대향 다바이스와의 정합기능을 수행하는 정합부내에 구비되는 것을 특징으로 하는 종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치.
제 3 항에 있어서, 상기 수신 회수는 상기 소정 전송주기단위로 수신처리되는 상기 운용유지보수 채널 비트의 변경이 발생되지 않는 범위내에서 결정되는 것을 특징으로 하는 종합정보 통신망 채널장치에 있어서 유지보수채널 비트 수신처리장치.