KR100307397B1 - Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer - Google Patents
Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer Download PDFInfo
- Publication number
- KR100307397B1 KR100307397B1 KR1019990022007A KR19990022007A KR100307397B1 KR 100307397 B1 KR100307397 B1 KR 100307397B1 KR 1019990022007 A KR1019990022007 A KR 1019990022007A KR 19990022007 A KR19990022007 A KR 19990022007A KR 100307397 B1 KR100307397 B1 KR 100307397B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- seed layer
- caf
- ceo
- Prior art date
Links
- 229910021424 microcrystalline silicon Inorganic materials 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 239000011521 glass Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 title claims description 9
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 title 1
- 229910000420 cerium oxide Inorganic materials 0.000 title 1
- 239000010436 fluorite Substances 0.000 title 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 title 1
- 229910004261 CaF 2 Inorganic materials 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 11
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 9
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 239000008188 pellet Substances 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000005406 washing Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 27
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000002156 mixing Methods 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
단결정 실리콘과 결정구조가 동일한 씨앗층을 유리기판 위에 형성하고 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여 만든 대면적, 저온, 고이동도의 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법에 관한 것이다. 본 발명에 따르면, 박막 트랜지스터의 제조공정에 있어서, 후열처리 공정없이 유리기판 위에 Si 격자상수와 결정구조가 동일한 CaF2와 CeO2씨앗층을 적용하여 미세결정 규소박막을 성장시킨다. 본 발명의 제 1 실시 예에서는, 단일의 유리 기판을 준비하여 세척한후, 세척된 유리기판 상에 CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다. 씨앗층을 형성한 후에는 PECVD를 이용하여 씨앗층 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층을 증착시킨다. 이때, 반응기체로서 사용되는 SiH4는 He으로 80% 희석시킨후 H2를 혼합하여 사용한다.Thin-film transistors with a large-area, low-temperature, high-mobility microcrystalline silicon thin film formed by forming a seed layer with the same crystal structure as single crystal silicon on a glass substrate and applying the existing a-Si: H thin film manufacturing equipment. It relates to a manufacturing method of. According to the present invention, in the manufacturing process of a thin film transistor, a microcrystalline silicon thin film is grown by applying a CaF 2 and CeO 2 seed layer having the same crystal structure as a Si lattice constant on a glass substrate without a post-heat treatment process. In a first embodiment of the present invention, a single glass substrate is prepared and washed, and then a CaF 2 or CeO 2 layer is deposited on the cleaned glass substrate using PVD or sputtering. At this time, a pellet type CaF 2 having a diameter of 3 to 5 mm and a purity of 99.95% or more is used as the CaF 2 deposition raw material. The CeO 2 layer can be grown reactively using a Ce pure metal target or can be grown using a CeO 2 target. After the seed layer is formed, microcrystalline silicon is grown directly on the seed layer at low temperature by PECVD to deposit the μc-Si active layer. At this time, SiH 4 used as the reactor is diluted with He 80% and used by mixing H 2 .
Description
본 발명은 박막 트랜지스터의 제조에 관한 것으로, 더욱 상세하게는 단결정 실리콘과 결정구조가 동일한 씨앗층을 유리기판 위에 형성하고 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여 만든 대면적, 저온, 고이동도의 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to the manufacture of a thin film transistor, and more particularly, to form a seed layer having the same crystal structure as a single crystal silicon on a glass substrate and a large area made by applying the a-Si: H thin film manufacturing equipment used previously, A method for manufacturing a thin film transistor having a low temperature, high mobility microcrystalline silicon thin film.
기존의 박막 트랜지스터(Thin Film Transistor; 이하, TFT라 칭함)에 사용되어온 수소화된 비정질 실리콘(a-Si:H)은 300℃ 이하의 공정온도에서 제작된다. a-Si:H TFT-LCD는 차세대 평판표시장치로서, 경량, 박형으로 고화질, 고정세를 실현하는 새로운 영상표시장치이다. 이러한 특징을 살려 지금까지의 CRT(cathode ray tube)로서는 만들 수 없었던 전자수첩, 펜입력 컴퓨터 등의 휴대용 정보 단말기와 워드프로세서, 노트북 PC, 워크스테이션 등의 흑백 및 컬러 LCD, 그리고 휴대용 TV, 벽걸이 TV, 컬러 LCD, 고품위 TV(high definition television) 등의 다양한 상품에 응용되고 있다.Hydrogenated amorphous silicon (a-Si: H), which has been used in conventional thin film transistors (hereinafter, referred to as TFTs), is manufactured at a process temperature of 300 ° C or lower. a-Si: H TFT-LCD is a next-generation flat panel display that is a new image display device that realizes high quality and high definition with light weight and thinness. Taking advantage of these characteristics, portable information terminals such as electronic notebooks and pen input computers, black and white and color LCDs such as word processors, notebook PCs, and workstations, which have not been made by conventional cathode ray tubes (CRT), and portable TVs and wall-mounted TVs It is being applied to various products such as color LCD, high definition television.
최근 TFT-LCD active layer 제조기술에 있어서 문제점이 되는 것은 이동도, 저온성장, 공정단순화, 신뢰도향상 그리고 대면적화 기술이다. 특히, TFT-LCD의 고정세화, 대면적화 추세에 따라 향후에는 a-Si:H TFT에 있어서 이동도가 높은 μc-Si의 연구개발이 필요하다.Problems in the recent TFT-LCD active layer manufacturing technology are mobility, low temperature growth, process simplicity, reliability improvement and large area technology. In particular, in accordance with the trend toward higher resolution and larger area of TFT-LCD, it is necessary to research and develop μc-Si having high mobility in a-Si: H TFT in the future.
이와 관련하여, 30' UXGA(Ultra extended graphic array)급의 a-Si TFT LCD 평판표시 장치는 고화질 표시장치로써 앞으로 PDP(Plasma display panel)와 LCD가 30' 이상의 대화면 디스플레이 시장에서 경쟁할 수 있는 기틀을 마련하였다. 그런데, a-Si:H TFT의 이동도는 1cm2/V·s 이하로써, 30'이상의 UXGA급에서는 낮은 이동도에 의해 스위칭 응답특성과 개구율특성이 저하 된다. 따라서, a-Si:H TFT의 이동도 향상이 필수적이다.In this regard, the 30 'UXGA (Ultra extended graphic array) class a-Si TFT LCD flat panel display is a high-definition display that will enable PDP (Plasma display panel) and LCD to compete in the large 30' or larger display market. Prepared. However, the mobility of the a-Si: H TFT is 1 cm 2 / V · s or less, and in the UXGA class of 30 'or more, the switching response characteristic and the aperture ratio characteristic are deteriorated due to the low mobility. Therefore, the mobility improvement of a-Si: H TFT is essential.
이동도 향상을 위해서는 50nm 이상의 결정립 크기(grain size)를 가지는 TFT의 전계효과 이동도를 10 cm2/V·s 이상으로 달성하여야 한다.In order to improve mobility, the field effect mobility of a TFT having a grain size of 50 nm or more must be achieved at 10 cm 2 / V · s or more.
현재 이동도 향상을 위한 poly-Si TFT를 이용한 응용연구가 가속되고 있으며, 그 예로서 SPC(solid phase crystallization), MIC(Metal induced crystallization), MILC(Metal induced lateral crystallization), Microwave 결정화, ELA(Excimer laser annealing)를 이용한 것들이 있다. 하기 표 1에는 MIC, MILC, Microwave 결정화, ELA 등의 다양한 결정화 방법이 나타나 있다.Currently, application research using poly-Si TFT to improve mobility has been accelerated. For example, SPC (solid phase crystallization), MIC (metal induced crystallization), MILC (metal induced lateral crystallization), microwave crystallization, ELA (Excimer) laser annealing). Table 1 below shows various crystallization methods such as MIC, MILC, microwave crystallization, and ELA.
표 1. 기존 열처리 방식에 따른 Si의 결정립 크기와 열처리조건Table 1. Grain size and heat treatment condition of Si according to the existing heat treatment method
그런데, SPC와 Microwave 결정화 방법은 600℃ 이상의 후속 공정이 필요하기때문에 유리기판의 사용에 한계가 있다. MIC와 MILC 기법은 500℃ 정도의 온도에서 결정화시에 유입되는 금속계열에 의한 오염이 문제시된다. ELA기법은 Si 박막의 균일도 향상이 필요하며, 또한 고가의 레이저 장비 사용이 요구되어 생산단가 측면에서 양산의 문제점을 야기한다.By the way, SPC and microwave crystallization method has a limitation in the use of glass substrate because the subsequent process of 600 ℃ or more is required. In the MIC and MILC techniques, contamination by metals introduced during crystallization at temperatures around 500 ° C is problematic. The ELA technique needs to improve the uniformity of the Si thin film, and also requires the use of expensive laser equipment, causing problems in mass production in terms of production cost.
이러한 poly-Si 박막은 기존의 PECVD(Plasma enhanced chemical vapor deposition), LPCVD(Low pressure chemical vapor deposition)를 이용하여 a-Si:H을 증착한 후 금속유도현상, Microwave, Excimer laser와 같은 후결정화 공정을 거치기 때문에 공정단계가 증가하며, 박막의 균일도, 박막내 불순물 오염등의 문제점을 가지고 있다.The poly-Si thin film is a plasma-enhanced chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD) using a-Si: H deposition and post-crystallization process such as metal induced phenomenon, microwave, Excimer laser Since the process step increases, there is a problem such as the uniformity of the thin film, contamination of impurities in the thin film.
특히, 이러한 공정은 30'이상의 대면적 표시장치에는 불리하므로, 대면적 고이동도 실리콘 박막 직접성장이 요구된다. 또한, UXGA와 같은 고해상도 표시장치를 위해 이동도가 10 cm2/V·s 이상이 필요하며, 이동도 향상은 비정질 실리콘을 결정화하여야만 달성할 수 있다.In particular, such a process is disadvantageous for a large area display device of 30 'or larger, and therefore direct growth of large area high mobility silicon thin film is required. In addition, a mobility of 10 cm 2 / V · s or more is required for a high resolution display device such as UXGA, and mobility improvement may be achieved only by crystallizing amorphous silicon.
그러나, 이동도가 향상된 poly-Si을 제작한다는 장점은 있으나, 결정화를 위한 금속층의 확산이나 고 밀도에너지에 의한 Si 박막의 열화등 아직도 양산을 위한 문제가 나타나고 있으며, 동시에 대면적의 디스프레이 패널에 이용하는데 어려움이 있다. 이러한 600℃ 이상의 높은 결정화온도, 고에너지, 그리고 열처리시간은 30' UXGA급 이하의 디스플레이에의 적용을 어렵게 하고 있어서, 아직도 a-Si:H 활성층을 이용하고 있다. 따라서, 30' UXGA급 이상의 디스플레이에 적용이 가능한 보다 높은 이동도를 갖는 소자의 개발 필요성이 대두되고 있다.However, although there is an advantage in producing poly-Si with improved mobility, there are still problems for mass production, such as diffusion of a metal layer for crystallization or deterioration of a Si thin film due to high density energy, and at the same time, it is used for large-area display panels. There is a difficulty. The high crystallization temperature, high energy, and heat treatment time of 600 DEG C or higher make it difficult to apply to a display of 30'UXGA level or less, and still uses an a-Si: H active layer. Therefore, there is a need to develop a device having a higher mobility applicable to a display of 30 'UXGA class or more.
본 발명은 상기와 같은 종래의 문제점 및 과제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 기존의 방법보다 낮은 공정온도인 400℃ 이하에서 오염이 없고 균일하게 높은 이동도 특성을 갖는 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법을 제공하는데 있다.The present invention has been made to solve the conventional problems and problems as described above, the object of the present invention is a microcrystalline silicon having a uniformly high mobility characteristics without contamination at 400 ℃ or less process temperature lower than conventional methods There is provided a method of manufacturing a thin film transistor having a thin film.
도 1a는 본 발명의 바람직한 제 1 실시 예에 따라 제조된 탑 게이트형 박막 트랜지스터(Top gate type TFT)의 구조를 나타낸 도면,1A is a view showing the structure of a top gate type TFT fabricated according to a first embodiment of the present invention;
도 1b는 본 발명의 바람직한 제 2 실시 예에 따라 제조된 바텀 게이트형 박막 트랜지스터(Bottom gate type TFT)의 구조를 나타낸 도면,1B is a view illustrating a structure of a bottom gate type TFT manufactured according to a second exemplary embodiment of the present invention;
도 2는 씨앗층 적용에 따른 미세결정 실리콘 형성의 결과 그래프,2 is a graph of the results of microcrystalline silicon formation according to the seed layer application,
도 3은 씨앗층의 유/무에 따른 a-Si:H와 μc-Si의 X-선 회절 그래프, 그리고3 is an X-ray diffraction graph of a-Si: H and μc-Si with and without seed layer, and
도 4는 씨앗층의 유/무에 따른 실리콘 박막 표면구조의 검사 결과를 보여주는 전자 주사현미경 사진이다.Figure 4 is an electron scanning microscope photograph showing the inspection result of the surface structure of the silicon thin film with or without the seed layer.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
10 : 탑 게이트형 박막 트랜지스터10: top gate thin film transistor
20 : 바텀 게이트형 박막 트랜지스터20: bottom gate type thin film transistor
100 : 기판 200 : 씨앗층100: substrate 200: seed layer
300 : μc-Si 활성층 400,450 : n+ μc-Si층300: μc-Si active layer 400,450: n + μc-Si layer
500 : 게이트 절연막 600 : 게이트 금속500: gate insulating film 600: gate metal
700 : 드레인 750 : 소오스700: drain 750: source
상기와 같은 목적을 달성하기 위해서, 본 발명은,In order to achieve the above object, the present invention,
유리기판을 세척하는 단계(S1);Washing the glass substrate (S1);
세척된 유리기판 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(S2);Depositing a seed layer made of CaF 2 or CeO 2 using PVD or sputtering on the cleaned glass substrate (S2);
PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(S3);Directly growing microcrystalline silicon on the seed layer at low temperature using PECVD (S3);
상기 미세결정 실리콘 상에 n+ μc-Si층을 형성시키는 단계(S4);Forming an n + μc-Si layer on the microcrystalline silicon (S4);
상기 n+ μc-Si층을 형성한 후에 CVD 또는 RF 스퍼터링공정을 이용하여 강유전체인 SiO2또는 SiNx를 상기 n+ μc-Si층 위에 증착시켜서 게이트 절연막을 형성하는 단계(S5);Forming a gate insulating film by depositing a ferroelectric SiO 2 or SiN x on the n + μc-Si layer by using a CVD or RF sputtering process after forming the n + μc-Si layer (S5);
상기 게이트 절연막을 형성한 후에는, 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(S6);After forming the gate insulating layer, depositing chromium (Cr) or aluminum (Al) as a gate metal and patterning the gate electrode to form a gate electrode (S6);
상기 게이트 전극을 형성한 후에는, 상기 게이트 전극 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.After the gate electrode is formed, depositing aluminum (Al) or an aluminum alloy on the gate electrode, and then etching a dry etching method using a photoresist (PR) as a mask to form a drain and a source. It provides a method for manufacturing a thin film transistor, characterized in that.
이와는 달리, 본 발명은,In contrast, the present invention,
유리기판을 세척하는 단계(SS1);Washing the glass substrate (SS1);
세척된 유리기판 상에 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(SS2);Depositing chromium (Cr) or aluminum (Al) as a gate metal on the cleaned glass substrate and then patterning to form a gate electrode (SS2);
상기 게이트 전극 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(SS3);Depositing a seed layer made of CaF 2 or CeO 2 on the gate electrode by using PVD or sputtering (SS3);
PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(SS4);Directly growing microcrystalline silicon on the seed layer at low temperature using PECVD (SS4);
상기 미세결정 실리콘을 패터닝한후 상기 씨앗층 위에 n+ μc-Si층을 형성시키는 단계(SS5);Patterning the microcrystalline silicon to form an n + μc-Si layer on the seed layer (SS5);
상기 n+ μc-Si층을 형성한 후에는, 상기 n+ μc-Si층 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.After the n + μc-Si layer is formed, an aluminum (Al) or aluminum alloy is deposited on the n + μc-Si layer, and then the photoresist (PR) is etched by dry etching to form a drain and source. It provides a method of manufacturing a thin film transistor comprising the step of forming a.
상기 CaF2의 증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용하고, 상기 CeO2은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나 CeO2타겟을 사용하여 성장시킨다.As the CaF 2 deposition material, a pellet type CaF 2 having a diameter of 3 to 5 mm and a purity of 99.95% or more is used, and CeO 2 is grown reactively using a Ce pure metal target or a CeO 2 target.
상기 단계(S3) 또는 (SS4)에서는, SiH4를 He으로 80% 희석시킨후 H2와 혼합한 것을 반응기체로 사용하고, 반응기 내의 내부압력을 10-7torr이하로 유지시킨 후 100 sccm의 He를 주입하여 50W의 RF 전력으로 플라즈마를 형성시키고, 상기 플라즈마 형성후에는 상기 반응기의 내부압력을 88mtorr로 유지하고 기판온도는 300℃로 유지시킨 상태에서 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 기체를 반응시키면서 1시간동안 0.18Å/s의 증착속도로 상기 미세결정 실리콘을 형성시킨다.In the step (S3) or (SS4), SiH 4 diluted with He by 80% and mixed with H 2 is used as a reactor body, the internal pressure in the reactor is maintained at 10 -7 torr or less and then 100 sccm He is injected to form a plasma with RF power of 50 W. After plasma formation, 2 sccm of SiH 4 gas diluted in He is injected while maintaining the internal pressure of the reactor at 88 mtorr and the substrate temperature at 300 ° C. 32 sccm of H 2 is injected to form the microcrystalline silicon at a deposition rate of 0.18 dl / s for 1 hour while reacting the gas.
이하, 첨부된 도면들을 참조로하여 본 발명에 따른 박막 트랜지스터의 제조방법에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a thin film transistor according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에서는, 단결정 실리콘과 표면 구조가 동일하며 격자상수가 일치하는 CaF2와 CeO2를 유리기판 위에 먼저 성장시켜서 미세결정 실리콘 박막제조의 씨앗층(seed layer)으로 이용하며, 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여, 대면적, 저온, 고이동도의 실리콘 제조를 구현한다.In the present invention, CaF 2 and CeO 2 having the same surface structure as single crystal silicon and having the same lattice constant are first grown on a glass substrate to be used as a seed layer of microcrystalline silicon thin film. -Si: H thin film manufacturing equipment is applied as it is to realize large area, low temperature, high mobility silicon production.
고이동도 달성에 필수 요건인 결정립은 핵자형성에 크게 좌우되는데, 본 발명에서는 단결정 Si와 동일한 핵자를 제공하는 씨앗층으로서 CaF2, CeO2등의 박막을 사용함으로써, 10 cm2/V·s 이상의 μc-Si를 제조한다.Crystal grains, which are essential for achieving high mobility, are highly dependent on nucleation. In the present invention, by using a thin film such as CaF 2 or CeO 2 as a seed layer that provides the same nucleus as single crystal Si, 10 cm 2 / V · s The above μc-Si is prepared.
하기표 2에서 나타낸바와 같이 실리콘과 격자상수가 유사하며 동시에 결정구조가 유사하다는 것에 착안하여 유리기판 위에 후결정화 공정 없이 결정성장을 얻을 수 있다. 또한, 이러한 씨앗층들은 유리 기판 위에서 쉽게 결정성장이 가능하고, 이 씨앗층 위에 다시 μc-Si 박막층을 직접 제조한다. 씨앗층과 μc-Si 박막층의 형성은 모두 저온공정인 400℃ 이하에서 실행된다. 실리콘 박막이 직접 미세결정으로 성장되기 때문에 균일한 특성이 달성되며 기존에 사용되던 시스템과도 호환 가능하다.As shown in Table 2 below, the crystal growth can be obtained without the post-crystallization process on the glass substrate by paying attention to the fact that the lattice constant is similar to silicon and the crystal structure is similar. In addition, these seed layers can be easily grown on the glass substrate, and again on the seed layer to produce a μc-Si thin film layer directly. The formation of the seed layer and the μc-Si thin film layer are all performed at 400 ° C or lower, which is a low temperature process. Since the silicon thin film is grown directly into microcrystals, uniform characteristics are achieved and are compatible with existing systems.
표 2. 본 발명에서 사용되는 물질과 물성 변수Table 2. Materials and Physical Properties Used in the Invention
본 발명에서 적용하는 제조방법은 현재 TFT-LCD panel의 가장 많이 이용되는 corning 1737 glass 기판을 사용하며, 유리기판으로부터 발생되는 유기물의 확산을 방지하고 접착력을 강하게 하기 위하여 유기물 세척을 행한다. 본 발명의 핵심인 씨앗층으로서 이용되는 CaF2또는 CeO2층을 세척된 유리기판 위에 PVD(evaporation 또는 E-beam) 또는 스퍼터링 방법으로 제조한다.The manufacturing method applied in the present invention uses a corning 1737 glass substrate which is currently used most of the TFT-LCD panel, and performs the organic cleaning to prevent the diffusion of organic matter generated from the glass substrate and to strengthen the adhesion. A CaF 2 or CeO 2 layer used as a seed layer, which is the core of the present invention, is prepared on a cleaned glass substrate by PVD (evaporation or E-beam) or sputtering.
씨앗층 성장후 저온에서 미세결정 실리콘을 직접성장하기 위하여 PECVD(plasma enhanced chemical vapor deposition) 기법이 사용한다.Plasma enhanced chemical vapor deposition (PECVD) is used to directly grow microcrystalline silicon at low temperature after seed layer growth.
도 1a는 본 발명의 바람직한 제 1 실시 예에 따라 제조된 탑 게이트형 박막 트랜지스터(Top gate type TFT)의 구조를 나타낸 도면이다.1A is a diagram illustrating a structure of a top gate type TFT manufactured according to a first exemplary embodiment of the present invention.
도 1a에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따르면, 단일의 유리 기판(100)을 준비하여 세척한후, 세척된 유리기판(100) 상에 씨앗층(200)으로서CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다.As shown in FIG. 1A, according to a first embodiment of the present invention, after preparing and washing a single glass substrate 100, CaF 2 or as a seed layer 200 on the cleaned glass substrate 100 is prepared. CeO 2 layers are deposited using PVD or sputtering methods. At this time, a pellet type CaF 2 having a diameter of 3 to 5 mm and a purity of 99.95% or more is used as the CaF 2 deposition raw material. The CeO 2 layer can be grown reactively using a Ce pure metal target or can be grown using a CeO 2 target.
씨앗층(200)을 형성한 후에는 PECVD를 이용하여 씨앗층(200) 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층(300)을 증착시킨다.After the seed layer 200 is formed, microcrystalline silicon is directly grown on the seed layer 200 at low temperature by PECVD to deposit the μc-Si active layer 300.
이때, 반응기체로서 사용되는 SiH4은 He으로 80% 희석시킨후 H2를 혼합하여 사용한다. 그리고, 반응기의 내부압력을 10-7torr이하로 유지시킨후, 100sccm의 He를 주입하여 50W의 RF(radio frequency) 전력에서 플라즈마를 형성시킨다. 플라즈마 형성 후 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 가스를 반응시킨다. 이때, 반응기의 내부압력은 88mtorr, 기판온도는 300℃로 유지시킨다. 이러한 상태에서 1시간동안 0.18Å/s의 증착속도로 μc-Si 활성층(300)을 형성시킨다.At this time, SiH 4 used as a reactant is diluted to 80% with He and used by mixing H 2 . Then, the internal pressure of the reactor is maintained at 10 −7 torr or less, and 100 sccm of He is injected to form plasma at 50 W of RF (radio frequency) power. After plasma formation, 2 sccm of SiH 4 gas diluted in He is injected and 32 sccm of H 2 is injected to react the gas. At this time, the internal pressure of the reactor is 88mtorr, the substrate temperature is maintained at 300 ℃. In this state, the μc-Si active layer 300 is formed at a deposition rate of 0.18 dl / s for 1 hour.
μc-Si 활성층(300)을 형성한 후에는, 추후에 형성될 드레인(700)과 소오스(750)의 오오믹 접촉(ohmic contact)을 위하여, μc-Si 활성층(300) 위에 n+ μc-Si층(400,450)을 형성시킨다.After the μc-Si active layer 300 is formed, an n + μc-Si layer on the μc-Si active layer 300 for ohmic contact of the drain 700 and the source 750 to be formed later. To form (400,450).
n+ μc-Si층(400,450)을 형성한 후에는 CVD 또는 RF 스퍼터링공정을 이용하여 강유전체인 SiO2또는 SiNX를 n+ μc-Si층(400,450) 위에 증착시켜서 게이트 절연막(500)을 형성한다.After the n + μc-Si layers 400 and 450 are formed, the gate insulating film 500 is formed by depositing ferroelectric SiO 2 or SiN X on the n + μc-Si layers 400 and 450 by using a CVD or RF sputtering process.
SiO2또는 SiNX로 게이트 절연막(500)을 형성한 후에는, 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다. 바람직하게는, 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다.After the gate insulating film 500 is formed of SiO 2 or SiN X , the gate electrode 600 is formed by depositing and patterning chromium (Cr) or aluminum (Al) as the gate metal. Preferably, the gate electrode 600 is formed by depositing and patterning aluminum (Al).
게이트 전극(600)을 형성한 후에는, 게이트 전극(600) 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인(700)과 소오스(750)를 형성한다. 그 결과, 탑 게이트형 박막 트랜지스터(10)가 완성된다.After the gate electrode 600 is formed, aluminum (Al) or an aluminum alloy is deposited on the gate electrode 600, and then the photoresist PR is used as a mask to be etched by dry etching to form a drain 700. Source 750 is formed. As a result, the top gate thin film transistor 10 is completed.
도 1b는 본 발명의 바람직한 제 2 실시 예에 따라 제조된 바텀 게이트형 박막 트랜지스터(Bottom gate type TFT)의 구조를 나타낸 도면이다.FIG. 1B is a diagram illustrating a structure of a bottom gate type TFT manufactured according to a second exemplary embodiment of the present invention.
도 1b에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따르면, 단일의 유리 기판(100)을 준비하여 세척한후, 세척된 유리기판(100) 상에 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다. 바람직하게는, 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다.As shown in FIG. 1B, according to the second embodiment of the present invention, after preparing and washing a single glass substrate 100, chromium (Cr) or aluminum as a gate metal on the cleaned glass substrate 100 is performed. (Al) is deposited and then patterned to form the gate electrode 600. Preferably, the gate electrode 600 is formed by depositing and patterning aluminum (Al).
게이트 전극(600)을 형성한 후에는, 씨앗층(200)으로서 CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다.After the gate electrode 600 is formed, a CaF 2 or CeO 2 layer is deposited using the PVD or sputtering method as the seed layer 200. At this time, a pellet type CaF 2 having a diameter of 3 to 5 mm and a purity of 99.95% or more is used as the CaF 2 deposition raw material. The CeO 2 layer can be grown reactively using a Ce pure metal target or can be grown using a CeO 2 target.
이렇게 형성되는 CaF2또는 CeO2층은 씨앗층의 기능 뿐만아니라 채널 형성을 위한 게이트 절연막으로서의 기능을 또한 수행한다. 씨앗층(200)을 형성한 후에는 PECVD를 이용하여 씨앗층(200) 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층(300)을 증착시킨다.The CaF 2 or CeO 2 layer thus formed also functions not only as the seed layer but also as a gate insulating film for channel formation. After the seed layer 200 is formed, microcrystalline silicon is directly grown on the seed layer 200 at low temperature by PECVD to deposit the μc-Si active layer 300.
이때, 반응기체로서 사용되는 SiH4은 He으로 80% 희석시킨후 H2를 혼합하여 사용한다. 그리고, 반응기의 내부압력을 10-7torr이하로 유지시킨후, 100sccm의 He를 주입하여 50W의 RF 전력에서 플라즈마를 형성시킨다. 플라즈마 형성후 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 가스를 반응시킨다. 이때, 반응기의 내부압력은 88mtorr, 기판온도는 300℃로 유지시킨다. 이러한 상태에서 1시간동안 0.18Å/s의 증착속도로 μc-Si 활성층(300)을 형성시킨다.At this time, SiH 4 used as a reactant is diluted to 80% with He and used by mixing H 2 . After maintaining the internal pressure of the reactor at 10 −7 torr or less, 100 sccm of He is injected to form plasma at 50 W of RF power. After plasma formation, 2 sccm of SiH 4 gas diluted in He is injected and 32 sccm of H 2 is injected to react the gas. At this time, the internal pressure of the reactor is 88mtorr, the substrate temperature is maintained at 300 ℃. In this state, the μc-Si active layer 300 is formed at a deposition rate of 0.18 dl / s for 1 hour.
다음에는, 추후에 형성될 드레인(700)과 소오스(750)의 오오믹 접촉(ohmic contact)을 위하여, μc-Si 활성층(300)을 패터닝한후 씨앗층(200) 위에 n+ μc-Si층(400,450)을 형성시킨다.Next, for the ohmic contact of the drain 700 and the source 750 to be formed later, after patterning the μc-Si active layer 300 and the n + μc-Si layer ( 400,450).
n+ μc-Si층(400,450)을 형성한 후에는, n+ μc-Si층(400,450) 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인(700)과 소오스(750)를 형성한다. 그 결과, 바텀 게이트형 박막 트랜지스터(20)가 완성된다.After the n + μc-Si layer (400,450) is formed, aluminum (Al) or aluminum alloy is deposited on the n + μc-Si layer (400,450), and then etched by dry etching using a photoresist (PR) as a mask. As a result, the drain 700 and the source 750 are formed. As a result, the bottom gate type thin film transistor 20 is completed.
결과 및 고찰Results and Discussion
낮은 이동도는 a-Si:H의 결정성의 결핍으로부터 나타난다. 박막이 결정화되면서 결정립을 형성하고 이동도 향상을 동반한다. 또한, TFT-LCD의 경우 저온에서 기판으로 사용되는 유리기판의 strain point가 593℃이므로, 600℃이상의 후 열처리시 심한 경우 기판의 질량손실이나 휘어짐이 존재할 수 있다.Low mobility results from a lack of crystallinity of a-Si: H. As the thin film is crystallized, grains are formed and mobility is improved. In addition, in the case of TFT-LCD, since the strain point of the glass substrate used as the substrate at low temperature is 593 ° C., there may be a mass loss or warpage of the substrate in severe heat treatment after 600 ° C. or more.
본 발명의 핵심은 실리콘과 격자상수가 유사한 결정성 씨앗층으로 CaF2또는 CeO2층을 이용하여 미세결정을 직접성장시키는데 있다. 이러한 발명의 특성을 라만 스펙트로스코피(Raman spectroscopy) 측정으로 확인하였으며, 그 결과가 도 2에 나타나있다.The core of the present invention is to directly grow microcrystals using CaF 2 or CeO 2 layers as crystalline seed layers having similar lattice constants with silicon. The characteristics of this invention were confirmed by Raman spectroscopy measurement, the results of which are shown in FIG. 2.
도 2는 씨앗층 적용에 따른 미세결정 실리콘 형성의 결과 그래프이다.2 is a graph of the results of microcrystalline silicon formation with seed layer application.
도 2를 참조하면, 기존의 a-Si:H/SiO2/glass 구조[도 2(a)]의 시료는 480cm-1에서 피크값을 가지고 있으며, 기존의 a-Si:H에서 나타나는 값이다. 본 발명에 따라 제작한 μc-Si/CaF2/glass 시료[도 2(b)]의 경우에는 520cm-1으로 피크값을 가지고 있으며, 이는 도 2(c)에서 나타나는 단결정 Si의 피크와 동일한 위치에서 나타나고 있다. 이 결과로부터 씨앗층을 사용하여 결정화 향상을 달성했다는 사실을 확인할 수 있다.Referring to FIG. 2, the sample of the existing a-Si: H / SiO 2 / glass structure [FIG. 2 (a)] has a peak value at 480 cm −1 , and is a value appearing in the existing a-Si: H. . In the case of the μc-Si / CaF 2 / glass sample [FIG. 2 (b)] prepared according to the present invention, the peak value was 520 cm −1 , which is the same position as the peak of the single crystal Si shown in FIG. Appearing in From this result it can be seen that the seed layer was used to achieve improved crystallization.
본 발명에 따라 제조된 미세실리콘 박막의 결정면 방향을 알아보기 위해서 X-선 회절(XRD)을 이용하여 검사하였다.In order to determine the crystal plane direction of the microsilicon thin film prepared according to the present invention was examined using X-ray diffraction (XRD).
도 3은 씨앗층의 유/무에 따른 a-Si:H와 μc-Si의 X-선 회절 그래프이다.3 is an X-ray diffraction graph of a-Si: H and μc-Si with and without seed layer.
도 3을 참조하면, XRD 검사에서 씨앗층의 영향을 조사하기 위해 검사시료의 구조를 a-Si:H/glass[도 3(a)], a-Si:H/SiO/glass[도 3(b)], μc-Si/CaF2/glass[도 3(c)]로 하였다. 이러한 XRD 검사에서도 씨앗층을 사용하지 않고 성장한 실리콘 박막은 결정립 성장을 보이지 않지만, 본 발명이 이용하는 씨앗층을 사용할 경우에는 동일한 성장조건에서도 다결정 형태의 실리콘 박막이 제조되었다. 제조된 미세결정 실리콘 박막은 (111), (220)면으로 배향되었다.Referring to Figure 3, the structure of the test sample to examine the effect of the seed layer in the XRD test a-Si: H / glass [Fig. 3 (a)], a-Si: H / SiO / glass [Fig. b)] and μc-Si / CaF 2 / glass (FIG. 3 (c)]. In the XRD test, the silicon thin film grown without using the seed layer did not show grain growth. However, when the seed layer used in the present invention was used, a polycrystalline silicon thin film was produced under the same growth conditions. The prepared microcrystalline silicon thin film was oriented to the (111) and (220) planes.
비정질 a-Si:H TFT에서 광전도도의 비(σp/σd)가 100,000으로 높아서 빛 차단 막을 별도로 형성하였으나, 본 발명으로 제조된 μc-Si의 경우에는 광전도도의 비가 100 정도의 낮은 값을 보이고 있어서 TFT 생산에 적용될 경우에는 신뢰성향상과 생산공정 단순화에 영향을 미치는 정도가 크리라고 판단된다.In the amorphous a-Si: H TFT, the light blocking film was formed separately because the ratio of photoconductivity (σ p / σ d ) was 100,000, but in the case of μc-Si manufactured by the present invention, the value of the photoconductivity was as low as 100. When applied to TFT production, the impact on reliability improvement and simplification of production process is considered to be large.
본 발명으로 제조된 미세결정 표면 구조를 조사하기 위하여 전자 주사현미경 (scanning electron microscopy: SEM)로 확인하였다.In order to investigate the microcrystalline surface structure prepared by the present invention, it was confirmed by scanning electron microscopy (SEM).
도 4는 씨앗층의 유/무에 따른 실리콘 박막 표면구조의 검사 결과를 보여주는 전자 주사현미경 사진으로서, 각각 a-Si:H/glass [도 4(a)], a-Si:H/SiO/glass [도 4(b)], μc-Si/CaF2/glass [도 4(c)]의 표면 사진이며, 50,000배의 배율로 측정하였다. 본 발명에서 제안하는 시료의 결정립 크기는 70.6nm로 계산된다. 이는 비교 목적으로 제시한 비정질 실리콘(a-Si:H)의 경우인 도 4(a) 및 4(b) 시료의 경우 보다 선명하게 드러나는 결정입자 들이 균일하게 증착되었음을 보이고 있다.Figure 4 is an electron scanning microscope photograph showing the inspection result of the surface structure of the silicon film with or without the seed layer, a-Si: H / glass [Fig. 4 (a)], a-Si: H / SiO / glass [Fig. 4 (b)], a photograph of the surface of the μc-Si / CaF 2 / glass [ Fig. 4 (c)], was measured with a 50,000-fold magnification. The grain size of the sample proposed in the present invention is calculated to be 70.6 nm. This shows that the crystal grains more clearly revealed in the case of the samples of FIGS. 4 (a) and 4 (b), which are the case of amorphous silicon (a-Si: H), presented for comparison purposes, were uniformly deposited.
이상에서 설명한 바와같이, 본 발명에 따르면, 박막 트랜지스터의 제조에 있어서 후열처리 공정없이 유리기판 위에 CaF2와 CeO2씨앗층을 적용하여 미세결정 규소박막을 성장시킴으로써, 전체공정을 단순화시킬 수 있다. 또한, 모든 공정이 저온에서 이루어지므로, 기존의 기판재료인 유리기판 뿐만 아니라 보다 경량, 저가의 대면적 플라스틱, 비닐수지 등의 이용이 가능하다. 게다가, 저온에서 부가적인 공정을 이용하지 않고 Si과 격자상수와 결정구조가 동일한 CaF2, CeO2씨앗층을 이용하여 박막 Si의 grain size를 증가시킴으로써, 고이동도를 가지는 μc-Si 박막을 제조할 수 있고, 대면적화가 가능하다.As described above, according to the present invention, in the manufacture of the thin film transistor, by applying a CaF 2 and CeO 2 seed layer on the glass substrate without the post-heat treatment process, it is possible to simplify the entire process. In addition, since all processes are performed at a low temperature, it is possible to use not only glass substrates, which are conventional substrate materials, but also lighter, cheaper large-area plastics, vinyl resins, and the like. In addition, a high mobility μc-Si thin film was prepared by increasing the grain size of the thin film Si using a CaF 2 and CeO 2 seed layer having the same lattice constant and crystal structure as Si without using an additional process at low temperature. And large area is possible.
또한, CVD, PVD등 기존에 존재하는 증착 기구로 성장 가능하여 제작이 용이한 장점이 있으며, 향후 30' UXGA급 TFT-LCD에 응용이 가능할 뿐만아니라, 기타 다른 전자소자인 태양전지 등에 적용할 경우 고효율과 안정도 향상이 가능하다.In addition, it is possible to grow by existing deposition apparatus such as CVD, PVD, etc., and it is easy to manufacture. It is not only applicable to 30 'UXGA-class TFT-LCD, but also applied to other electronic devices such as solar cells. High efficiency and stability can be improved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022007A KR100307397B1 (en) | 1999-06-14 | 1999-06-14 | Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022007A KR100307397B1 (en) | 1999-06-14 | 1999-06-14 | Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002273A KR20010002273A (en) | 2001-01-15 |
| KR100307397B1 true KR100307397B1 (en) | 2001-11-01 |
Family
ID=19592020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022007A KR100307397B1 (en) | 1999-06-14 | 1999-06-14 | Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100307397B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210110903A (en) | 2020-03-02 | 2021-09-10 | 유명숙 | A blinds with ICT and IoT technology |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387982B1 (en) * | 2000-10-05 | 2003-06-18 | 한국과학기술원 | Method of forming a microcrystalline silicon thin film and method of fabricating a thin-film silicon solar cell using the same |
| KR100452448B1 (en) * | 2001-09-28 | 2004-10-08 | 준 신 이 | Solar cell having cerium-dioxide layer on a substrate and a method for fabricating said solar cell |
| KR20030047571A (en) * | 2001-12-11 | 2003-06-18 | 삼성에스디아이 주식회사 | Method of Forming Silicon Thin Film |
| US7265740B2 (en) * | 2002-08-30 | 2007-09-04 | Toshiba Matsushita Display Technology Co., Ltd. | Suppression of leakage current in image acquisition |
-
1999
- 1999-06-14 KR KR1019990022007A patent/KR100307397B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210110903A (en) | 2020-03-02 | 2021-09-10 | 유명숙 | A blinds with ICT and IoT technology |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002273A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915114B2 (en) | Low temperature process for TFT fabrication | |
| JP3306258B2 (en) | Method for manufacturing semiconductor device | |
| US20030013278A1 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JP4018625B2 (en) | Multi-stage CVD method for thin film transistors | |
| WO1995034916A1 (en) | Manufacture of thin film semiconductor device, thin film semiconductor device, liquid crystal display device, and electronic device | |
| KR970006723B1 (en) | Formation of polycrystalline silicon thin films with large grain | |
| US7863113B2 (en) | Transistor for active matrix display and a method for producing said transistor | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US8367527B2 (en) | Method of fabricating polycrystalline silicon thin film | |
| US5877526A (en) | Semiconductor device having polysilicon thin-film | |
| KR100307397B1 (en) | Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| US5949091A (en) | Semiconductor device having polysilicon thin-film | |
| JP2002294451A (en) | Method for forming polycrystalline semiconductor thin- film, method for manufacturing semiconductor device, and apparatus for carrying out these methods | |
| JP3924828B2 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
| Kouvatsos et al. | Polycrystalline silicon thin film transistors fabricated in various solid phase crystallized films deposited on glass substrates | |
| JP2002299235A (en) | Semiconductor thin-film forming method and thin-film semiconductor device | |
| KR20030008752A (en) | The method of crystallization of amorphous silicon for liquid-crystal display | |
| US6787434B1 (en) | Method of fabricating polysilicon film by nickel/copper induced lateral crystallization | |
| KR100222913B1 (en) | Process for forming polycrystalline silicon | |
| KR100270620B1 (en) | Manufacturing method of poly crystal silicon layer | |
| KR100366959B1 (en) | crystallization method | |
| KR20050039023A (en) | Method for crystallizing of si, and methode for fabricating of poly-tft |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060822 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |