KR100303920B1 - 데이터센싱장치 - Google Patents

데이터센싱장치 Download PDF

Info

Publication number
KR100303920B1
KR100303920B1 KR1019970062075A KR19970062075A KR100303920B1 KR 100303920 B1 KR100303920 B1 KR 100303920B1 KR 1019970062075 A KR1019970062075 A KR 1019970062075A KR 19970062075 A KR19970062075 A KR 19970062075A KR 100303920 B1 KR100303920 B1 KR 100303920B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
voltage
bias node
amplifier bias
bit line
Prior art date
Application number
KR1019970062075A
Other languages
English (en)
Other versions
KR19990041481A (ko
Inventor
김홍석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970062075A priority Critical patent/KR100303920B1/ko
Publication of KR19990041481A publication Critical patent/KR19990041481A/ko
Application granted granted Critical
Publication of KR100303920B1 publication Critical patent/KR100303920B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Abstract

본 발명은 데이터 센싱장치에 관한 것으로, 특히 디램의 비트라인 센싱시 파워라인의 저항에 의한 DC레벨 상승으로 인하여, 제2 센스 앰프 바이어스 노드의 전압이 접지 전압에 이르지 못하는 문제점을 해결하기 위해, 별도의 전압 강하 수단을 구비하여, 제2 센스 앰프 바이어스 노드의 전압이 접지 전압에 이르도록하여, 비트라인 센싱 속도를 향상시키는 효과를 얻었다.

Description

데이터 센싱장치
본 발명은 반도체 메모리 소자의 데이터 센싱 장치에 관한 것으로, 특히 디램의 비트라인 센싱시 파워라인 저항에 의한 그라운드 레벨이 DC 상승을 보상하는 별도의 전압 강하 수단을 구비하여, 제2 센스 앰프 바이어스 노드의 전압이 접지 전압에 이르도록 함으로, 데이터 센싱 속도를 향상시킨 데이터 센싱장치에 관한 것이다.
종래기술에 의한 센스앰프 어레이 구성을 도식적으로 도 1에 나타내었다.
비트라인 프리차지 전압(VBLP)이 인가되고 비트라인 프리차지 제어신호(PBLP)가 인가되면 비트라인과 제1 센스앰프 바이어스 노드(11) 및 제2 센스앰프 바이어스 노드(13)는 동일한 전압으로 초기화된다.
상기 상태에서 센스앰프 구동부(15)로 BLOCK SEL과 PSG가 인가되면 피모스형 트랜지스터와 엔모스형 트랜지스터가 턴온되어 제1 센스앰프 바이어스 노드(11)와 제2 센스앰프 바이어스 노드(13)는 각각 "하이"와 "로우"로 데이터의 센싱이 일어난다.
디램의 비트라인 센싱시, 제2 센스 앰프 바이어스 노드(13)는 접지 전압(Vss)레벨이 있도록 요구되며, 데이터 센싱 장치는 이를 위하여 센스 앰프 동작 시, 접지 전압(Vss)이 제2 센스 앰프 바이어스 노드(13)에 스위칭 되도록 설계된다.
그러나, 접지 전압(Vss)이 제2 센스 앰프 바이어스 노드(13)에 스위칭 되어도, 파워라인의 저항 성분(Rsn)에 의해, 제2 센스 앰프 바이어스 노드(13)의 전압은 접지 전압(Vss)에 도달할 수 없게 되며, 도 2에 도시된 바와 같이 제2 센스앰프 바이어스 노드(13)의 Sense GND가 상승한 것과 같은 결과를 나타내어, 제1 센스 앰프 바이어스 노드(11) 및 제2 센스 앰프 바이어스 노드(13)의 전압 차를 감소시켜 센싱 속도를 저하시키고 센싱 마진을 감소시키는 원인이 된다.
본 발명은 상기한 바와 같은 종래의 제 문제점을 해소시키기 위해 창안된 것으로, 별도의 전압 강하 수단을 구비하여, 파워 라인 저항에 의해 발생하는 제2 센스앰프 바이어스 노드 전압 및 요구되는 기준 전압 간의 전압차 만큼을 보상 강하함으로써, 제2 센스앰프 바이어스 노드의 전압을 접지 전압전압에 이르도록 하여, 센싱 속도를 향상시킨 데이터 센싱장치를 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 데이터 센싱 접지방식을 나타낸 회로도.
도 2는 상기 도 1에 대한 동작 파형도.
도 3은 본 발명의 일 실시예에 따른 데이터 센싱 접지방식을 나타낸 회로도.
도 4는 상기 도 3에 나타난 비교기에 대한 일반적인 회로도.
도 5는 상기 도 3에 나타난 레벨 쉬프터에 대한 일반적인 회로도.
도 6은 상기 도 3에 대한 동작 파형도.
〈도면의주요부분에대한부호의설명〉
10 : 비트라인 프리차지부 14 : 센스앰프
12 : 센스앰프 프리차지부 15 : 센스앰프 구동부
11 : 제1 센스앰프 바이어스 노드 13 : 제2 센스앰프 바이어스 노드
20 : 전압 강하부 22 : 비교기
24 : 논리 게이트 26 : 레벨 쉬프터
28 : 모스 트랜지스터 30 : 네거티브 바이어스 전압
Rsp, Rsn : 파워라인 저항 VBLP : 비트라인 프리차지 전압
PBLP : 비트라인 프리차지 제어신호 VREF : 기준전압
상기한 바와 같은 목적을 달성하기 위한 본 발명에서는,
제1 센스앰프 바이어스 노드 및 제2 센스앰프 바이어스 노드 사이에 연결되는 센스앰프 어레이와,
비트라인 프리차지부와,
센스앰프 프리차지부와,
센스앰프 구동부를 포함하여 데이터 센싱을 수행하는 데이터 센싱장치에 있어서,
상기 제2 센스앰프 바이어스 노드에 연결되어 상기 제2 센스앰프 바이어스 노드의 전위를 강하하는 전압 강하 수단을 포함하는 것을 특징으로하는 데이터 센싱장치가 제공된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 데이터 센싱 장치를 나타낸 회로도로서, 비트라인 프리차지 전압(VBLP)을 수신하고 비트라인 프리차지 제어신호(PBLP)에 의해 동작하여 비트라인을 동일한 전압으로 초기화시키는 다수개의 비트라인 프리차지부(10)와, 상기 비트라인 프리차지 전압(VBLP)을 수신하고 상기 비트라인 프리차지 제어신호(PBLP)에 의해 동작하여 제1 센스앰프 바이어스 노드(11)와 제2 센스앰프 바이어스 노드(13)를 동일한 레벨의 전위로 초기화시키는 센스앰프 프리차지부(12)와, 상기 상태에서 데이터의 센싱동작을 수행하여 래치 데이터 버스라인으로 데이터를 출력하는 센스앰프(14) 어레이와, PSG와 BLOCK SEL 신호를 수신하여 상기 제1 센스앰프 바이어스 노드(11)와 제2 센스앰프 바이어스 노드(13)로 각각 전원 전압(Vcc) 및 접지 전압(Vss)을 인가시키는 센스앰프 구동부(15)와, 제2 센스앰프 바이어스 노드(13)에 연결되어, 제2 센스앰프 바이어스 노드(13)의 전압을 강하하는 전압 가하부(20)로 구성된다.
상기 전압 강하부(20)는 센스앰프 구동부(15)의 제어 신호에 의해 인에이블되어, 입력된는 제2 센스앰프 바이어스 노드(13)의 전압 및 기준전압(VREF)을 비교하여 그 결과를 출력하는 비교기(22)와, 비교기(22)의 출력신호와 상기 센스앰프 구동부(15)의 내부신호를 수신하여 낸딩하는 낸드 게이트(24)와, 상기 낸드 게이트(24)의 출력신호를 수신하여 수신된 전위 레벨을 반전 조절하여 출력하는 레벨 쉬프터(26)와, 게이트로 입력되는 상기 레벨 쉬프터(26)의 출력신호에 따라, 일단 연결된 네거티브 바이어스 전압단(30)으로부터, 타단에 연결된 제2 센스앰프 바이어스 노드(13)로 네거티브 바이어스 전압(VBB)을 스위칭하는 엔모스 트랜지스터(28)로 구성된다.
이하에서는 상기한 바와 같은 구성을 갖는 전압 강하부(20)의 동작관계를 살펴본다.
센스앰프(14)가 동작하게 되면 접지 전압(Vss)이 제2 센스앰프 바이어스 노드(13)로 스위칭되어 인가되며, 이와 동시에 비교기(22)가 인에이블된다.
초기에 제2 센스앰프 바이어스 노드(13)의 전압은 파워 라인 저항(Rsn)에 의해 접지 전압에 이르지 못한다.
접지 전압(Vss)보다 높은 제2 센스 앰프 바이어스 노드의 전압이 비교기(22)의 입력되면, 도4에 도시된 비교기(22)는 이를 기준전압(VREF)인 접지전압(Vss)과 비교하여 "하이" 신호를 출력하며, 상기 센스앰프 구동부(15)의 내부신호인 "하이" 신호 및 비교기(22)의 "하이" 출력 신호는 낸드 게이트 입력단자로 인가되어 "로우" 신호를 출력한다.
도 5에 도시된 레벨 쉬프터(26)는 "로우" 신호를 수신하여, "하이" 신호를 출력하며, 이 "하이" 신호는 네거티브 바이어스 전압(30)과 상기 제2 센스앰프 바이어스 노드(13)를 연결하는 엔모스형 트랜지스터가 턴온시켜 네거티브 바이어스 전압(VBB)을 상기 제2 센스앰프 바이어스 노드(13)로 스위칭한다. 네거티브 바이어스 전압(VBB)이 스위칭 되면 제2 센스 앰프 바이어스 노드(13)의 전위는 강하하게 되며, 비교기(22)의 기준전압(VREF)인 접지 전압(Vss)에 도달하게 된다.
이때의 결과가 도 6에 도시되어 있다.
만약, 상기 제2 센스앰프 바이어스 노드(13)상의 전위가 접지 전압(Vss)에 이르면 비교기(22)는 "로우"를 출력시키고 레벨 쉬프터(26)는 동작을 정지하므로서 제2 센스 앰프 바이어스 노드(13)의 전압 즉 Sense GND은 접지 전압(Vss)이 된다.
활성영역에서 센스앰프(14)의 동작속도를 살펴보면,
dV1(t)/dt = -αk (단, 0〈α〈1, 통상적으로 α=0.5 : 엔모스 래치의 증폭도)
로 가정하면,
dV1(t)/dt =-β1/2C1{V2(t)-V3(t)-VT1}2
dV1(t)/dt =-β2/2C1{V1(t)-V3(t)-VT2}2
이므로 미분 방정식의 해는
t3= t2+ (V2(t2)-VT1)/αk 이
된다.
이때 k는 도 6의 비트라인의 기울기가 되므로 본 발명에서는 도 5에서보다 기울기가 증가되어 센싱에 소요되는 시간 t3가 줄어들어 도 6에서와 같이 동일한 △V=0.64V를 얻는데 약 2㎱ 정도의 스피드가 빨라지게 된다.
이상에서 살펴본 바와 같이 본 발명에서는 디램의 센스앰프(14) 어레이가 센싱 동작을 할 경우 종래와 같은 Sense GND가 상승하는 문제점을 해결하기 위하여 Sense GND 라인인 제2 센스앰프 바이어스 노드(13)에 엔모스형 트랜지스터를 사용하여 네거티브 바이어스 전압(30)을 공급하므로써 Sense GND 레벨은 접지 전압(Vss)으로 강하하여 센싱 속도를 향상시켰다.
이상에서 설명한 바와 같이, 본 발명은 디램의 비트라인 센싱시 파워라인의 저항에 의해 그라운드 레벨이 상승하는 것을 전압 강하 수단을 사용하여 보상함으로써 Sense GND의 레벨을 접지 전압에 이르게하므로 센싱속도를 향상시키는 효과가 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (2)

  1. 제1 센스앰프 바이어스 노드 및 제2 센스앰프 바이어스 노드 사이에 연결되는 센스앰프 어레이와,
    비트라인 프리차지부와,
    센스앰프 프리차지부와,
    센스앰프 구동부를 포함하여 데이터 센싱을 수행하는 데이터 센싱장치에 있어서,
    상기 제2 센스앰프 바이어스 노드에 연결되어 상기 제2 센스앰프 바이어스 노드의 전위를 강하하는 전압 강하 수단을 포함하는 것을 특징으로하는 데이터 센싱장치.
  2. 제 1 항에 있어서,
    상기 전압 강하 수단은 상기 센스앰프 구동부 제어 신호에 의해 인에이블되어, 입력되는 상기 제2 센스앰프 바이어스 노드 전압 및 기준전압을 비교하여 비교 결과를 출력하는 비교기와,
    상기 센스앰프 구동부의 제어 신호 및 상기 비교기의 출력신호를 수신하여 낸딩하는 논리 게이트와,
    상기 논리 게이트의 출력신호를 수신하여, 수신된 신호 레벨을 반전조절하여 출력하는 레벨 쉬프터와,
    네거티브 바이어스 전압을 공급하는 네거티브 바이어스 전압원과,
    제어 단자로 입력되는 상기 레벨 쉬프터의 출력신호에 따라, 상기 네거티브 바이어스 전압원의 출력 전압을 상기 제2 센스앰프 바이어스 노드로 스위칭하는 트랜지스터를 포함하는 것을 특징으로 하는 데이터 센싱장치.
KR1019970062075A 1997-11-21 1997-11-21 데이터센싱장치 KR100303920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062075A KR100303920B1 (ko) 1997-11-21 1997-11-21 데이터센싱장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062075A KR100303920B1 (ko) 1997-11-21 1997-11-21 데이터센싱장치

Publications (2)

Publication Number Publication Date
KR19990041481A KR19990041481A (ko) 1999-06-15
KR100303920B1 true KR100303920B1 (ko) 2001-11-22

Family

ID=37529840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062075A KR100303920B1 (ko) 1997-11-21 1997-11-21 데이터센싱장치

Country Status (1)

Country Link
KR (1) KR100303920B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008180A (ko) * 1995-07-06 1997-02-24 김광호 반도체 메모리 장치의 센스앰프 제어회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008180A (ko) * 1995-07-06 1997-02-24 김광호 반도체 메모리 장치의 센스앰프 제어회로

Also Published As

Publication number Publication date
KR19990041481A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5151614A (en) Circuit having charge compensation and an operation method of the same
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
JP2688976B2 (ja) 半導体集積回路装置
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US5258669A (en) Current sense amplifier circuit
KR19980015251A (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지
IE50902B1 (en) Circuit for maintaining the potential of a node of an mos dynamic circuit
KR100266901B1 (ko) 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치
US5754075A (en) Integrated circuits including power supply boosters and methods of operating same
KR100221799B1 (ko) 모드설정회로와 모드설정장치
US5663911A (en) Semiconductor device having a booster circuit
US4716303A (en) MOS IC pull-up circuit
JPH09282880A (ja) 半導体集積回路
US5323357A (en) Noise-free semiconductor memory device capable of disconnecting word line decoder from ground terminal
KR100303920B1 (ko) 데이터센싱장치
KR100281281B1 (ko) 고전압 발생기
KR100189742B1 (ko) 레벨쉬프터
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR19990019750A (ko) 기판 바이어스전압 감지장치
KR970010650B1 (ko) 반도체집적회로의 고전압 검출회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100308069B1 (ko) 부트스트랩핑 회로
KR100230374B1 (ko) 감지증폭기
KR100609994B1 (ko) 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee