KR100299289B1 - 신호 수신기용 슬라이스 예측기 - Google Patents

신호 수신기용 슬라이스 예측기 Download PDF

Info

Publication number
KR100299289B1
KR100299289B1 KR1019970708567A KR19970708567A KR100299289B1 KR 100299289 B1 KR100299289 B1 KR 100299289B1 KR 1019970708567 A KR1019970708567 A KR 1019970708567A KR 19970708567 A KR19970708567 A KR 19970708567A KR 100299289 B1 KR100299289 B1 KR 100299289B1
Authority
KR
South Korea
Prior art keywords
slice
symbol
values
multilevel
output
Prior art date
Application number
KR1019970708567A
Other languages
English (en)
Other versions
KR19990022088A (ko
Inventor
데이비드 에이. 윌밍
Original Assignee
비트쿠스 리차드 에프.
제니스 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24516307&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100299289(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 비트쿠스 리차드 에프., 제니스 일렉트로닉스 코포레이션 filed Critical 비트쿠스 리차드 에프.
Publication of KR19990022088A publication Critical patent/KR19990022088A/ko
Application granted granted Critical
Publication of KR100299289B1 publication Critical patent/KR100299289B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03273Arrangements for operating in conjunction with other apparatus with carrier recovery circuitry
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • H04L2025/03382Single of vestigal sideband
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03312Arrangements specific to the provision of output signals
    • H04L25/03324Provision of tentative decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

데이터 처리기는 복수개의 멀티레벨 심볼로 이루어진 하나의 데이터 신호를 형성한다. 각각의 심볼에 대하여, 상기 데이터 처리기는, 상기 데이터 신호를 특징짓는 최저경로를 결정해서, 그 최저경로메트릭에 대응하는 슬라이스 값들로 이루어진 복수개의 세트 중에서 하나를 선택한다. 슬라이서(82) 및 (82')는, 멀티레벨 심볼들을 슬라이싱해서 형성된 슬라이스 값들의 선택된 세트에 대응한다. 슬라이스 값들로 이루어진 복수의 세트 내에는, 각각 3개의 슬라이스 레벨로 이루어진 세트가 2개만 있을 수 있다. 다른 방법으로는, 슬라이스 값들로 이루어진 복수의 세트 내에는, 각각 5개의 슬라이스 레벨로 이루어진 세트가 5개만 있을 수 있다. 또 다른 방법으로는, 슬라이스 값들로 이루어진 복수의 세트 내에는, 각각 6개의 슬라이스 레벨의 최소값으로 이루어진 세트가 2개만 있을 수 있다.

Description

신호 수신기용 슬라이스 예측기
트렐리스(trellis) 엔코더에 의하여 생성되는 변조와 같은 멀티레벨 변조는, 데이터 전송 및 수신 시스템의 성능을 개선한 잘 알려진 기술이다. 예를 들어, 멀티레벨은, 소정의 파워 레벨에서 데이터 전송 및 수신 시스템의 신호-대-잡음성능(S/N)을 개선한다. 선택적으로, 멀티레벨 변조는, 소정의 신호-대-잡음성능을 이루는데 필요한 전송파워레벨이 감소되도록 한다.
기본적으로, 트렐리스-코드 변조(TCM)는, 데이터 비트의 입력 시퀀스의 각 입력 데이터 비트(k)를 출력 데이터 비트(k+n)로 변환하는 멀티스테이트 콘볼루션 엔코더를 이용하는 것을 의미하고, 따라서, 트렐리스-코드 변조는 비율 k/(k+n) 콘볼루션 엔코더라고 지칭한다. 그 다음에는, 출력비트는, 데이터 전송을 위한 변조된 반송자의 이산적인 멀티레벨 심볼의 시퀀스에 대응한다. 각 멀티레벨은, 2(k+n)값 중에서 하나를 갖는다. 이 값은, 위상 및/또는 진폭 값이 된다. 상태-종속 순차방식으로 입력 데이터 비트를 코딩함으로써, 허용 가능한 전송시퀀스 사이의 증가된 최소 유클리드 거리는, 최대값을 발생하게 하는 디코더(예, 비터비 디코더)가 이용되는 수신기 내에서, 에러확률을 줄일 수 있다.
멀티레벨 변조를 이용하는 데이터 전송 및 수신 시스템의 일예에서, 데이터 비트(X1, X2)의 연속적인 쌍은, 8레벨의 일차원 심볼들로써 전송을 위해 엔코드 된다. 특히, 비트(X1)는, 비트(Z0, Z1)를 생성하는 4상태 콘볼루션 엔코더를 이용하여 순환해서 코딩되고, 비트(X2)는, 비트(Z2)를 생성하기 위하여 사전에 코딩된다. 비트(Z2, Z1 및 Z0)는, 1차원 심볼 세트를 이용하여, 각 8레벨 심볼에 맵핑된다. 일예로서, -7, -5, -3, -1, +1, +3, +5 및 +7 을 갖는2(k+n)진폭 값은, 1차원 심볼 세트에 대하여 사용될 수 있다. 상기 8레벨 심볼은, 적당한 동기 신호를 삽입한 후에, 압축된 캐리어 잔류측파대 신호 형태로 전송된다.
상기 신호는 수신기에 의하여 수신되고, 이때 수신기는, 입력단에서, 튜너, 중간주파수(IF) 복조기, 아날로그-대-디지털(A/D) 변환기, 채널 등화기 및 디코더를 포함한다. 상기 디코더는, 데이터 비트(X1, X2)의 연속적인 쌍을 복구하기 위하여, 멀티레벨 심볼을 디코딩 한다. 상기 수신기는, 위상 잡음 에러 및 진폭에 관계된 에러를 감소시키는 위상 추적기를 포함한다. 즉, 텔레비전 수신기와 같이, 많은 신호 수신기는, 데이터 전송 및 수신 시스템에서 사용되고, 압축되어 수신된 반송자 잔류측파대(VSB) 신호를 위해 설계되며, 특히 수신기 입력단에서 2중 변환 튜너를 이용한다. 일반적으로, 상기와 같은 튜너의 제 1국부 발진기는, 복조된 데이터에서 상대적으로 위상 잡음이 높은 레벨을 나타낸다. 게다가, 상기 복조된 데이터는, 진폭과 연관된 에러에 의하여 신뢰도가 떨어지는데, 이때, 진폭과 연관된 에러는, 원하지 않는 오프셋과 함께 및/또는 이득을 원하지 않는 레벨에서 복구된 복조된 데이터를 초래한다.
상기 위상 잡음 에러와 진폭과 연관된 에러는, 특히 조밀하게 모아진 데이터 세트의 경우에 정정되지 않는다면, 수용할 수 없는 에러율을 유도한다. 위상 잡음 에러 및 진폭과 관계된 에러로 인한 에러율을 최소화하기 위하여, 멀티레벨 심볼은 위상 추적기에 의하여 처리될 수 있다. 상기와 같은 위상추적기의 예는, 미국특허 5,406,587호에 게시되어 있다.
등화기 및 위상추적기와 같은 회로는, 통상적으로, 연속값으로 된 신호로부터 슬라이싱 된 데이터 신호를 계산한다. 종래의 슬라이서는, 8개의 양자화된 출력 값 중에서 하나를 생성하는, 7개의 슬라이스 레벨로 된 하나의 세트에 따라서 8레벨 심볼을 슬라이스 한다. 상기와 같은 슬라이싱 접근법이, 이론적으로 완벽하게 만족스럽다고 할지라도, 통상적으로, 종래의 슬라이서 수행능력은, 잡음이 있는 상태에서 품위가 떨어진다. 이때 잡음 상태는, 전송 및 수신하는 동안에 얻어지는 잡음으로 인하여, 멀티레벨 심볼 레벨의 진폭이 단지 하나의 슬라이스 레벨에 교차하게 한다.
예를 들어, 원래 +5라는 값(앞서 언급한 -7, -5, -3, -1, +1, +3, +5, +7 집합체에 사용함)을 가지는 하나의 심볼 진폭이, 잡음에 의하여 품위가 떨어질 수 있는데, 왜냐하면, 위상추적기의 출력에서 그 잡음 값이 +6.1이 될 수 있기 때문이다. 따라서, -6, -4, -2, 0, +2, +4 및 +6에서 수신된 신호를 슬라이싱 하는 슬라이싱 시스템은, 위상추적기에 의하여 사용되는 적절하게 양자화된 +5라는 값보다는 오히려 부정확한 양자화된 +7이라는 값을 생성할 것이다.
따라서, 본 발명의 목적은 상기에서 제기된 문제점들을 해결하는 것이고, 이를 이루기 위하여 다음과 같은 수단을 포함한다.
발명의 요약
본 발명의 일실시예의 양태에 의하면, 데이터 처리기는 수신수단, 선택수단 및 슬라이싱 수단을 포함한다. 상기 수신수단은, 복수개의 멀티레벨 심볼을 수신한다. 상기 선택수단은, 슬라이스 값들로 된 복수개의 세트 중에서 하나를 선택하고, 이때 슬라이스 값들의 각각의 집합은 3개의 슬라이스 값 중에서 최소값을 갖는다. 상기 슬라이싱수단은, 상기 슬라이스 값들로 된 선택된 세트에 대응하는 멀티레벨 심볼들을 슬라이싱 한다.
본 발명의 일실시예의 다른 양태에 의하면, 데이터 처리기는 수신수단, 선택수단 및 슬라이싱수단을 포함한다. 상기 수신수단은, 복수개의 멀티레벨 심볼을 수신한다. 상기 선택수단은, 슬라이스 값으로 된 2개만의 세트 중에서 하나를 선택하고, 이때 슬라이스 값으로 된 2개만의 세트의 각각은, 복수개의 슬라이스 값을 갖는다. 상기 슬라이싱 수단은, 상기에서 선택된 슬라이스 값으로 된 세트에 대응하는 멀티레벨 심볼을 슬라이싱 한다.
본 발명의 일실시예의 또 다른 양태에 의하면, 데이터 처리기는, 수신수단, 선택수단 및 슬라이싱수단을 포함한다. 상기 수신수단은, 복수개의 멀티레벨 심볼을 수신한다. 상기 선택수단은, 슬라이스 값으로 된 단지 5개의 세트 중에서 하나를 선택하고, 이때 슬라이스 값으로 된 5개만의 세트의 각각은, 복수개의 슬라이스 값을 갖는다. 상기 슬라이싱수단은, 상기에서 선택된 슬라이스 값으로 된 집합에 대응하는 멀티레벨 심볼을 슬라이싱 한다.
본 발명의 일실시예의 추가된 양태에 의하면, 데이터 처리기는, 형성수단, 결정수단, 선택수단 및 슬라이싱수단을 포함한다. 상기 형성수단은, 복수개의 멀티레벨 심볼을 포함하는 데이터 신호를 형성한다. 상기 결정수단은, 데이터 신호를 특성 짓는 최저경로메트릭을 결정하기 위한 멀티레벨 심볼의 각각에 대응한다. 상기 선택수단은, 상기 최저경로메트릭에 대응하는 슬라이스 값으로 된 복수개의 세트 중에서 하나를 선택한다. 상기 슬라이싱수단은, 상기에서 선택된 슬라이스 값으로 된 세트에 대응하는 멀티레벨 심볼을 슬라이싱 한다.
본 발명은 데이터 전송 및 수신 시스템에서 전송 및 수신되는 멀티레벨 신호들을 슬라이스하는 슬라이싱 장치에 관한 것이다.
본 발명의 특징과 이점은 도면과 함께 살펴보면 더욱 명확해진다.
도 1은 프리코더/트렐리스 엔코더를 포함하고, 멀티레벨 심볼 데이터 전송 및 수신 시스템에 유용한 전송기의 구성도.
도 2는 채널 등화기 및 위상추적기를 포함하고, 멜티-레벨 심볼 데이터 전송 및 수신 시스템에 유용한 수신기의 구성도.
도 3은 도 1의 프리코더/트렐리스 엔코더를 도시한 구성도.
도 4는 본 발명의 1실시예로서, 도 2의 채널등화기 및 위상추적기를 포함하는 슬라이싱 회로 구성도,
도 5는 멀티레벨 심볼 데이터 전송 및 수신 시스템의 수신기에서 콤필터가 이용되지 않는 경우에, 도 4에 도시된 슬라이서용 슬라이스 레벨로 이루어진 2세트를 나타낸 도.
도 6은 트렐리스 엔코더 처리동작을 도시한 상태표.
도 7은 도 6의 결과를 이루는 바탕으로서, 도 3의 트렐리스 엔코더에 대한 트렐리스 도.
도 8은 콤필터가 멀티레벨 심볼 데이터 전송 및 수신 시스템과 연결되어 함께 이용될 때, 그 콤필터의 출력을 특징짓는 7개의 유일한 코세트를 나타낸 도.
도 9는 멀티레벨 심볼 데이터 전송 및 수신 시스템의 수신기에서 콤필터가 이용되는 경우에, 도 4에 도시된 슬라이서용 슬라이스 값의 5세트를 나타낸 도.
도 10은 멀티레벨 심볼 데이터 전송 및 수신 시스템의 수신기에서 콤필터가 이용되는 경우에, 도 4에 도시된 슬라이서용 슬라이스 값에 대한, 다른 가능성 있는 2세트를 나타낸 도.
도 11 - 도 13은 본 발명을 상세하게 나타낸 도.
도 14는 도 7의 트렐리스 도와 비슷하지만, 트렐리스 엔코더 및 콤필터의 조합이 추가된 트렐리스 도.
도 1 및 도 2는, 멀티레벨 잔류측파대(VSB) 고선명텔레비전(HDTV) 전송 및 수신 시스템에 응용하기 위한 멀티레벨 심볼데이터 전송 및 수신 시스템을 도시한 것이다. 상기 멀티레벨 VSB HDTV 전송 및 수신 시스템은, 미국특허 5,087,975호 및 1996년 1월 254에 공개된 국제특허출원 PCT/US95/08174호에 게시된 형태로서, 본 발명에서도 참조하고 있다. 상기 멀티레벨 VSB HDTV 출원이 본 발명의 실시예에서 논의되면 알겠지만, 특성에 있어서 본 발명이 더 일반적이라는 것을 이해하게 될 것이고, 따라서, 본 발명이 저해상도 영상 시스템뿐만 아니라, 영상신호를 기본으로 하지 않는 데이터 시스템을 포함하여 다른 형태의 전송 및 수신 시스템에서도 응용될 수 있다는 것을 알 수 있을 것이다.
따라서, 도 1에 도시된 바와 같이, 멀티레벨 심볼데이터 전송 및 수신 시스템의 전송기(10)는, 연속데이터 바이트 및 복수개의 타이밍 신호를 공급하는 데이터 소스(12)를 포함한다. 예를 들어, 8비트로 구성되는 상기 데이터 바이트는, 압축된 HDTV신호, 엔티에스시(NTSC) 해상도를 갖는 압축된 텔레비전신호 또는 다른 어떤 신호를 의미한다.
상기 데이터 바이트는, 반드시 연속필드로 정렬될 필요는 없지만, 그렇게 되는 것이 더 바람직하다. 각 필드는, 하나의 필드 세그먼트와 312개의 필드동기신호 및 데이터 세그먼트를 포함하고, 심볼속도가 매초 약 10.76메가심볼로서, 각 필드동기신호 및 데이터 세그먼트는 828개의 8레벨 심볼 및 4개의 2레벨 데이터 세그먼트 동기 심볼을 포함한다. 데이터 소스(12)로부터 출력되는 상기 데이터 바이트는, 전향에러보정 코딩을 위하여 리드솔로몬 엔코더(14)로 인가된 후, 바이트 인터리버(16)로 출력된다. 바이트 인터리버(16)는, 잡음이 들어있는 멀티레벨 심볼 데이터 전송 및 수신 시스템의 감수율을 감소하기 위하여, 전체 프레임 내의 데이터 바이트에게 다시 명령한다.
바이트 인터리버(16)로부터 출력된 인터리빙 된 데이터 바이트는, 심볼인터리버(18)에 인가한다. 여기서 심볼인터리버는, 예를 들어 상기 심볼속도로서, 2개의 출력비트 스트림(X1, X2)을 공급한다. 알려진 바와 같이, 각 비트 쌍(X1, X2)은, 해당 멀티레벨 심볼로 변환된다. 특히, 다음에서 좀더 자세하게 다루겠지만, 수신기에 있는 콤필터로 인하여, 12개의 서브세그먼트 사이에서 각 데이터 세그먼트의 비트쌍(X1, X2)이 인터리빙 되는 것이 바람직하다. 그러므로, 각 서브세그먼트는, 예를 들어, 69개의 심볼을 포함한다. 이 심볼인터리빙은 앞서 언급한 출원 PCT/US95/08174에 자세하게 논의되어 있다.
심볼인터리버(18)로부터 출력되는 비트쌍(X1, X2) 스트림은, 앞으로 자세하게 논의될 3개의 출력비트로 변환하기 위한 프리코더/트렐리스 엔코더(20)와 연결되어 출력된다. 상기 프리코더/트렐리스 엔코더(20)는, 12심볼 지연부에 의하여 특성화되기 때문에, 상기 심볼인터리버(18)에 의하여 생성된 각 서브세그먼트가 12병렬 엔코더의 각각에 의하여 처리되듯이, 상기 프리코더/트렐리스 엔코더(20)는, 1/12의 심볼 클럭속도로 각각 동작하는 12병렬 엔코더를 포함하는 것과 같이 생각된다. 상기 프리코더/트렐리스 엔코더(20)의 출력에서 형성된 3비트로 된 출력비트의 스트림은, 심볼맵퍼(22)에 인가되고 그로부터 멀티플렉서(23)로 인가된다. 상기 멀티플렉서(23)는, 필드 동기심볼 및 세그먼트 동기심볼에 의하여 상기 맵퍼(22)의 출력을 멀티플렉싱한다. 상기 필드 동기심볼 및 상기 세그먼트 동기심볼은, 필드 구조를 제공한다. 상기 맵퍼(22)에 의하여 사상되는 상기 심볼과 멀티플렉서(23)에 의하여 멀티플렉싱되는 필드 동기심볼 및 세그먼트 동기심볼은, 복수개의 멀티레벨 심볼로서, 전송을 위한 잔류측파대(VSB) 변조기(24)에 연결된다.
도 2에 도시한 바와 같이, 멀티레벨 심볼데이터 전송 및 수신 시스템의 수신기(26)는, 상기 VSB 변조기(24)에 의하여 전송되는 신호를 수신하고, 튜너·복조기·A/D변환기(28)를 포함한다. 상기 튜너·복조기·A/D변환기(28)는, 원하는 채널을 맞추고, 수신되어 동조된 신호를 중간주파수 신호로 변환하고, 그 중간주파수 신호를 베이스밴드 아날로그 신호로 복조하고, 그 베이스밴드 아날로그 신호를 좀더 처리하기 위하여 디지털 신호로 변환한다. 멀티비트 및 전송기(10)에 의하여 전송된 멀티레벨 심볼로 된 스트림이 포함된 상기 디지털 신호는, 다중극 스위치(30)에 의하여 제 1 및 제 2신호 처리경로에 인가된다.
상기 제 1신호 처리경로는, 콤필터(32), 채널등화기(34), 위상추적기(36) 및 비터비(Viterbi) 디코더(38)로 구성된다. 상기 제 2신호 처리경로는, 상기 채널등화기(34), 상기 위상추적기(36), 비터비 디코더(40) 및 포스트 코더(42)로 구성된다. 상기 비터비 디코더(38)의 출력 또는 상기 포스트 코더(42)의 출력은, 심볼 역-인터리버(44), 바이트 역-인터리버(46) 및 리드-솔로몬 디코더(48)에 연결된다. 상기 리드-솔로몬 디코더(48)의 출력은, 도시되어 있지 않지만, 상기 수신기(26)의 요소들에 의하여 좀더 처리된다. 상기 콤필터(32)는, 선형 가산기 및 12심볼 지연부를 포함하는 피드포워드 필터를 포함한다.
상기와 같이, 제 1 및 제 2 신호 처리경로가 있는 이유는, 동일채널 혼신의 가능성 때문이다. 즉, 앞서 언급한 미국특허 '975에 자세하게 설명해 놓았듯이, 상기 콤필터(32)는, 각 수신된 심볼에서 초기의 12심볼 간격이 수신된 심볼을 감산함으로써, 엔티에스시(NTSC) 동일채널 혼신을 감소시킬 수 있다. 전송기에서 제공된 심볼 인터리빙 때문에, 상기 콤필터(32)는, A1-A0, B1-B0, . . . A2-A1, B2-B1, . .. A56-A55, B56-B55, . . .와 같은 연속적인 형태의 콤된 출력을 제공하기 위하여, 하나의 데이터 세그먼트를 이루는 12개의 서브세그먼트 각각을 독립적으로 동작시킬 수 있다.
상기 콤필터(32)는, HDTV 디지털 신호 및 표준 NTSC 신호를 수신할 수 있는 상기와 같은 분야에 적당하다. 약간의 시간 동안에, 인접하거나 거의 근접한 텔레비전 서비스 영역에서, 최소한 약간의 동일한 방송 채널은, NTSC 전송 및 HDTV 전송을 위해 할당되기 쉽다. 이와 같이 중첩되는 할당은, 근접 또는 인접 텔레비전 서비스 영역에서 HDTV 및 NTSC 전송이 동일한 채널에서 일어나는 동일채널 혼신을 초래할 수 있다. 그래서, 상기 콤필터(32)는, 수신된 HDTV 신호에서 NTSC 동일채널 혼신을 감소하는 역할을 한다. 따라서, 만약 상기 수신기(26)가, 상기와 같은 서비스 지역에서 사용된다면, 다극 스위치(30)는, 콤필터(32) 및 비터비 디코더(38)를 포함하는 제 1경로에 튜너·복조기·A/D변환기(28)의 출력을 변환하도록 작동한다. 만약에 상기 수신기(26)가, 상기와 같은 지역에서 사용되지 않는다면, 튜너·복조기·A/D변환기(28)의 출력은, 콤필터(32), 비터비 디코더(38)를 통과하지 않고, 대신에 비터비 디코더(40) 및 포스트 코더(42)를 사용하여 신호를 처리하는 제 2경로를 따라서 처리될 수 있다. 제 2경로를 통한 처리가 더 간단한데, 왜냐하면, 상기 콤필터(32)가, 수신된 데이터 신호를 처리하는데 2배로 복잡하기 때문이다.
도 3에 도시된 바와 같이, 상기 프리코더/트렐리스 엔코더(20)는, 프리코더(50) 및 엔코더(52)로 구성된다. 상기 프리코더(50)는, 상기 심볼인터리버(18)로부터 멀티레벨 심볼들(각 심볼은 X1, X2 비트로 구별됨)을 수신하는 모듈로-2의 피드백 프리코더이고, 중간 비트(Y1, Y2)를 형성한다. 좀더 자세하게 설명하면, 상기 프리코더(50)는, 비트(X2)를 수신하도록 연결된 제 1입력을 가지는 모듈로-2 가산기(54)를 포함한다. 상기 모듈로-2 가산기(54)의 출력은, 중간 비트(Y2)를 공급하고, 12심볼 지연부(58)에 연결되어 출력하는 멀티플렉서(56)의 제 1입력(A)에 연결된다. 상기 12심볼 지연부(58)의 출력은, 상기 모듈로-2 가산기(54)의 제 2출력에 연결되고, 또한, 상기 멀티플렉서(56)의 제 2입력(B)에 연결된다. 상기 프리코더(50)에 의하여 생성되는 중간비트(Y2)는, 심볼맵퍼(22)의 제 1입력에 출력비트(Z2)로서 인가된다. 중간비트(Y1)는, 비트(X1)의 역-코딩된 형태이고, 트렐리스 엔코더(52)에 공급된다.
상기 트렐리스 엔코더(52)는, 중간비트(Y1)를 출력비트(Z1, Z0)로 변환하는 1/2속도의 쳬계적인 4상태 피드백 콘볼루션 엔코더를 포함한다. 따라서, 트렐리스 엔코더(52)는, 심볼 맵퍼(22)의 제 2입력으로, 중간비트(Y1)를 출력비트(Z1)로 직접 인가하는 신호경로(60)를 포함한다. 또한, 트렐리스 엔코더(52)는, 제 1입력과 연결되는 신호경로(60)로부터 중간 비트(Y1)를 수신하는 모듈로-2 가산기(62)를 포함한다. 상기 모듈로-2 가산기(62)는, 멀티플렉서(64)의 제 1입력(A)에 연결되는 출력을 가진다. 여기서, 멀티플렉서(64)의 출력은 12심볼 지연부(66)와 연결된다. 상기 12심볼 지연부(66)의 출력은, 심볼맵퍼(22)와, 멀티플레서(64)의 제 2입력(B)과, 멀티플렉서(68)의 제 1입력(A)에 연결된다. 상기 12심볼 지연부(66)는 상태 비트(Q0)를 생성한다. 여기서 상태비트(Q0)는, 특정 시간에 트렐리스 엔코더(52)의 상태를 결정하는데 이용되고, 출력비트(Z0)로서 공급된다. 멀티플렉서(68)의 출력은, 12심볼 지연부(70)와 연결되어서, 상태비트(Q1)를 생성한다. 이때 상태비트(Q1)는, 특정 시간에 트렐리스 엔코더(52)의 상태를 결정하는데 이용된다. 12심볼 지연부(70)의 출력은, 상기 모듈로-2 가산기(62)의 입력에 연결되고, 멀티플렉서(68)의 제 2입력(B)에 피드백 된다. 상기 12심볼 지연부(58), (66) 및 (70)로 인하여, 하나의 데이터 세그먼트의 각 서브세그먼트는, 프리코더(50) 및 트렐리스 엔코더(52)에 의하여 독립적으로 처리된다. 상기 멀티플렉서(56), (64) 및 (68)는, 그들의 각각의 제 2입력(B)이 선택되는 동안에 동기신호의 삽입을 허용한다. 그 밖의 다른 모든 시간에서, 멀티플렉서(56), (64) 및 (68)의 제 1입력(A)은 선택된다.
출력비트(Z2, Z1 및 Z0)는, 심볼맵퍼(22)에 공급된다. 상기 심볼맵퍼(22)는, 상기 3개의 출력비트를 멀티레벨 심볼을 형성하는 8신호 레벨 중에 해당하는 것에 대응시킨다. 이들 8신호 레벨은, 도 5의 열(A) 및 (B)에 도시된다. 도 5의 열(C)은, 출력비트(Z2, Z1 및 Z1)의 다양한 조합을 도시한 것이다. 예를 들어, Z2=0, Z1=1 및 Z0=1 이면, 상기 맵퍼(22)는 출력비트(Z2, Z1 및 Z0)를 -1의 멀티레벨 심볼에 대응시킨다. 도 5로부터 볼 수 있듯이, 심볼맵퍼(22)의 출력에서 형성된 8레벨 심볼은, 0 레벨을 기준으로 대칭적이다. 수신기(26)가 신호 습득을 촉진하기 위하여, 파일롯 성분을 제공하도록 소정의 양(예를 들어, +1)을 이용하여 각 심볼을 오프셋 시키는 것이 바람직하다. 멀티레벨 심볼 및 파일롯 성분(사용된다면)은, 멀티플렉서(23)의 제 1입력을 통하여 VSB 변조기(24)에 인가한다. 상기 VSB변조기(24)는, 앞서 언급한 미국특허 '975에서 설명된 바와 같이, 압축된 반송자 VSB 형태로 전송을 위한 선택된 반송자 상에서, 멀티레벨 심볼( 및 파일롯 성분)을 변조한다. 또한, 심볼맵퍼(22)의 출력은, 램(RAM)(74)의 입력에 인가되고, 이때 램(74)의 출력은, 멀티플렉서(23)의 제 2입력에 인가된다. 멀티플렉서(23)의 제 3입력은, 세그먼트 및 프레임 동기신호의 소스(76)로부터 인가된다.
또한, 도 5에 도시된 바와 같이, 멀티레벨 심볼의 8레벨은, 4개의 서브세트(a, b, c 및 d)로 분리된다. 상기 4개의 서브세트의 각각은 출력비트(Z1, Z0)의 특정 상태에 의하여 식별된다. 그래서, 출력비트(Z1, Z0)가 상태(00)에 있으면, 상기 상태는 서브세트(d)에 대응하고, 출력비트(Z1, Z0)가 상태(01)에 있으면, 상기 상태는 서브세트(b)에 대응하고, 출력비트(Z1, Z0)가 상태(10)에 있으면, 상기 상태는 서브세트(b)에 대응하고, 출력비트(Z1, Z0)가 상태(11)에 있으면, 상기 상태는 서브세트(a)에 대응한다.
도 4는, 본 발명에 의하여 구성된 도 2의 수신기의 일부분을 변경한 것을 도시한 것이다. 도 4에 도시한 바와 같이, 출력비트(Z2, Z1 및 Z0)를 표현하는 수신된 멀티레벨 심볼(10,76MHz의 속도에서)의 스트림은, 채널등화기(34)에 공급된다. 상기 멀티레벨 심볼은, 상기 채널등화기(34)에 의하여 균등하게 되고, 그 다음에는, 원하지 않는 위상 잡음을 제거하는 위상추적기(36)에 의하여 처리된다. 상기 위상 추적기(36)는, 앞서 언급한 미국특허 '587에 게시된 형태일 수 있다.
콤필터(32)에 의한 처리가 필요하지 않을 때, 위상추적기(36)의 출력은, 다극 스위치(30)의 극을 통하여, 원래 데이터 비트(X1, X2)의 추정을 유도하는 비터비 디코더(40)에 연결된다. 앞서 언급한 PCT/US95/08174 출원에서 논의 된 바와 같이, 엘에스아이 로직사(LSI Logic Corp.)에서 제조한 비터비 디코더는, 분기메트릭 발생기(BMG)를 포함한다. 여기서 분기메트릭 발생기(BMG)는, 가산·비교·선택부(ACS)에 분기메트릭을 생성하고, 인가하기 위한 수신된 멀티레벨 심볼에 대응한다. 상기 ACS는, 경로메트릭 저장 메모리(미도시)에 양방향으로 연결되어서, 트레이스백 메모리에 공급한다.
비터비 디코더의 상기 ACS부는, 각각의 멀티레벨 심볼을 위한 복수개의 경로메트릭을 생성하는 BMG에 의하여 생성되는 분기메트릭에 대응한다. 각 경로메트릭은 콘볼루션 엔코더의 선택된 상태에 대응한다. 본 발명에서 이용된 콘볼루션 엔코더(즉, 트렐리스 엔코더(52))는, 도 6에 도시된 상태표의 Q1Q0(n) 열에 의하여 도시한대로, 4개의 상태를 가진다. 도 6의 Y2Y1(n)열에 도시된 중간비트(Y1, Y2)의 4가지 가능한 상태 때문에, 각각의 이들 4가지의 상태는 4번 반복된다. Z2Z1Z0(n)열은, Q1Q0(n)열 및 Y2Y1(n)열로부터 유도된다. 즉, 도 3에 도시된 바와 같이, 출력비트(Z2)는, 항상 중간비트(Y2)와 동일하고, 출력비트(Z1)는 항상 중간비트(Y1)와 동일하고, 출력비트(Z0)는, 항상 상태비트(Q0)와 동일하다. 서브세트(n) 열은, 4개의 서브세트(a, b, c 및 d) 중에서, 하나의 점이 놓인 곳을 나타낸다. R(n)열은, 출력데이터 레벨에 출력비트(Z2, Z1 및 Z0)를 사상(mapping)함으로써 결정된다. 다음 상태 Q1Q0(n+1)은, 현재 상태 Q1Q0(n)과 현재 입력비트 Y1(n)의 조합에 의하여 결정된다.
또한, 도 6의 상태표에 있는 정보는, 도 7의 트렐리스 도에 의하여 표현된다. 상기 도에 표현된 바와 같이, ACS부에 의하여 유지되는 4개의 경로메트릭은, 4개의 엔코더 상태에 대응한다. 도 5, 6 및 7에 도시된 바와 같이, 엔코더가 상태(00) 또는 상태(10)에 있을 때, 현재 심볼주기 동안에, 심볼출력은 서브세트(b) 또는 (d)가 되고, 엔코더가 상태(01) 또는 상태(11)에 있을 때, 현재 심볼주기 동안에, 심볼출력은 서브세트(a) 또는 (c)가 된다. 게다가, 최저값을 가지는 경로메트릭은, 엔코더의 현재상태의 최고 추정값을 공급한다. 즉, ACS 부에 의하여 생성되는 최저경로메트릭은, 엔코더의 현재상태의 추정값을 제공하고, 다음 심볼을 나타내는 예측값이 있는 서브세트를 허용한다.
앞서 논의한 바와 같이, 슬라이싱 된 신호는, 도 4에 도시한 바와 같이, 채널등화기 자신의 출력을 기초로 해서 채널등화기(34)에 의하여 결정되고, 또한, 슬라이싱 된 신호는, 도 4에 도시한 바와 같이, 위상추적기(36) 자신의 출력을 기초로 해서 위상추적기(36)에 의하여 결정된다. 상기 슬라이싱은, 8레벨 심볼을 슬라이싱하기 위한 7개의 슬라이스 레벨로 된 단일 세트에 의하여 특성화 된 종래의 슬라이서를 이용하여 성취될 수 있다. 상기 7개의 레벨은, 도 5의 E열에 도시된다. 그러므로, +6보다 크고 양의 레벨을 가지는 심볼은, 채널등화기(34) 또는 위상추적기(36)에 양자화된 값(+7)으로서 피드백 되고, +4와 +6사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(+5)으로서 피드백 되고, +2와 +4사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(+3)으로서 피드백 되고, 0과 +2사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(+1)으로서 피드백 되고, 0과 -2사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(-1)으로서 피드백 되고, -2와 -4사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(-3)으로서 피드백 되고, -4와 -6사이에 하나의 레벨을 가지는 심볼은, 양자화된 값(-5)으로서 피드백 되고, -6이하의 레벨을 가지는 심볼은, 양자화된 값(-7)으로서 피드백 된다.
이론적으로 상기와 같은 접근법은 상당히 만족스럽지만, 전송 및 수신하는 동안에 얻어진 잡음으로 인하여, 심볼 레벨의 진폭이 슬라이스 레벨을 단지 교차할 수 있는 잡음 조건이 있는 곳에서, 그 성능은 떨어진다. 상기 예에서 논의된 바와 같이, 위상추적기(36)의 출력에서 또는 채널등화기(34)의 출력에서 상기 출력이 +6.1이 될 정도의 잡음으로 인하여, 초기에 값(+5)을 가지는 심볼의 진폭은 떨어진다. 잡음이 없다면, 종래의 슬라이서에 의하여, 슬라이서의 적당한 양자화된 값(+5)으로 정확하게 슬라이스 된다. 그러나, 잡음이 있다면, +5심볼은, 종래의 슬라이서에 의하여 부정확하게 양자화된 값(+7)으로 슬라이스 된다.
따라서, 종래의 슬라이서와 다르게, 본 발명의 슬라이서는, 다음에 설명될 목적을 위하여 슬라이스 레벨로 된 복수개의 세트를 저장한다. 상기 슬라이서 중 하나인, 도 4의 슬라이서(78)는, 채널등화기(34)와 함께 연결되어 이용된다. 상기 슬라이서(78)는, 스위치(30)에 의한 출력을 채널등화기(34) 및 가산기(79)의 음입력에 공급하고, 채널등화기(34)의 출력으로부터 뿐만 아니라 부분적인 비터비 디코더(80)의 ACS부로부터 입력을 수신한다. (예를 들어, 채널등화기(34)는, 피드백 필터 및 트레이닝 알고리즘을 가지는 형태일 수가 있는데, 이렇게 하는 것은 슬라이서(78)의 출력이 피드백 필터에 공급되고, 가산기(79)의 출력이 상기 트레이닝 알고리즘에 공급될 수 있도록 하기 위함이다.) 또한, 상기 등화기(34)의 출력은, 가산기(79)의 양의 입력에 연결된다. 비터비 디코더의 ACS부 및 BMG는, 부분 비터비 디코더(80)를 위하여 필요하다. 마찬가지로, 종래의 슬라이서 대신에, 슬라이서(82)는 위상추적기(36)와 함께 연결되어 이용된다. 상기 슬라이서(82)는, 위상추적기(36)의 출력과 연결된 심볼입력(84)을 수신하고, 비터비 디코더(40)의 ACS부와 연결된 선택된 입력(86)의 세트를 수신하며, 가산기(87)의 음입력과 연결되어 출력한다. 가산기(87)의 양의 입력은, 심볼입력(84)과 연결된다. 가산기(87)의 출력은, 다극 스위치(30)의 다른 극을 통하여 위상추적기(36)에 연결된다. 만약에 위상추적기(36)가, 앞서 언급한 미국특허 '587에 게시된 위상추적기라면, 슬라이서(82)는 그 안에서 게시된 맵퍼(34)와 함께 이용된다. 콤필터(32)가 비활성일 때, 상기 슬라이서(78) 및 (82)는 활성화 된다.
가산기(87), 위상추적기(36) 및 비터비 디코더(40)와 함께 이용되는 상기 슬라이서(82)는, 3개의 슬라이싱 레벨로 된 2개의 세트를 저장한다. 3개의 슬라이싱 레벨 중에서 하나의 세트는, 도 5의 F열에 도시되고, 상기 비터비 엔코더(40)의 ACS부에 의하여 공급되는 최저값 경로메트릭이, 01 또는 11 상태의 엔코더에 대응할 때, 상기 슬라이서(82)에 의하여 이용된다. 3개의 슬라이싱 레벨 중에서 다른 세트는, 도 5(G)에 도시되고, 상기 비터비 엔코더(40)의 ACS부에 의하여 공급되는 최저값 경로메트릭이, 00 또는 10 상태의 엔코더에 대응할 때, 상기 슬라이서(82)에 의하여 이용된다.
즉, 만약에 비터비 디코더(40) 내에 있는 ACS부의 최저값 경로메트릭이 01 또는 11의 엔코더 상태에 대응한다면, 위상추적기(36)의 출력에서 멀티레벨 심볼은, 도 5(F)열에 3개의 슬라이스 레벨(88), (90) 및 (92)이 해당하는 양자화된 레벨이 유도될 수 있도록 서브세트(a) 또는 서브세트(c)에 소속된다는 것이 전제된다. 따라서, 만약 위상추적기(36)의 출력으로부터 멀티레벨 심볼이 슬라이서(82)에 인가된다면, +5보다 큰 양의 멀티레벨 심볼은 +7 값으로 양자화될 것이다. 만약에 멀티레벨 심볼이 +5 와 +1사이에 있다면, 이 멀티레벨은 +3으로 양자화될 것이다. 만약에 멀티레벨 심볼이 +1 과 -3사이에 있다면, 이 멀티레벨은 -1로 양자화될 것이다. 만약에 멀티레벨 심볼이 -3이하의 음이라면, 이 멀티레벨은 +5의 값으로 양자화될 것이다.
마찬가지로, 만약에 최저경로메트릭이 00 또는 10의 엔코더 상태에 대응된다면, 멀티레벨 심볼은, 도 5(G)열에 있는 3개의 슬라이스 레벨만이, 앞서 언급한 바와 같이, 슬라이서(82)에 의하여, 열(F)과 연관된 가산기(87)에 공급되는 양자화된 데이터 레벨이 유도되도록 서브세트(b) 또는 서브세트(d)에 소속된다는 것이 전제된다. 따라서, 만약 슬라이서(82)에 인가되고, 위상 추적기(36)의 출력에서 멀티레벨 심볼이 양으로 +3이 다면, 이 멀티레벨 심볼은 +5의 값으로 양자화될 것이다. 만약에 멀티레벨 심볼이 +1과 +3사이에 있다면, 이 멀티레벨 심볼은 +1로 양자화될 것이다. 만약에 멀티레벨 심볼이 -5와 -1사이에 있다면, 이 멀티레벨 심볼은 -3으로 양자화될 것이다. 만약에 멀티레벨이 음으로 -5라면, 이 멀티레벨 심볼은 -7의 값으로 양자화될 것이다.
F열 또는 G열에서 어느 것을 이용해도, 인접한 슬라이스 레벨 사이의 거리는, E열의 종래 슬라이스 레벨 사이의 거리의 2배이다. 그로부터 슬라이싱 시스템의 로버스트니스가 심각하게 증가된다. 앞서 논의한 바와 같이, 잡음에 의하여 +6.1레벨심볼에 대한 명목상 +5레벨 심볼이 깨지는 예에서, 상기 심볼은, 본 발명을 이용하지 않고, 상기 명목상 레벨 심볼 +5의 보정값 대신에 +7의 값으로 양자화될 것이다. 그러나, 본 발명을 이용하면, 비터비 디코더(40)의 ACS부에 의하여 생성된 최저경로메트릭이 적당한 슬라이스 레벨(즉, 열(G)의 슬라이스 레벨들의 집합)의 이용을 지시하기 때문에, 적절한 결과가 생성된다.
가산기(87)는, 위상추적기(36)의 적당한 요소부에 인가되는 에러신호를 생성하기 위하여, 위상 추적기(36)의 출력에서 멀티레벨 심볼로부터 슬라이서(82)에 의하여 생성된 양자화된 값을 감산한다.
등화기(34)와 연관된 슬라이서(78)는, 슬라이서(82)와 비슷한 방법으로 동작될 것이다.
슬라이서(82) 및 가산기(87)의 동작상 전송 특성은, 3개의 전형적인 슬라이스 값(-3, +1 및 +5)을 도시한 도 11에 표시된다. 비터비 디코더(40)의 ACS부에 의하여 생성된 최저경로메트릭에 의하여 지시한 바와 같이, 만약에 상기 슬라이스 값 및 위상추적기(36)의 출력이, 예를 들어, 각각 +5라면, 0의 에러값이 생성된다. 만약에 상기 슬라이스 값이 +5이고, 위상 추적기(36)의 출력이 +5.5라면, +0.5의 에러값이 생성되는 방식으로 계속된다. 만약에 위상 추적기(36)가, 앞서 언급한 미국특허 '578에 게시된 위상추적기라면, 이 특허에 게시된 맵퍼(34)는, 그것의 차이를 생성하기 위하여 이 에러값을 이용한다.
그러나, 만약에, 데이터(예를 들어, 위상추적기(36)의 출력)가, 두 슬라이스 값(예를 들어, +3에 대하여)사이에 있는 중간 값에 근접한다면, 그와 같은 데이터는, 부정확하게 슬라이싱 될 것이다. 왜냐하면, 상기 데이터가 +1 또는 +5의 값에서 어느 쪽으로 슬라이싱 되어야 하는 지에 대한 불확정성이 있기 때문이다. 부정확한 슬라이싱은, 에러 및 잘못된 방향에서 시도된 보정을 초래한다. 상기와 같은 환경에서, 슬라이스 결정이 잘못된 방향에서 가능하게 보정되기 보다는 오보정하기 쉬운 영역에서 작은 보정이 시도될 수 있도록 가중에러신호를 생성하는 것이 더 바람직하다. 상기와 같은 상황에서, 가중에러신호를 정확하게 생성하기 위하여, 슬라이서(82) 및 가산기(87)는, 도 12에 도시된 응답과 같은 희망하는 어떠한 응답일지라도 생성하는 단일 에러 탐색표(LUT)에 합해진다. 도 12에 도시된 바와 같이, 0의 에러신호는, 슬라이스 값 사이의 중간 값을 생성한다. 다른 데이터 값에서 에러신호는, 도 12의 특성곡선에 따라서 올바르게 변경된다.
도 12의 특성곡선을 구현하기 위한 더 좋은 기술은, 도 13에 도시된 바와 같이, 슬라이서 및 슬라이서에 대응하는 가산기의 위치에 에러탐색표(100)을 이용하는 것이다. 에러탐색표(100)는, 활성 LUT가 비터비 디코더(40)의 ACS부에 의하여 생성되는 최저경로메트릭에 대응하여 선택되는, 다중 LUT을 저장한다. 따라서, 입력 데이터의 각 값은, 선택된 LUT 내에 있는 메모리 위치의 주소를 지정하고, 상기 메모리 위치에 저장된 에러는, 대응하는 에러신호로서 출력된다.
상기에서 언급한 것은, 비터비 디코더(40)와 함께 연결되어 동작하고, 데이터 처리가 수신기(26)의 제 2신호 처리경로를 따라서 수행되는 경우 즉, 콤필터(32)가 데이터를 처리하기 위하여 사용되지 않는 경우에 인가하는 슬라이서(82)에 관한 것이다. 그러나, 데이터 처리가, 수신기(26)의 제 1신호처리 경로를 따라서 수행되는 경우, 즉, 콤필터(32)가 데이터를 처리하기 위하여 사용되는 경우에, 비터비 디코더(38)의 ACS부와 연결되어 선택된 입력 세트를 가지는 슬라이서(82')는, 슬라이서(82)대신에 이용된다. 데이터가 제 1신호 처리경로를 따라서 처리되도록 다극 스위치(30)가 작동되면, 슬라이서(82')는 활성화된다. 슬라이서(82')의 출력은, 가산기(87)와 비슷한 방식으로 동작하는, 가산기(83)에 연결된다. 마찬가지로, 슬라이서(78')의 출력은, 가산기(87)와 동일하게 가산기에 연결되고, 부분 비터비 디코더(94)는, 부분 비터비 디코더(80)와 동일하게, 슬라이서(78')에 연결되어 이용된다.
비록 콤필터(32)가, NTSC채널 혼신이 감소되는 원하는 효과를 가지지만, 콤필터(32)는, 수신기의 비터비 디코더에 대한 복잡성을 증가시킨다. 즉, 최적 비터비 디코더는, 트렐리스 엔코더(52)의 상태뿐만 아니라 콤필터(32)의 지연부의 상태를 신뢰해야만 한다. 왜냐하면, 트렐리스 엔코더(52)에 대해서는 4개의 엔코더 상태와 콤필터(32)의 지연부의 4개의 가능한 상태가 있어서, 최적 비터비 디코더가 16-상태 트렐리스를 처리해야만 하기 때문이다. 앞서 언급한 PCT/US95/08174 출원은, 콤필터와 연결되어 이용되는 비터비 디코더의 복잡성을 감소시키기 위한 기술을 설명한 것이다. 복잡성이 많이 감소된 비터비 디코더는, 비터비 디코더(38) 및 부분 비터비 디코더(94)로서 이용된다.
비터비 디코더(38) 및 부분 비터비 디코더(94)의 각각의 BGM은, 7개의 분기메트릭을 생성한다. 각각의 분기메트릭은, 콤필터(32)의 출력에서 심볼레벨과, 각의 7개의 코세트(A, B1, B2, C1, C2, D1 및 D2)를 이루는 각각의 3개의 값 중에서 가장 근접한 것 사이에, 제곱한 유클리드 거리를 나타낸다. 이들 코세트들 및 각 코세트(점선으로 도시함)를 이루는 3개의 값은, 도 8에 도시된다.
도 8에 도시된 상기 코세트는, 도 9에 도시한 바와 같이, 다시 배열되고, 도 9는 다음에서 설명된다. 트렐리스 엔코더(52)가 특정 상태에 있다면, 그 출력은, 도 7에 도시한 바와 같이, 4개의 서브세트 중에서 2개만 놓인다. 예를 들어, 트렐리스 엔코더(52)가 00상태에 있다면, 그 다음 심볼은 서브세트(b) 또는 (d)중에 하나를 남겨야만 한다. 비터비 디코더(40)를 구성하는 트렐리스 엔코더(52) 상태의 현재 추정값은, 2개의 서브세트 중에서, 그 다음 심볼이 놓일 수 있는 위치를 예측하도록 이용될 수 있다. 그러므로, 상기 슬라이서(82)는, 서브세트(b) 또는 서브세트(d)를 생성하는 4개의 진폭 중에서 하나의 진폭에 신호를 양자화할 수 있다.
콤필터(32)가 활성화 될 때, 비슷한 절차 과정이 발생한다. 트렐리스 엔코더(52) 및 콤필터(32)의 조합이 특정한 상태에 있을 때, 콤필터(32)의 출력은, 도 8에 도시된 7개의 서브세트의 2개 중에서, 그 중에서 하나에만 놓일 수 있다는 것을, 도 14로부터 알 수 있다.(도 14는, 앞서 언급한 미국특허출원 PT/US95/08174에서 다시 생성되고, 콤필터(32)가 활성화되는 경우에 대한 트렐리스를 도시한 것이다.) 따라서, (i)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 0일 때, 그 다음 심볼은 서브세트(A) 또는 서브세트(C2)에 놓여야만 하고, (ii)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 1일 때, 그 다음 심볼은 서브세트(A) 또는 서브세트(C1)에 놓여야만 하고, (iii)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 2일 때, 그 다음 심볼은 서브세트(B2) 또는 서브세트(D2)에 놓여야만 하고, (iv)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 3일 때, 그 다음 심볼은 서브세트(B1) 또는 서브세트(D2)에 놓여야만 하고, (v)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 4일 때, 그 다음 심볼은 서브세트(B1) 또는 서브세트(D1)에 놓여야만 하고, (vi)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 5일 때, 그 다음 심볼은 서브세트(B1) 또는 서브세트(D2)에 놓여야만 하고, (vii)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 6일 때, 그 다음 심볼은 서브세트(A) 또는 서브세트(C1)에 놓여야만 하고, (viii)트렐리스 엔코더(52)와 콤필터(32)의 조합된 상태가 7일 때, 그 다음 심볼은 서브세트(A) 또는 서브세트(C2)에 놓여야만 한다.
천이(i) 및 (viii)의 출력 코세트(A 또는 C2)가 동일하고, 천이(ii) 및 (vii)의 출력 코세트가 동일하고, 천이(iv) 및 (vi)의 출력 코세트가 동일하게 되어있다. 계속해서, 이들 7개의 코세트는, 2개의 코세트로 된 5개의 그룹으로, 다음과 같이 재배열된다. 즉, 트렐리스 엔코더(20)/콤필터(32)의 조합의 특정상태에 대하여, 콤필터(32)의 출력은 이들 5개의 그룹 중에 하나에 놓여야만 한다. 상기 비터비 디코더(38)에 의하여 추정되는 트렐리스 엔코더(52) 및 콤필터(32)의 상태는, 이들 5개의 그룹 중에서, 그 다음 심볼이 놓일 수 있는 곳을 예측하는데 이용될 수 있다.
이들 5개의 그룹은, 도 9에 도시된다. 각 그룹은, 5개의 슬라이스 레벨을 가진다. 그룹(A 및 C2)을 이루는 5개의 슬라이스 레벨은, 도 9에 도시된다. 마찬가지로, 그룹(A 및 C2)은, 레벨(+6, +2, -2, -6 및 -10)에서 슬라이스 레벨을 가지고, 그룹(B2 및 D2)은, 레벨(+12, +8, +4, 0 및 -4)에서 슬라이스 레벨을 가지고, 그룹(B1 및 D2)은, 레벨(+8, +4, 0, -4 및 -8)에서 슬라이스 레벨을 가지고, 그룹(B1 및 D1)은, 레벨(+4, 0, -4, -8 및 -12)에서 슬라이스 레벨을 가진다. 따라서, 비터비 디코더(38)의 ACS부에 의하여 생성되는 최저경로메트릭은, 도 9에 도시된 5개의 그룹 중에서 하나의 그룹을 이루는 슬라이스 레벨을 선택한다. 그 다음에, 슬라이스 레벨의 선택된 세트는, 가산기(83)에 공급되는 양자화된 값을 생성하는 위상추적기(36)의 출력을 슬라이싱 하는 슬라이서(82')에 의하여 사용되거나, 등화기(34)의 출력을 슬라이싱 하는 슬라이서(78')에 의하여 사용된다.
도 9에 도시된 슬라이스 레벨로 이루어진 5개의 세트는, 도 10에 도시된 바와 같이, 슬라이스 값으로 이루어진 2개의 세트로 다시 편성된다. 도 10에 도시된 슬라이스 레벨로 이루어진 상기 2개의 세트는, 도 9에 도시된 5개의 세트보다 다소 적게 로버스트 하지만, 상기 2개의 세트는, 덜 복잡한 선택처리를 초래한다. 슬라이스 값(A, C1 및 C2)의 제 1세트는, 6개의 슬라이스 레벨을 가지고, 슬라이스 값(B1, B2, D1 및 D2)의 제 2세트는, 7개의 슬라이스 레벨을 가진다. 상기 슬라이서(78' 및 82')는, 8에 도시된 바와 같이, 슬라이스 레벨의 7개의 그룹을 저장하고, 도 9에 도시된 바와 같이, 슬라이서 레벨의 5개의 그룹을 저장하거나, 적절하게, 도 10에 도시된 슬라이스 레벨의 2개의 그룹을 저장한다.
상기 저장된 슬라이스 레벨을 이용하여, 슬라이서(82)가 비터비 디코더(40)의 ACS부에 대응하는 것과 같은 방식으로, 슬라이서(82')는 비터비 디코더(38)의 ACS부로부터 최저경로메트릭에 대응되고, 슬라이서(82)가 비터비 디코더(40)의 ACS부에 대응하는 것과 같은 방식으로, 슬라이서(78')는 부분 비터비 디코더(94)의 ACS부로부터 최저경로메트릭에 대응된다. 마찬가지로, 슬라이서(82)가 비터비 디코더(40)의 ACS부에 대응하는 것과 같은 방식으로, 슬라이서(78)는, 부분 비터비 디코더(80)의 ACS부로부터 최저경로메트릭에 대응된다.
지금까지, 본 발명의 확실한 변형예에 관하여 설명하였다. 다른 변형예는, 본 발명의 기술을 이용하여 실시할 수 있을 것이다. 예를 들어, 트렐리스 엔코더(52)는, 본 발명에 벗어남이 없이, 도 3에 도시된 것과 다른 형태로 변형할 수 있을 것이다. 예를 들어, 많은 엔코더 상태의 수는 도시된 것과 다를 수 있고, 피드포워드 구조는 알려진 피드백 구조로 이용될 수 있고, 비-체계적인 코딩은 피드백 배열이나 피드포워드 배열 중에 채용된다.
그 밖에, 예를 들어, 직교진폭변조(QAM) 및 복조를 채용하는 것과 같이, VSB와 같은 변조 및 복조 기술이 채용될 수 있다.
또한, 비록 본 발명이 임의의 수의 레벨을 가지는 심볼과 함께 이용된다고 해도, 본 발명은 8레벨 심볼과 연관해서 설명되었다.
따라서, 본 발명의 서술 내용은, 설명한 바와 같이 분석되어서, 본 발명의 기술분야에 연관된 당업자에게 발명의 실시예를 교육하는데 목적이 있다.
상세한 것은, 발명의 정신에 위배됨 없이, 충분하게 다양한 변화가 있을 수 있고, 청구범위 내에 있는 모든 변형예의 독점적인 사용은, 보호받는다.

Claims (9)

  1. 복수개의 멀티심볼을 수신하는 수신수단과,
    슬라이스 값으로 된 복수개의 세트 중에서 하나를 선택하는 선택수단과,
    슬라이스 값으로 된 각 세트는 3개의 슬라이스 값에서 최소값을 가지고,
    슬라이스 값으로 된 선택된 세트에 대응하여 멀티레벨 심볼을 슬라이싱 하는 슬라이싱 수단을 포함하는 것을 특징으로 하는 데이터 수신기.
  2. 복수개의 멀티레벨 심볼을 포함하는 데이터 신호를 발생시키는 발생수단과,
    각 멀티레벨심볼에 대응하여 상기 데이터 신호를 특징짓는 최저경로메트릭을 결정하는 수단과,
    상기 최저경로메트릭에 대응하여 슬라이스 값으로 된 복수개의 세트 중에서 하나를 선택하는 선택수단과,
    슬라이스 값으로 된 상기 선택된 세트에 대응하여 상기 멀티레벨 심볼을 슬라이싱 하는 슬라이싱 수단을 포함하는 것을 특징으로 하는 데이터 수신기.
  3. 제 2 항에 있어서,
    슬라이스 값으로 된 상기 각 세트는 복수개의 슬라이스 값을 가지고,
    상기 멀티레벨심볼은 복수개의 값에 의하여 특징지어지고,
    슬라이스 값으로 된 각 세트의 슬라이스 값의 수는 상기 멀티레벨심볼을 특징짓는 값의 수의 절반 이하인 것을 특징으로 하는 데이터 처리기.
  4. 제 2 또는 제 3 항에 있어서,
    슬라이스 값으로 된 각 세트의 인접 슬라이스 값은 서로 떨어져 있고,
    슬라이스 값으로 된 세트 중에서 하나의 세트의 슬라이스 값은 슬라이스 값으로 된 다른 하나의 슬라이스 값으로부터 오프셋 되는 것을 특징으로 하는 데이터 처리기.
  5. 제 2 또는 제 3 항에 있어서,
    슬라이스 값으로 된 각 세트의 인접 슬라이스 값은 충분하게 동일한 양만큼 서로 떨어져 있고,
    슬라이스 값으로 된 세트 중에서 한 세트의 슬라이스 값은, 슬라이스 값으로 된 세트 중에서 다른 세트에 대응하는 슬라이스 값으로부터 충분하게 동일한 양만큼 오프셋 되는 것을 특징으로 하는 데이터 처리기.
  6. 제 2 또는 제 3 항에 있어서,
    상기 데이터 신호는, 4상태 엔코더에 의하여 엔코드 된 복수개의 8레벨심볼을 포함하고,
    상기 결정 수단은, 각 심볼에 대응하여 상기 엔코더의 각 상태에 대응하는 4개의 메트릭을 각각 계산하는 수단을 포함하는 것을 특징으로 하는 데이터 처리기.
  7. 제 6 항에 있어서,
    상기 4상태 엔코더는 콘볼루션 엔코더인 것을 특징으로 하는 데이터 처리기.
  8. 제 7 항에 있어서,
    상기 선택수단은, 슬라이스 값으로 된 각 세트는 3개의 슬라이스 값을 포함하고, 슬라이스 값으로 된 2개의 세트 중에서 하나를 선택하는 것을 특징으로 하는 데이터 처리기.
  9. 복수개의 멀티레벨 심볼을 수신하는 수신수단과,
    슬라이스 값으로 된 각 2개의 세트에서만 복수개의 슬라이스 값을 가지고,
    상기 슬라이스 값으로 된 각 2개의 세트 중에서만 하나를 선택하는 선택수단과,
    슬라이스 값으로 된 선택된 세트에 대응하여 멀티레벨 심볼을 슬라이싱 하는 슬라이싱 수단을 포함하는 것을 특징으로 하는 데이터 처리기.
KR1019970708567A 1996-04-02 1997-03-31 신호 수신기용 슬라이스 예측기 KR100299289B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/627,826 1996-04-02
US08/627,826 US5923711A (en) 1996-04-02 1996-04-02 Slice predictor for a signal receiver
US8/627,826 1996-04-02
PCT/US1997/005120 WO1997037470A1 (en) 1996-04-02 1997-03-31 Slice predictor for a signal receiver

Publications (2)

Publication Number Publication Date
KR19990022088A KR19990022088A (ko) 1999-03-25
KR100299289B1 true KR100299289B1 (ko) 2001-09-22

Family

ID=24516307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708567A KR100299289B1 (ko) 1996-04-02 1997-03-31 신호 수신기용 슬라이스 예측기

Country Status (10)

Country Link
US (1) US5923711A (ko)
JP (1) JP3717941B2 (ko)
KR (1) KR100299289B1 (ko)
CN (1) CN1158822C (ko)
AU (1) AU2595597A (ko)
BR (1) BR9702158B1 (ko)
CA (1) CA2222029C (ko)
HK (1) HK1017957A1 (ko)
MX (1) MX9709321A (ko)
WO (1) WO1997037470A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278743B1 (en) * 1996-11-12 2001-08-21 Zenith Electronics Corporation Non linear amplitude precorrection for HDTV transmitter
KR100248379B1 (ko) * 1997-06-16 2000-03-15 정선종 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법
US6091348A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Circuit and method for on-the-fly bit detection and substitution
US6255969B1 (en) 1997-12-18 2001-07-03 Advanced Micro Devices, Inc. Circuit and method for high speed bit stream capture using a digital delay line
US6078627A (en) * 1997-12-18 2000-06-20 Advanced Micro Devices, Inc. Circuit and method for multilevel signal decoding, descrambling, and error detection
US6850563B1 (en) * 1998-06-19 2005-02-01 Netwave Communications Data slicer for combined trellis decoding and equalization
US6178209B1 (en) * 1998-06-19 2001-01-23 Sarnoff Digital Communications Method of estimating trellis encoded symbols utilizing simplified trellis decoding
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6731692B1 (en) * 2000-03-23 2004-05-04 Agere Systems Inc. Symbol encoding and decoding architecture for trellis-coded modulation in gigabit ethernet
US6958781B2 (en) * 2000-04-18 2005-10-25 Zenith Electronics Corporation Mapping arrangement for digital communication system
US6996133B2 (en) 2000-04-18 2006-02-07 Zenith Electronics Corporation Digital communication system for transmitting and receiving robustly encoded data
US6963618B2 (en) 2000-04-18 2005-11-08 Zenith Electronics Corporation Enhanced slice prediction feedback
KR100672561B1 (ko) 2000-09-22 2007-01-23 엘지전자 주식회사 디지털 티브이의 통신 시스템
KR100351829B1 (ko) * 2000-09-26 2002-09-11 엘지전자 주식회사 디지털 통신 시스템
KR100351831B1 (ko) * 2000-10-02 2002-09-11 엘지전자 주식회사 Vsb 송신 시스템
US6934317B1 (en) * 2000-10-11 2005-08-23 Ericsson Inc. Systems and methods for communicating spread spectrum signals using variable signal constellations
US6987543B1 (en) * 2000-11-30 2006-01-17 Lsi Logic Corporation System to efficiently transmit two HDTV channels over satellite using turbo coded 8PSK modulation for DSS compliant receivers
KR100673419B1 (ko) 2000-12-28 2007-01-24 엘지전자 주식회사 전송 시스템 및 데이터 처리 방법
KR100674423B1 (ko) * 2001-01-19 2007-01-29 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법
US7187698B2 (en) 2001-03-13 2007-03-06 Zenith Electronics Corporation Robust digital communication system
US6947487B2 (en) * 2001-04-18 2005-09-20 Lg Electronics Inc. VSB communication system
US7631340B2 (en) * 2001-04-18 2009-12-08 Lg Electronics Inc. VSB communication system
KR100734351B1 (ko) * 2001-04-20 2007-07-03 엘지전자 주식회사 디지털 방송 전송 시스템
KR100706508B1 (ko) * 2001-04-25 2007-04-11 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100736500B1 (ko) * 2001-04-25 2007-07-06 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100793766B1 (ko) * 2001-06-11 2008-01-10 엘지전자 주식회사 디지털 전송 시스템 및 방법
KR100850932B1 (ko) * 2001-06-11 2008-08-12 엘지전자 주식회사 디지털 전송 시스템 및 방법
KR100510679B1 (ko) * 2003-03-21 2005-08-31 엘지전자 주식회사 디지털 vsb 전송 시스템 및 부가 데이터 다중화 방법
US7155134B2 (en) * 2002-03-22 2006-12-26 Agere Systems Inc. Pulse amplitude modulated transmission scheme for optical channels with soft decision decoding
AU2003226159A1 (en) * 2002-04-16 2003-11-03 Thomson Licensing S.A. Hdtv trellis decoder architecture
US8064528B2 (en) 2003-05-21 2011-11-22 Regents Of The University Of Minnesota Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems
EP1667349A4 (en) * 2003-09-30 2011-03-02 Panasonic Corp RADIO TRANSMISSION DEVICE, RADIO RECEPTIVE DEVICE AND RADIO TRANSMISSION METHOD
US7599348B2 (en) 2003-11-04 2009-10-06 Lg Electronics Inc. Digital E8-VSB reception system and E8-VSB data demultiplexing method
JP4220365B2 (ja) * 2003-12-08 2009-02-04 株式会社ケンウッド 送信装置、受信装置、データ送信方法及びデータ受信方法
US20100023575A1 (en) * 2005-03-11 2010-01-28 Agency For Science, Technology And Research Predictor
US20070242828A1 (en) * 2006-04-12 2007-10-18 General Dynamics C4 Systems, Inc. Dynamic interleaving of state vector components in an encrypted data communication system
US20070252902A1 (en) * 2006-04-28 2007-11-01 Mediatek Inc. Teletext data slicer and method thereof
US7724814B2 (en) * 2006-08-15 2010-05-25 Texas Instruments Incorporated Methods and apparatus for decision feedback equalization with dithered updating
TWI380647B (en) * 2008-10-03 2012-12-21 Ic Plus Corp Transceiver apparatus, receiver and power saving method thereof
US8471960B2 (en) * 2008-11-24 2013-06-25 Mediatek Inc. Method capable of avoiding data error from incorrect sampling points
US10840971B2 (en) * 2018-08-21 2020-11-17 Micron Technology, Inc. Pre-distortion for multi-level signaling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410569A (en) * 1992-08-19 1995-04-25 Zenith Electronics Corp. Data slicing system for HDTV receiver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3066889D1 (en) * 1980-12-23 1984-04-12 Ibm Method of transmitting binary data sequences and arrangement for enabling the rapid determination of the end of a transmitted binary data sequence
DE3467485D1 (en) * 1983-07-22 1987-12-17 Nec Corp Demodulator for multilevel amplitude modulation system
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
US5086340A (en) * 1990-10-19 1992-02-04 Zenith Electronics Corporation Co-channel interference reduction system for digital high definition television
US5105442A (en) * 1990-11-07 1992-04-14 At&T Bell Laboratories Coded modulation with unequal error protection
US5684834A (en) * 1993-06-14 1997-11-04 Paradyne Corporation Simultaneous analog and digital communication using fractional rate encoding
US5483289A (en) * 1993-12-22 1996-01-09 Matsushita Electric Industrial Co., Ltd. Data slicing circuit and method
FR2718910B1 (fr) * 1994-04-18 1996-05-31 Sat Dispositif de décision à seuils adaptatifs pour modulation à multiétat.
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5574751A (en) * 1995-04-24 1996-11-12 Motorola, Inc. Method for a soft-decision modulation system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410569A (en) * 1992-08-19 1995-04-25 Zenith Electronics Corp. Data slicing system for HDTV receiver

Also Published As

Publication number Publication date
JPH11507194A (ja) 1999-06-22
CN1188579A (zh) 1998-07-22
CA2222029A1 (en) 1997-10-09
KR19990022088A (ko) 1999-03-25
BR9702158B1 (pt) 2008-11-18
BR9702158A (pt) 1999-07-20
US5923711A (en) 1999-07-13
WO1997037470A1 (en) 1997-10-09
MX9709321A (es) 1998-02-28
CN1158822C (zh) 2004-07-21
JP3717941B2 (ja) 2005-11-16
CA2222029C (en) 2002-11-19
AU2595597A (en) 1997-10-22
HK1017957A1 (en) 1999-12-03

Similar Documents

Publication Publication Date Title
KR100299289B1 (ko) 신호 수신기용 슬라이스 예측기
JP4401078B2 (ja) 判定帰還型等化器における誤差伝播を低減する判定帰還型シーケンス推定装置及び方法
KR100898967B1 (ko) Atsc hdtv 수신기에서 트렐리스 디코더 트레이스백 출력을 이용한 결정 피드백 이퀄라이저 데이터 생성을 이용한 수신기 및 텔레비전 수신기
US5600677A (en) Trellis coded modulation system for digital television signal
US6493402B1 (en) Mode control for trellis decoder
US6917655B2 (en) Coding and decoding a signal modified in accordance with the feedback states of an encoder
US5629958A (en) Data frame structure and synchronization system for digital television signal
US6687310B1 (en) Trellis coded modulation system for digital television signal with trellis coded data and synchronization symbols
JP4063677B2 (ja) トレリス符号化されたシステム用の2段等化器
KR20040052238A (ko) 결정 피드백 등화기의 피드백 필터 탭 계수들의 값을구속하기 위한 장치 및 방법
US6608870B1 (en) Data frame for 8 MHZ channels
US6671314B1 (en) Decision feedback equalizer for a digital signal receiving system
WO2000074375A1 (en) Digital television system for 8 mhz channels
KR100323665B1 (ko) 디지털 티브이의 수신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 16