KR100298202B1 - SOH element and its manufacturing method - Google Patents
SOH element and its manufacturing method Download PDFInfo
- Publication number
- KR100298202B1 KR100298202B1 KR1019980027431A KR19980027431A KR100298202B1 KR 100298202 B1 KR100298202 B1 KR 100298202B1 KR 1019980027431 A KR1019980027431 A KR 1019980027431A KR 19980027431 A KR19980027431 A KR 19980027431A KR 100298202 B1 KR100298202 B1 KR 100298202B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- layer
- insulating film
- trench
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- 230000010354 integration Effects 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
본 발명은 몸체부유효과를 방지하는 동시에 기판 깊이 소자분리를 이루어 소자분리특성 또한 개선시킨 SOI 소자 및 그 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 SOI 소자는, 필드영역부분에서 그 표면에 트렌치를 가지는 반도체기판; 상기 반도체기판의 단차를 따라 일정두께로 상기 반도체기판 내부에 매립된 매몰절연층; 상기 트렌치에 채워진 소자분리절연막; 및 활성영역부분에서 상기 매몰절연층 상부의 상기 반도체기판에 형성된 트랜지스터를 포함하여 이루어지며, 바람직하게 상기 트랜지스터의 몸체에 전원을 인가하기 위한 바디콘택확산영역을 더 포함하는 것을 특징으로 한다.The present invention is to provide a SOI device and a method of manufacturing the same, which prevents body floating effect and improves device isolation by separating device depth in a substrate. A semiconductor substrate having a trench; A buried insulating layer buried in the semiconductor substrate at a predetermined thickness along the step of the semiconductor substrate; A device isolation insulating film filled in the trench; And a transistor formed in the semiconductor substrate above the buried insulating layer in an active region, and preferably further comprising a body contact diffusion region for applying power to the body of the transistor.
Description
본 발명은 SOI(Silicon On Insulator)기판을 사용한 반도체소자(이하 "SOI 소자"라 칭함) 및 그 제조방법에 관한 것으로, 특히 바디콘택 SOI 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device (hereinafter referred to as " SOI device ") using a silicon on insulator (SOI) substrate and a method of manufacturing the same, and more particularly, to a body contact SOI device and a method of manufacturing the same.
현재 반도체소자는 고집적화, 고속화, 저전력화의 추세가 계속되고 있고 이에 따른 많은 문제들을 해결하기 위한 노력들이 지속적으로 이루어지고 있는 바, 그중 SOI 기판을 사용하여 트랜지스터를 제작하는 기술이 많은 각광을 받고 있다. SOI 기판을 사용하여 제작한 트랜지스터는 일반 실리콘기판을 사용한 트랜지스터에 비해 접합커패시턴스(Junction capacitance)가 작아 전체 회로 속도를 증가시키고 저전압 동작이 가능하여 전력 소모를 줄일 수 있으며, 매몰산화층과 필드산화막에 의해 완전격리되는 구조는 래치업(Latch-up)과 활성영역(Active region)간 펀치 쓰루(Punchtrhrough)등에 완전히 무관하게 된다. 또한 웰 공정을 생략할 수 있기 때문에 전체 공정 스텝을 감소 시킬 수 있다. 그러나, 트랜지스터의 활성영역인 몸체(Body)가 부유(Floating)됨에 의해 기생 바이폴라 효과(Parastic BJT Effect), 킨크 효과(Kink effect)등이 나타난 소자의 특성면에서 여러 가지 문제점이 나타나게 된다.At present, the trend of high integration, high speed, and low power consumption of semiconductor devices has been continued, and efforts to solve many problems have been continuously made. Among them, technologies for manufacturing transistors using SOI substrates are in the spotlight. . The transistor fabricated using the SOI substrate has a smaller junction capacitance than the transistor using a general silicon substrate, which increases the overall circuit speed and enables low voltage operation, thereby reducing power consumption. Fully isolated structures are completely independent of latch-up and punch-through between active regions. In addition, since the well process can be omitted, the entire process step can be reduced. However, due to the floating of the body (Body), the active region of the transistor, there are various problems in terms of the characteristics of the device exhibiting a parasitic bipolar effect, a kink effect, and the like.
따라서, 몸체부유효과를 개선하기 위하여 바디콘택(Body contact) SOI 소자 구조가 제안되었다. 도1은 종래기술에 따른 바디콘택 SOI 소자의 구조를 나타내는 단면도로서, 도1을 참조하면, 지지 기판 역할을 하는 제1실리콘층(11), 매몰산화층(12), 및 활성영역(몸체, Body)을 제공하는 제2실리콘층(13)으로 이루어진 SOI 기판 상에 트랜지스터가 형성된다. 먼저 트랜지스터간의 분리를 위해 소자분리절연막(14)이 제2실리콘층(13)상에 형성되는바, 여기서 소자분리절연막(14)는 활성역역이 플로팅되므로써 발생되는 몸체부유효과(floating body effect)를 방지하기 위해 매몰산화층(12)과 떨어져 있고, 몸체의 웰에 전압을 인가해주기 위해 바디콘택확산영역(15)이 형성된다. 이어서, 제2실리콘층(13)상에 게이트산화막(17)을 개재하여 형성된 게이트전극(18)과, 제2실리콘층(13) 표면 하부에 형성된 소스/드레인(16)으로 구성되는 트랜지스터가 형성된다. 소스/드레인(16)은 LDD(lightly doped drain) 구조의 소스/드레인으로 형성되며, 이를 위해 게이트전극(18) 측벽에는 산화막스페이서(19)가 형성되어 있다.Therefore, a body contact SOI device structure has been proposed to improve the body floating effect. FIG. 1 is a cross-sectional view illustrating a structure of a body contact SOI device according to the related art. Referring to FIG. 1, a first silicon layer 11, an investment oxide layer 12, and an active region (body) The transistor is formed on an SOI substrate composed of a second silicon layer 13 which provides. First, a device isolation insulating film 14 is formed on the second silicon layer 13 for separation between transistors, where the device isolation insulating film 14 has a floating body effect caused by floating active regions. In order to prevent the buried oxide layer 12, the body contact diffusion region 15 is formed to apply a voltage to the well of the body. Subsequently, a transistor including a gate electrode 18 formed on the second silicon layer 13 via the gate oxide film 17 and a source / drain 16 formed under the surface of the second silicon layer 13 is formed. do. The source / drain 16 is formed of a source / drain having a lightly doped drain (LDD) structure, and an oxide film spacer 19 is formed on the sidewall of the gate electrode 18.
이와 같이, 도2의 몸체콘택 SOI 소자는 몸체(Body)가 부유(Flotign)되지 않는 구조를 가지으로써 소자특성을 향상시키면서 SOI 소자의 장점을 유지할 수 있다.As such, the body contact SOI device of FIG. 2 can maintain the advantages of the SOI device while improving device characteristics by having a structure in which a body is not floated.
그러나, 바디콘택(Body Contact) SOI 소자구조는 기생접합용량을 감소시키기 위해 제2실리콘층(13)의 두께를 일정두께 이상으로 증가시킬 수 가 없으며 그러한 문제점으로 인해 소자분리절연막을 깊게 형성할 수 없는 문제점이 있다. 예컨대 트렌치 소자분리를 구현하려할 때 트렌치의 깊이를 일정깊이 이상으로는 증가 시킬 수 없는 단점이 있다. 그러므로 소자분리 특성이 일반 실리콘기판에 제작하는 경우에 비해 매우 취약해 지는 문제가 발생한다.However, the body contact SOI device structure cannot increase the thickness of the second silicon layer 13 by more than a predetermined thickness in order to reduce the parasitic junction capacitance, and due to such a problem, the device isolation insulating film can be deeply formed. There is no problem. For example, when trying to implement trench isolation, there is a disadvantage in that the depth of the trench cannot be increased beyond a certain depth. Therefore, there is a problem that the device isolation characteristics become very weak compared to the case of manufacturing on a general silicon substrate.
상기 문제점을 해결하기 위하여 안출된 본 발명의 목적은, 몸체부유효과를 방지하는 동시에 기판 깊이 소자분리를 이루어 소자분리특성 또한 개선시킨 SOI 소자 및 그 제조방법을 제공하는데 있다.Disclosure of the Invention An object of the present invention devised to solve the above problems is to provide an SOI device and a method of manufacturing the same, which prevents body floating effects and improves device isolation by separating device depth.
도1은 종래기술에 따른 바디콘택 SOI 소자의 구조를 나타내는 단면도.1 is a cross-sectional view showing the structure of a body contact SOI device according to the prior art.
도2는 본 발명의 일실시예에 따른 바디콘택 SOI 소자의 구조를 나타내는 단면도.Figure 2 is a cross-sectional view showing the structure of a body contact SOI device according to an embodiment of the present invention.
도3a 내지 도3c는 본 발명의 일 실시예에 따른 바디콘택 SOI 소자의 제조 공정을 나타내는 공정 단면도.3A to 3C are cross-sectional views illustrating a manufacturing process of a body contact SOI device according to an embodiment of the present invention.
도4a 내지 도4d는 본 발명의 다른 실시예에 따른 바디콘택 SOI 소자 제조방법을 나타내는 제조 공정 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a body contact SOI device according to another exemplary embodiment of the present invention.
도5a 내지 도5d는 본 발명의 또다른 실시예에 따른 바디콘택 SOI 소자 제조방법을 나타내는 제조 공정 단면도이다.5A to 5D are cross-sectional views illustrating a method of manufacturing a body contact SOI device according to still another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 명칭* Names of symbols for main parts of the drawings
21 : 제1실리콘층 22 : 매몰산화층21: first silicon layer 22: investment oxide layer
23 : 제2실리콘층 24 : 소자분리절연막23: second silicon layer 24: device isolation insulating film
25 : 바디콘택확산영역 26 : 소오스/드레인확산영역25 body diffusion region 26 source / drain diffusion region
27 : 게이트산화막 28 : 게이트전극27: gate oxide film 28: gate electrode
29 : 산화막스페이서29: oxide spacer
상기 목적을 달성하기 위한 본 발명의 일특징적인 SOI 소자는, 필드영역부분에서 그 표면에 트렌치를 가지는 반도체기판; 상기 반도체기판의 단차를 따라 일정두께로 상기 반도체기판 내부에 매립된 매몰절연층; 상기 트렌치에 채워진 소자분리절연막; 및 활성영역부분에서 상기 매몰절연층 상부의 상기 반도체기판에 형성된 트랜지스터를 포함하여 이루어지며, 바람직하게 상기 트랜지스터의 몸체에 전원을 인가하기 위한 바디콘택확산영역을 더 포함하여 이루어진다.One characteristic SOI device of the present invention for achieving the above object is a semiconductor substrate having a trench on its surface in the field region portion; A buried insulating layer buried in the semiconductor substrate at a predetermined thickness along the step of the semiconductor substrate; A device isolation insulating film filled in the trench; And a transistor formed in the semiconductor substrate above the buried insulating layer in an active region, and preferably further comprising a body contact diffusion region for applying power to the body of the transistor.
또한 본 발명의 일특징적인 SOI 소자 제조방법은, 필드영역부분의 반도체기판을 선택적으로 일부두께 식각하여 트렌치를 형성하는 단계; 전면 이온주입으로 상기 반도체기판 내부에 산소를 주입하고 열처리하여 매몰절연층을 형성하는 단계; 상기 트렌치에 절연막을 채워 소자분리절연막을 형성하는 단계; 및 활성영역부분의 상기 반도체기판에 트랜지스터를 형성하는 단계를 포함하여 이루어진다.In another aspect, a method of fabricating an SOI device may include forming a trench by selectively etching a portion of a semiconductor substrate in a field region portion with a predetermined thickness; Forming a buried insulating layer by implanting oxygen into the semiconductor substrate by thermal ion implantation and performing heat treatment; Filling an insulating layer in the trench to form an isolation layer; And forming a transistor in the semiconductor substrate in an active region portion.
또한 본 발명의 다른 특징적인 SOI 소자는, 제1반도체층, 제2반도체층, 및 상기 제1 및 제2 반도체층 간에 개재된 매몰절연층을 포함하는 SOI 기판; 및 상기 제2반도체층에 형성된 필드절연막과 트랜지스터를 포함하며, 상기 제2반도체층은 상기 필드절연막 하부에서의 두께가 상기 트랜지스터의 몸체 부분에서의 두께와 유사한 두께를 갖는 것을 특징으로 한다. 본 발명의 다른 특징적인 SOI 소자에서, 상기 매몰절연층은 상기 필드절연막 하부에서 요(凹)부를 갖고 상기 트랜지스터의 몸체부분에서 철(凸)부를 갖는 요철진 형상을 갖는 것을 특징으로 한다.In addition, another characteristic SOI device of the present invention comprises: an SOI substrate including a first semiconductor layer, a second semiconductor layer, and a buried insulating layer interposed between the first and second semiconductor layers; And a field insulating film and a transistor formed in the second semiconductor layer, wherein the second semiconductor layer has a thickness similar to that of a body portion of the transistor. In another characteristic SOI device of the present invention, the buried insulating layer has a concave-convex shape having a concave portion in the lower portion of the field insulating film and an iron portion in the body portion of the transistor.
또한, 본 발명의 다른 특징적인 SOI 소자 제조방법은, 반도체기판 상에 필드영역에서 오픈부를 갖는 이온주입완충막 패턴을 형성하는 단계; 상기 반도체기판 내부에 산소를 주입하고 열처리하여 매몰산화층을 형성하는 단계; 상기 필드영역에 필드절연막을 형성하는 단계; 및 활성영역부분의 상기 반도체기판에 트랜지스터를 형성하는 단계를 포함하여 이루어진다. 본 발명의 다른 특징적인 SOI 소자 제조방법에서, 상기 필드절연막은 트렌치를 형성하고 상기 트렌치에 절연막을 매립하여 형성하거나, 국부산화공정(LOCOS)에 의해 형성할 수 있다. 그리고, 상기 이온주입완충막 패턴은 리소그라피 공정에 의해 형성된 제1패턴과, 상기 제1패턴의 측벽에 형성된 스페이서 제2패턴으로 이루어져, 미세한 필드절연막 형성이 가능하도록 할 수 있다.In addition, another characteristic SOI device manufacturing method of the present invention, forming a ion implantation buffer film pattern having an open portion in the field region on the semiconductor substrate; Injecting oxygen into the semiconductor substrate and performing heat treatment to form a buried oxide layer; Forming a field insulating film in the field region; And forming a transistor in the semiconductor substrate in an active region portion. In another characteristic SOI device manufacturing method of the present invention, the field insulating film may be formed by forming a trench and embedding an insulating film in the trench, or by a local oxidation process (LOCOS). The ion implantation buffer layer pattern may include a first pattern formed by a lithography process and a spacer second pattern formed on sidewalls of the first pattern to enable formation of a fine field insulating layer.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2는 본 발명의 일실시예에 따른 바디콘택 SOI 소자의 구조를 나타내는 단면도로서, 도2를 참조하면, 지지 기판 역할을 하는 제1실리콘층(21), 매몰산화층(22), 및 활성영역(몸체, Body)을 제공하는 제2실리콘층(23)으로 이루어진 SOI 기판에 소자분리절연막(24)과 트랜지스터가 형성되어 있다. 소자분리절연막(24)은 제2실리콘층(23) 내에 형성되는바, 여기서 소자분리절연막(24)은 활성영역이 플로팅되므로써 발생되는 몸체부유효과(floating body effect)를 방지하기 위해 매몰산화층(22)과 떨어져 있다. 제2실리콘층(23)상에는 게이트산화막(27)을 개재하여 형성된 게이트전극(28)과, 제2실리콘층(23) 표면 하부에 형성된 소스/드레인(26)으로 구성되는 트랜지스터가 형성된다. 소스/드레인(26)은 LDD(lightly doped drain) 구조의 소스/드레인으로 형성되며, 이를 위해 게이트전극(28) 측벽에는 산화막스페이서(29)가 형성되어 있다. 한편, 몸체의 P-웰에 전압을 인가해줄 수 있도록 바디콘택확산영역(25)이 형성되어 있는데, P+영역인 바디콘택확산영역(25)은 N+영역인 소스/드레인(26)과 소자분리절연막(24)에 의해 절연되어 있다.FIG. 2 is a cross-sectional view illustrating a structure of a body contact SOI device according to an exemplary embodiment of the present invention. Referring to FIG. 2, a first silicon layer 21, an investment oxide layer 22, and an active region serving as a supporting substrate are illustrated. A device isolation insulating film 24 and a transistor are formed on an SOI substrate composed of a second silicon layer 23 providing a body. A device isolation insulating film 24 is formed in the second silicon layer 23, where the device isolation insulating film 24 is a buried oxide layer 22 to prevent the floating body effect caused by the active region is floating. Away). On the second silicon layer 23, a transistor including a gate electrode 28 formed through the gate oxide film 27 and a source / drain 26 formed under the surface of the second silicon layer 23 is formed. The source / drain 26 is formed of a lightly doped drain (LDD) source / drain, and an oxide film spacer 29 is formed on the sidewall of the gate electrode 28. Meanwhile, a body contact diffusion region 25 is formed to apply a voltage to the P-well of the body. The body contact diffusion region 25, which is a P + region, is a source / drain 26 and an N + region. It is insulated by the isolation insulating film 24.
여기서, 주목할 점은 소자분리절연막(24) 하부 영역의 제2실리콘층(23)이 충분히 크게 확보되어 있다는 것이다. 즉, 제2실리콘층(23)은 활성영역에서의 두께(h)와 소자분리막(24) 하부에서의 두께(h')가 실리적으로 동일하다는 것이다. 따라서, 몸체부유효과가 방지됨과 동시에 소자분리절연막(24)을 종래보다 깊게 형성할수 있기 때문에 소자의 집적화에 대응하여 소자분리특성을 크게 개선할 수 있다.Note that the second silicon layer 23 in the lower region of the device isolation insulating film 24 is sufficiently large. In other words, the thickness of the second silicon layer 23 in the active region and the thickness h ′ under the device isolation layer 24 are substantially the same. Accordingly, since the body floating effect is prevented and the device isolation insulating film 24 can be formed deeper than before, device isolation characteristics can be greatly improved in response to device integration.
도3a 내지 도3c는 본 발명의 실시예에 따른 바디콘택 SOI 소자의 제조 공정을 나타내는 공정 단면도로서, 먼저, 도3a에 도시된 바와 같이 실리콘기판(21)을 선택적으로 식각하여 트렌치(20)를 형성하는바, 이 트렌치(20)는 소자분리절연막을 형성하고자 하는 위치에 형성되며 그 깊이는 고집적소자에서 요구되는 소자분리 깊이로 충분히 깊게 형성한다. 또한 트렌치(20)의 모양은 기판 방향으로 깊어질수록 그 폭이 좁아지도록, 즉 입구가 넓게 형성되도록 측벽이 경사지게 형성한다.3A to 3C are cross-sectional views illustrating a process of manufacturing a body contact SOI device according to an exemplary embodiment of the present invention. First, as illustrated in FIG. 3A, the trench 20 may be selectively etched by selectively etching the silicon substrate 21. The trench 20 is formed at the position where the device isolation insulating film is to be formed and its depth is sufficiently deep as the device isolation depth required for the high integration device. In addition, the trench 20 is formed such that the sidewall is inclined so that the width thereof becomes narrower as it is deeper in the substrate direction, that is, the inlet is formed wider.
이어서, 도3b는 산소 이온을 전면 이온주입하고 열처리하여 실리콘기판(21) 내부에 10nm 내지 1000nm의 매몰산화층(22)을 형성한다. 이에 의해 실리콘기판(21)은 제1실리콘층(21) 및 100nm 내지 500nm의 제2실리콘층(23)의 이중구조로 형성된다. 전면 이온주입에 의해 매몰산화층이 형성되었으므로 트렌치(20) 단차를 따라 매몰산화층(22)도 단차를 가지기 때문에 트렌치 하부의 제2실리콘층 두께와 그 밖의 지역에서의 실리콘층 두께는 수지적으로 거의 유사하다.Subsequently, in FIG. 3B, oxygen ions are implanted at the front and heat treated to form a buried oxide layer 22 having a thickness of 10 nm to 1000 nm in the silicon substrate 21. As a result, the silicon substrate 21 is formed in a double structure of the first silicon layer 21 and the second silicon layer 23 of 100 nm to 500 nm. Since the buried oxide layer was formed by the front ion implantation, the buried oxide layer 22 also had a step along the trench 20 step, so that the thickness of the second silicon layer under the trench and the silicon layer thickness in other regions were almost similar. Do.
이어서, 도3c는 트렌치(20)에 절연막을 채워 소자분리절연막(24)를 형성하고, 종래와 같은 통상의 방법으로 트랜지스터와 몸체콘택확산영역(25)을 형성한다.Subsequently, FIG. 3C forms the device isolation insulating film 24 by filling the trench 20 with an insulating film, and forms the transistor and the body contact diffusion region 25 in a conventional manner as in the prior art.
도4a 내지 도4d는 본 발명의 다른 실시예에 따른 SOI 소자 제조방법을 나타내는 제조 공정 단면도이다.4A through 4D are cross-sectional views illustrating a method of manufacturing an SOI device in accordance with another embodiment of the present invention.
먼저, 도4a는 실리콘기판(41) 상에 필드영역이 오픈된 이온주입완충막 패턴(42, 43)을 형성한 상태로서, 이온주입완충막패턴은 리소그라피 공정에 의해 형성된 제1패턴(42)과, 상기 제1패턴의 측벽에 형성된 스페이서 제2패턴(43)으로 이루어져, 고집적소자에서 미세한 선폭을 갖는 필드절연막 형성이 가능하도록 한다.First, FIG. 4A shows a state in which ion implantation buffer film patterns 42 and 43 having open field regions are formed on a silicon substrate 41. The ion implantation buffer film pattern is formed by a lithography process. And a spacer second pattern 43 formed on the sidewalls of the first pattern to form a field insulating film having a fine line width in the high integration device.
이어서, 도4b와 같이 이온주입 및 열처리에 의해 매몰절연층(44)을 형성한다. 매몰절연층(44)은 이온주입완충막 패턴(42, 43)에 의해 이후에 형성될 필드절연막 하부에서 요(凹)부를 갖고 상기 트랜지스터의 몸체부분에서 철(凸)부를 갖는 요철진 형상을 갖게된다. 그리고, 이에 의해 실리콘기판(41)은 제1실리콘층(41) 및 100nm 내지 500nm의 제2실리콘층(45)의 이중구조로 형성된다.Subsequently, a buried insulating layer 44 is formed by ion implantation and heat treatment as shown in FIG. 4B. The buried insulating layer 44 has a concave-convex shape having concave portions in the lower portion of the field insulating film to be formed later by the ion implantation buffer film patterns 42 and 43 and iron portions in the body portion of the transistor. do. As a result, the silicon substrate 41 is formed in a double structure of the first silicon layer 41 and the second silicon layer 45 of 100 nm to 500 nm.
이어서, 도4c와 같이 이온주입완충막 패턴(42, 43)을 식각마스크로하여 제2실리콘층(45)을 일부두께 식각하여 트렌치를 형성한다. 그리고, 도4d와 같이 이온주입완충막 패턴(42, 43)을 제거한다.Next, as shown in FIG. 4C, the second silicon layer 45 is partially etched to form trenches using the ion implantation buffer layer patterns 42 and 43 as an etching mask. Then, the ion implantation buffer film patterns 42 and 43 are removed as shown in FIG. 4D.
이 후, 트렌치에 절연막을 매립하여 필드절연막을 형성하고, 제2실리콘층(45)에 트랜지스터를 형성한다.Thereafter, an insulating film is embedded in the trench to form a field insulating film, and a transistor is formed in the second silicon layer 45.
도5a 내지 도5d는 본 발명의 다른 실시예에 따른 SOI 소자 제조방법을 나타내는 제조 공정 단면도이다.5A to 5D are cross-sectional views illustrating a method of manufacturing an SOI device in accordance with another embodiment of the present invention.
먼저, 도5a는 실리콘기판(41) 상에 필드영역이 오픈된 산화방지막 패턴(52, 53, 54)을 형성한 상태로서, 산화방지막패턴은, 예컨대 패드산화막과 질화막이 적층되어 패터닝된 제1패턴(52, 53)과, 상기 제1패턴의 측벽에 형성된 질화막스페이서 제2패턴(54)으로 이루어져, 고집적소자에서 미세한 선폭을 갖는 필드절연막 형성이 가능하도록 한다.First, FIG. 5A is a state in which the anti-oxidation film patterns 52, 53, and 54 with open field regions are formed on the silicon substrate 41. The anti-oxidation film pattern is, for example, a first patterned patterned by laminating a pad oxide film and a nitride film. The pattern 52 and 53 and the nitride film spacer second pattern 54 formed on the sidewalls of the first pattern form a field insulating film having a fine line width in the highly integrated device.
이어서, 도5b와 같이 이온주입 및 열처리에 의해 매몰절연층(55)을 형성한다. 매몰절연층(55)은 산화방지막패턴이 이온주입시 완충역할을 하여 이후에 형성될 필드절연막 하부에서 요(凹)부를 갖고 상기 트랜지스터의 몸체부분에서 철(凸)부를 갖는 요철진 형상을 갖게된다. 그리고, 이에 의해 실리콘기판(51)은 제1실리콘층(51) 및 100nm 내지 500nm의 제2실리콘층(56)의 이중구조로 형성된다.Subsequently, as shown in FIG. 5B, a buried insulating layer 55 is formed by ion implantation and heat treatment. The buried insulating layer 55 has a concave-convex shape having an uneven portion at a lower portion of the field insulating layer to be formed later, and having an iron portion at the body portion of the transistor. . As a result, the silicon substrate 51 is formed in a double structure of the first silicon layer 51 and the second silicon layer 56 of 100 nm to 500 nm.
이어서, 도4c와 같이 필드산화를 실시하여 필드절연막(57)을 형성하고, 도5d와 같이 산화방지막패턴(52, 53, 54)을 제거한다.Next, as shown in FIG. 4C, field oxidation is performed to form the field insulating film 57, and as shown in FIG. 5D, the oxide film patterns 52, 53, and 54 are removed.
이 후, 제2실리콘층(56)에 트랜지스터를 형성한다.Thereafter, a transistor is formed in the second silicon layer 56.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 SOI 소자에서, 활성영역을 제공하는 실리콘층의 두께를 소스/드레인의 접합 커패시턴스를 감소시킬수 있을 만큼의 두께로 형성하면서, 몸체부유효과를 방지할 수 있고, 또한 소자분리 깊이를 충분히 깊게 형성할 수 있기 때문에 향상된 특성을 갖는 고집적 소자를 얻을 수 있는 효과가 있다.In the SOI device, the thickness of the silicon layer providing the active region is formed to a thickness sufficient to reduce the junction capacitance of the source / drain, while preventing the body floating effect and the device isolation depth deep enough. Since it can be formed, there is an effect to obtain a highly integrated device having improved characteristics.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027431A KR100298202B1 (en) | 1998-07-08 | 1998-07-08 | SOH element and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027431A KR100298202B1 (en) | 1998-07-08 | 1998-07-08 | SOH element and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007872A KR20000007872A (en) | 2000-02-07 |
| KR100298202B1 true KR100298202B1 (en) | 2001-08-07 |
Family
ID=19543440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027431A KR100298202B1 (en) | 1998-07-08 | 1998-07-08 | SOH element and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100298202B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4175650B2 (en) * | 2004-08-26 | 2008-11-05 | シャープ株式会社 | Manufacturing method of semiconductor device |
| CN103441131A (en) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | Partially-depleted silicon-on-insulator device structure |
-
1998
- 1998-07-08 KR KR1019980027431A patent/KR100298202B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007872A (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100418435B1 (en) | Method for fabricating a power integrated circuit device | |
| US6611023B1 (en) | Field effect transistor with self alligned double gate and method of forming same | |
| US7064387B2 (en) | Silicon-on-insulator (SOI) substrate and method for manufacturing the same | |
| US7704892B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR19980058391A (en) | SOI semiconductor device and manufacturing method thereof | |
| JP2000036605A (en) | Manufacture of cmos element for improving mobility of electron and hole | |
| KR20010059185A (en) | A method for forming a field oxide of a semiconductor device | |
| JP2003243666A (en) | Structure of semiconductor integrated circuit and method of manufacturing the same | |
| KR100298202B1 (en) | SOH element and its manufacturing method | |
| KR20000003951A (en) | Isolation method of soi devices | |
| KR100361764B1 (en) | A method for forming a field oxide of a semiconductor device | |
| KR100263475B1 (en) | Semiconductor device and method for fabricating the same | |
| KR0147428B1 (en) | High integrated semiconductor device and the manufacturing method thereof | |
| KR100506455B1 (en) | A method for forming a semiconductor device | |
| KR100265327B1 (en) | Soi device without floating body effect and method for fabricating the same | |
| JP4265889B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| KR100414742B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100303356B1 (en) | SOI device having double gate structure and method of manufacturing the same | |
| KR100356793B1 (en) | Method for fabricating bc-soi device | |
| KR100260366B1 (en) | Method for fabricating semiconductor device | |
| JPH0481339B2 (en) | ||
| JPH09199716A (en) | Semiconductor device and its manufacture | |
| JPH06151842A (en) | Semiconductor device and its manufacture | |
| KR100307047B1 (en) | Manufacturing method of S.O.I. semiconductor device | |
| JP3657247B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |