KR100297531B1 - 산화물초전도체를사용하여초전도장치용기판의증착면에단차를형성하는방법 - Google Patents

산화물초전도체를사용하여초전도장치용기판의증착면에단차를형성하는방법 Download PDF

Info

Publication number
KR100297531B1
KR100297531B1 KR1019940030354A KR19940030354A KR100297531B1 KR 100297531 B1 KR100297531 B1 KR 100297531B1 KR 1019940030354 A KR1019940030354 A KR 1019940030354A KR 19940030354 A KR19940030354 A KR 19940030354A KR 100297531 B1 KR100297531 B1 KR 100297531B1
Authority
KR
South Korea
Prior art keywords
substrate
etching
hydrofluoric acid
acid
chemical etching
Prior art date
Application number
KR1019940030354A
Other languages
English (en)
Inventor
나가이시다쯔오끼
Original Assignee
오카야마 노리오
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5348838A external-priority patent/JPH0779021A/ja
Application filed by 오카야마 노리오, 스미토모덴키고교가부시키가이샤 filed Critical 오카야마 노리오
Application granted granted Critical
Publication of KR100297531B1 publication Critical patent/KR100297531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H10N60/0941—Manufacture or treatment of Josephson-effect devices comprising high-Tc ceramic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

본 발명은 박막을 증착하기 위해 기판의 증착면에 단차를 형성하는 방법에 관한 것이다. 이 방법은 기판의 증착면의 일부분을 에칭하는 단계와 에칭된 면의 결정성을 회복하기 위해 기판을 열처리하는 단계를 포함한다. 이 방법은 기판의 증착면의 일부분을 에칭하는 단계와 열화된 면을 제거하기 위해 기판의 증착면의 에칭된 부분을 추가 에칭하는 단계를 포함할 수 있다.

Description

산화물 초전도체를 사용하여 초전도 장치용 기판의 증착면에 단차를 형성하는 방법
제1A도 내지 제1E도는 본 발명의 방법으로 형성된 단차를 갖는 기판을 사용하여 단차형 조셉슨 접합 장치를 제조하는 방법의 개략 단면도.
제1F도는 단차형 조셉슨 접합 장치의 개략 평면도.
제2A도 내지 제2B도는 Ar 이온을 사용한 이온 에칭에 의한 에칭 직후와 열처리 이후의 SrTiO3기판의 에칭된 부분의 RHEED 상을 도시하는 도면.
제3A도 내지 제3D도는 불화수소산, 질산과 불화수소산의 혼합물, 농축인산, 수산화나트륨 농축용액에 의한 에칭 이후의 SrTiO3기판의 RHEED 상을 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 산화물 반도체 박막 2 : 기판
3 : Nb층 10 : 브리지부분
23 : 단차
[발명의 배경]
[기술분야]
본 발명은 산화물 반도체를 사용하여 초전도 장치용 기판의 증착면에 단차를 형성하는 방법에 관한 것으로, 특히 산화물 반도체의 단차형 조셉슨 접합 장치와 같은 초전도 장치용 기판의 증착면에 단차를 형성하는 방법에 관한 것이다.
[관련기술설명]
가장 유명한 초전도 장치중의 하나인 조셉슨 접합 장치(a Josephson junction device)는 예를 들어 한쌍의 초전도체 사이에 끼워진 얇은 비초전도체(non-superconductor)층에 의해 실현되는 적층형(터널형) 접합, 점접촉형 접합, 마이크로 브리지형 접합 및, 서로 약하게 연결되는 한쌍의 초전도체 영역으로 구성되는 가변 두께 브리지형 접합과 같이 다양한 구조로 실현될 수 있다.
이들 조셉슨 접합은 조셉슨 접합 장치를 실현하는데 미세 가공이 요구되도록 미세한 구조를 갖는다.
산화물 초전도체를 사용하여 적층형 접합을 실현하기 위하여, 제 1 산화물 반도체 박막, 비전도체 박막 및 제 2 산화물 반도체 박막이 기판상에 순서대로 적층된다.
적층형 접합의 비초전도체(non-superconductor)층의 두께는 초전도체의 부착(coherence) 길이에 의해 결정된다. 일반적으로, 적층형 접합의 비초전도체층의 두께는 초전도체의 부착 길이의 몇 배 길이 이내여야 한다. 산화물 초전도체 재료의 부착 길이가 상당히 짧으므로 비초전도체 층의 두께는 대략 수 나노미터(nm)이어야 한다.
그러나, 적층형 접합의 초전도체층과 비초전도체 층은 단결정들로 구성되거나 거의 같은 방향으로 배향되는 다결정으로 이루어지는 양호한 접합 특성에 대해 높은 결정성을 가져야 한다. 극히 얇은 고결정성의 비전도체층을 산화물 초전도체층상에 적층하는 것은 어려운 일이다. 또한, 산화물 초전도체층에 적층된 비초전도체층상에 고결정성의 산화물 초전도체층을 적층하는 것도 어려운 일이다. 제 1 산화물 초전도체층, 비초전도체층과, 제 2 산화물 초전도체 층을 구비하는 적층 구조물이 실현되더라도 산화물 초전도체층과 비초전도체층 사이의 계면은 양호한 상태에 있지 않으며 따라서 적층형 접합은 양호하게 기능하지 않는다.
산화물 초전도체를 사용하여 점접촉형 접합체와 마이크로브리지형 접합체 및 가변 두께 브리지형 접합체를 제조하기 위하여, 한 쌍의 초전도체의 약한 링크(weak link)를 실현하는 극미세 가공 처리가 필요하다. 미세 가공을 양호한 반복성으로 실행하는 것은 매우 어려운 일이다.
점접촉형 접합체는 조셉슨 접합의 약한 링크를 구성하는 극히 미소한 영역에서 상호 접촉하는 두개의 산화물 초전도체 박막으로 형성된다.
마이크로 브리지형 접합체는 기판상에 형성되고 평면으로 패터닝되는 일정 두께의 산화물 초전도체 박막으로 형성되며, 따라서 충분한 폭의 한 쌍의 초전도체 박막 영역 사이에는 상당히 좁은 폭의 초전도체 박막 영역이 형성된다. 즉, 충분한 폭의 초전도체 박막 영역쌍은 상당히 좁은 폭의 초전도체 박막 영역에 의해 상호 결합된다. 즉, 상기 상당히 좁은 폭 영역에는 초전도체 박막내의 조셉슨 접합의 약한 링크가 형성된다.
한편, 상기 가변 두께 브리지형 접합체는, 기판상에 형성되고 두께 방향으로 부분 에칭되거나 얇아지는 충분한 두께의 산화물 초전도체 박막으로 형성되며, 따라서 한쌍의 초전도체 박막의 충분한 두께 부분 사이에는 얇아진 산화물 초전도체 박막 부분이 형성된다. 즉, 충분한 두께의 상기 초전도체 박막부 쌍은 얇아진 산화물 초전도체 박막부에 의해 상호 결합된다. 따라서, 산화물 초전도체 박막의 두께 감소부에는 조셉슨 접합의 약한 링크가 형성된다.
상술한 바로부터 알 수 있듯이, 조셉슨 접합 장치의 특성은 점접촉형 조셉슨 장치내의 초전도체 박막의 접촉 영역과, 마이크로브리지형 조셉슨 장치에서 가장 좁은 폭을 갖는 초전도체 박막 영역의 폭 및, 가변 두께 브리지형 조셉슨 장치의 얇은 산화물 초전도체 박막부의 두께와 밀접한 관계가 있으며, 이들 중 둘은 조셉슨 접합의 약한 링크를 형성한다. 따라서, 반복성이 양호한 소정의 특성을 얻어내려면, 에칭과 같은 미크론 이하 레벨의 높은 가공 정밀도가 요구된다.
마이크로브리지형 조셉슨 장치가 가변 두께 브리지형 조셉슨 장치보다 선호된다고 할 수 있는데 이는 마이크로브리지형 조셉슨 장치가 상대적으로 보다 편평한 표면을 갖고 있기 때문이다 (이는 집적 회로에 있어서 일반적임). 그러나, 마이크로브리지형 조셉슨 장치에 약한 링크를 형성하기 위해서는 0.5 내지 1.0㎛ 두께의 산화물 초전도체 박막을 0.2㎛ 이하의 두께로 패터닝할 것이 요구된다. 그러나 반복성이 양호하게 상기와 같은 미세한 패터닝을 실시하기란 극히 어려운 일이다.
한편, 가변 두께 브리지형 조셉슨 장치에서는 약한 링크를 형성하기 위해 매우 미세한 패터닝이 필요치 않다. 그러나 약한 링크를 형성하는 얇은 부분의 나머지 두께를 균일하게 제어하는 것은 대단히 어려운 일이다. 또한, 가변 두께 브리지형 조셉슨 장치는 본래 보다 편평한 표면을 가질 수 없다. 이는 집적회로 응용에 있어 바람직하지 않다.
상기 문제점들을 해결하기 위해, 산화물 초전도체의 고유한 특징적 장점(산화물 초전도체의 미세 가공을 회피할 수 있다는 것)을 고려하여 조셉슨 접합 장치를 제조하려는 연구가 계속되어 왔다.
산화물 초전도체의 초전도 특성은 결정(crystalline) 방향에 따라 상당히 달라진다. 특히, 산화물 초전도체는 그 결정의 c-축에 수직한 방향으로 커다란 임계 전류 밀도를 갖는다. 따라서, 결정 방향이 서로 상이한 산화물 초전도체가 함께 접합되면, 경계면에서의 입자는 조셉슨 접합이 이루어지도록 약한 링크의 배리어가 된다. 이러한 조셉슨 접합을 이용한 조셉슨 접합 장치는 인공 결정 경계형(artificial grain boundary type) 조셉슨 접합 장치로 지칭된다. 이러한 형태의 조셉슨 접합 장치는 전술한 미세 가공 없이 제조될 수 있다.
인공 결정 경계형 조셉슨 접합장치를 제조하기 위해서 종래의 경우에는 증착면에 단차를 갖는 기판상에 산화물 초전도체 박막이 증착된다. 증착된 산화물 초전도체 박막은 단차에서 상이한 결정배향(crystral orientation)을 가지며 따라서 단차의 상부와 하부에는 두개의 입자 경계가 형성된다. 상기 단차의 높이가 적정하다면 두 입자 경계는 조셉슨 접합의 약한 링크로서 작용된다. 이 조셉슨 접합을 사용하는 조셉슨 접합 장치는 단차형 조셉슨 접합 장치로 지칭된다.
상기 단차의 바람직한 높이는 100 내지 500nm이며 산화물 초전도체 박막의 두께에 의해 결정된다.
종래의 기술에서, 기판의 단차는 일반적으로 Ar 이온을 사용하는 이온 에칭, 반응성 이온 에칭, 스퍼터링 에칭과 같은 물리적인 에칭 방법으로 형성된다. 그러나, 기판의 증착면의 결정성은 물리적 에칭 방법에 의해 열화되며 따라서 이 면에는 고품질의 산화물 초전도체 박막이 증착될 수 없다.
[발명의 개요]
따라서, 본 발명의 목적은 산화물 초전도체를 사용하는 초전도 장치용 기판의 증착면에 단차를 형성하는 방법으로서 전술한 종래 방법의 결점들이 극복된 방법을 제공하는 것이다.
본 발명의 다른 목적은 이미 확립되어 있는 가공 처리 기술을 사용하여 조셉슨 접합 장치를 양호한 반복성으로 제조하기 위한 방법을 제공하는 것이다.
본 발명에 따르면 본 발명의 상기 및 기타 목적들은 기판의 증착면중 일부를 에칭하는 단계와 에칭된 표면의 결정성이 회복되도록 기판을 열처리하는 단계를 포함하는 박막 증착용 기판의 증착면에 단차를 형성하는 방법에 의해 달성된다.
양호한 실시예에서 열처리는 산소 분위기하에서 실시된다. 다른 양호한 실시예에서의 열처리는 고진공하에 실시된다. 열처리가 산소 분위기하에서 실시되느냐 고진공하에 실시되느냐는 기판의 재료에 의해 결정된다.
본 발명의 다른 특징에 따르면 박막이 증착되도록 기판의 증착면에 단차를 형성하는 방법으로서 기판의 증착면의 일부분을 에칭하는 단계와 열화된 표면의 제거를 위해 기판의 증착면의 에칭된 부분을 추가로 에칭하는 단계를 포함하는 방법이 제공된다. 기판의 증착면의 에칭된 부분은 통상 2차 에칭에 의해 5 나노미터의 깊이로 에칭된다.
양호한 실시예에서, 2차 에칭은 Ar 이온을 사용하는 저가속 전압(예를 들면 70 내지 80 볼트)의 이온 에칭에 의해 이루어진다.
다른 양호한 실시예에서, 2차 에칭은 화학적 에칭에 의해 이루어진다. 이 경우에 화학적 에칭은 황산, 불화수소산, 인산, 수산화나트륨 수용액, 질산과 불화수소산의 혼합물로 구성되는 그룹에서 선정된 에칭액을 사용하여 이루어진다.
양호한 실시예에서 산화물 초전도체는 고임계 온도(high-Tc : high critical temperature) 산화물 초전도체로 형성되며, 특히 예를 들어 Y-Ba-Cu-O 복합 산화물 초전도체 재료, Bi-Sr-Ca-Cu-O 복합 산화물 초전도체 재료, T1-Ba-Ca-Cu-O 복합 산화물 초전도체 재료와 같은 고임계 온도 산화구리형 복합 산화물 초전도체로 형성된다.
본 발명의 상기 및 기타 목적, 특징 및 장점들은 첨부도면을 참조한 후술되는 본 발명의 양호한 실시예에서 명백해질 것이다.
[실시예 1]
단차형 조셉슨 접합 장치는 본 발명의 방법으로 형성된 단차를 갖는 MgO 단결정 기판, YSZ(yttrium stabilized zirconia) 기판, SrTiO3단결정 기판, NdGaO3단결정 기판 및, LaAlO3단결정 기판을 사용하여 제조된다. 제1A도 내지 제1E도에는 단차형 접합 장치 제조 방법이 도시되어 있다.
제1A도에 도시되어 있듯이, 기판(2)상에는 두께 100 나노미터(nm)의 Nb 층(3)이 스퍼터링 방법으로 증착된다. 상기 Nb 층은 또한 진공 증발에 의해서도 증착될 수 있다.
이후 제1B도에 도시하듯이 CF4플라즈마를 이용한 포토리소그래피 공정으로 Nb 층(3)의 왼쪽 절반이 제거되어 기판(2)이 노출된다.
기판(2)의 노출부는 제1C도에 도시하듯이, 200nm 높이의 단차(23)를 형성하기 위해 Ar 이온을 사용하는 이온 에칭에 의해 에칭된다. 상기 이온 에칭은 다음의 상태하에 실시되었다:
에칭 후, Nb 층(3)은 제1D도에 도시하듯이 CF4플라즈마의 사용에 의해 완전히 에칭되어 기판(2)의 에칭되지 않은 표면(21)을 노출시킨다.
이후, 기판(2)은 그 에칭된 표면(22)의 결정성을 회복하기 위해 고진공 상태 또는 산소 분위기하에서 열처리된다. 각각의 재료에 대한 열처리 조건은 다음과 같다:
열 처리에서, MgO 기판은 바람직하게 1100 내지 1200℃의 온도로 2 내지 3시간 동안 가열되고,
YSZ 기판은 바람직하게 1150 내지 1250℃의 온도로 3 내지 4시간 동안 가열되며,
SrTiO3기판은 바람직하게 1050 내지 1250℃의 온도로 5 내지 10분간 가열되고,
NdGaO3기판은 바람직하게 1050 내지 1150℃의 온도로 7 내지 10분간 가열되며,
LaAlO3기판은 바람직하게 1000 내지 1150℃의 온도로 5 내지 10분간 가열된다.
에칭된 기판의 표면 결정도는 상기 열처리를 전후하여 RHEED(Refractive High Energy Electron Diffraction : 굴절성 고에너지 전자 회절)에 의해 평가된다. 제2A도는 열처리 이전의 SrTiO3기판의 에칭된 부분의 RHEED상이다. 상기 RHEED 상은 SrTiO3기판의 에칭된 부분의 결정도가 5nm 정도의 깊이로 손실됨을 보여주는 헤일로 패턴(halo-pattern)이다.
한편, 제2B도는 열처리 이후 SrTiO3기판의 에칭된 부분의 RHEED 상(image)이다. 제2B도에서는 줄무늬(streak) 패턴을 볼 수 있는데 여기서 결정도는 에칭된 부분에서 회복되며 양호한 표면 조건을 갖는다.
유사한 결과가 MgO 기판, YSZ 기판 및 NdGaO3기판에 대해 얻어질 수 있으며 이로 인해 상기 열처리는 기판의 에칭된 부분의 표면의 결정도를 회복하는데 효과적임이 명확해졌다.
이후, 제1E도에 도시하듯이, 기판(2)상에는 두께 200nm의 산화물 반도체 박막(1)이 레이저 용융 제거(laser ablation)에 의해 증착되었다. 레이저 용융 제거 방법의 조건은 다음과 같다.
상기 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 기판(2)의 비에칭 표면(21)과 에칭 표면(22)상에 c-축 지향의 (c-axis oriented) Y1Ba2Cu3O7-X산화물 초전도체 단결정으로 형성된 두 영역(11,12)을 가지며, 이들 영역은 단차(23)에 위치하는 결정 방향(orientation)이 상이한 부분(13)에 의해 연결된다. 상기 11 부분과 13 부분 사이 및 12 부분과 13 부분 사이의 계면에는 입자 경계(51,52)가 생성된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)의 영역(11,12)은 조셉슨 접합이 이루어지도록 입자 경계(51,52)와 상기 부분(13)에 의해 약하게 연결된다.
마지막으로, Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 제1F도에 도시하듯이, 영역들(11,12) 사이에 폭이 5㎛이고 길이가 10㎛인 브리지부분(10)을 형성하기 위해 포토리소그래피에 의해 패터닝된다. 이로 인해 단차형의 조셉슨 접합 장치가 완성된다.
상기 단차형 조셉슨 접합 장치의 특성은 4 터미널 방법으로 평가되며, 따라서 조셉슨 접합의 RSJ(Resistively Shunted Junction, 저항 분류 접합)형 특성은 77.3K의 액체 질소 온도에서 얻어진다. 마이크로파가 방사되면, 그 주파수에 대응하는 명확한 샤피로(Shapiro) 단차가 관찰되며, 따라서 양호한 조셉슨 접합이 이루어짐을 알 수 있다.
상기의 공정 및 열처리 없는 종래의 공정에 의하면 MgO 단결정 기판, YSZ 기판, SrTiO3단결정 기판, NdGaO3단결정 기판 및 LaAlO3단결정 기판 각각에 대해서는 백 개 이상의 단차형 조셉슨 접합 장치가 제조된다. 상기 공정에 의해 제조된 단차형 조셉슨 접합 장치는 90% 이상이 77.3K에서 기능하였으나 종래의 공정에 의해 제조된 단차형 조셉슨 접합 장치는 그 1% 이하가 77.3K에서 기능하였다.
[실시예 2]
단차형 조셉슨 장치 제조 방법의 제2실시예에 대해 후술한다. 이 실시예에서는 제1A도 내지 제1C도에 도시된 것과 동일한 처리를 실시하였다.
단차(23)를 형성하기 위해 Ar 이온을 사용하는 이온 에칭에 의해 기판(2)이 에칭된 후, 기판(2)의 에칭된 표면(22)은 열화된 표면을 제거하기 위해 Ar 이온을 사용하는 낮은 가속 전압 이온 에칭에 의해 5 나노미터의 깊이까지 추가로 에칭된다. 낮은 가속 전압 이온 에칭의 조건들은 다음과 같다:
상기 조건들은 MgO 단결정 기판, YSZ 기판, SrTiO3단결정 기판, NdGaO3단결정 기판 및 LaAlO3단결정 기판 각각에 대해 동일하다.
가속 전압이 70 볼트 이하이면 기판을 충분히 깊이 에칭하는데 시간이 너무 오래 걸린다. 가속 전압이 80 볼트 이상이면 에칭된 표면의 다시 열화된다.
이후, Nb 층(3)은 기판(2)의 비에칭면(21)을 노출시키기 위해 CF4플라즈마를 사용함으로써 완전히 제거된다. 기판(2) 상에는 실시예 1과 동일한 조건하에서 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 레이저 용융 제거에 의해 증착된다.
상기 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1의 것과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 단차형 조셉슨 연결장치의 특성은 액체 질소 온도에서 평가되었으며, 따라서 상기 방법에 의해 MgO 단결정 기판, YSZ 기판, SrTiO3단결정 기판, NdGaO3단결정 기판과, LaAlO3단결정 기판 각각에 대해 제조된 상기 단차 형태의 조셉슨 접합 장치의 70 내지 75 퍼센트가 액체 질소 온도에서 작용한다.
[실시예 3]
이어서 단차형 조셉슨 접합 장치 제조 방법의 제3실시예를 후술한다. 이 제3실시예에서는 MgO 기판만이 사용되었으며 제1A도 내지 1C도와 동일한 처리가 실행되었다.
MgO 기판(2)이 단차(23)를 형성하도록 Ar 이온을 사용하는 이온 에칭에 의해 에칭되고 Nb 층(3)이 CF4플라즈마 사용에 의해 완전히 제거된 후, 기판(2)의 표면은 습식 에칭 방법에 의해 5nm의 깊이까지 추가로 화학적 에칭된다. 상기 화학적 에칭은 황산, 질산과 불화수소산의 화합물 및, 인산을 각각 사용하여 이루어졌다. 조건은 다음과 같다:
에칭된 기판의 표면 결정도는 상기 화학적 에칭을 전후하여 RHEED에 의해 평가된다. 상기 RHEED 이미지는 화학적 에칭 이전에는 헤일로 패턴이고 화학적 에칭 이후에는 줄무늬 패턴으로 되었으며, 따라서 에칭된 부분에서 결정도가 회복되는 것이 명백하며 양호한 표면 상태를 갖는다.
화학적 에칭의 기간이 상기 범위보다 짧거나 산의 온도가 상기 범위보다 낮으면 표면 결정도는 회복되지 않는다. 한편, 화학적 에칭의 기간이 상기 범위보다 길거나 산의 온도가 상기 범위보다 높으면 기판의 표면은 거칠어진다.
화학적 에칭 이후에는 실시예 1과 동일한 조건하에 레이저 용융 제거에 의해 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 기판(2)에 증착된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 방법으로 제조된 상기 단차형 조셉슨 접합 장치의 특성은 액체 질소 온도에서 측정되었다. 이로 인해, 농축 황산에 의해 에칭된 기판상에 형성된 단차형 조셉슨 접합 장치는 그 90 내지 92 퍼센트가 상기 액체 질소 온도에서 작용하게 되었다. 질산과 불화수소산의 혼합물에 의해 에칭된 기판상에 형성된 단차형 조셉슨 접합 장치는 그 89 내지 92 퍼센트가 액체 질소 온도에서 작용하게 되었다. 농축 인산에 의해 에칭된 기판상에 형성된 단차형 조셉슨 접합 장치는 90 내지 92 퍼센트가 액체 질소 온도에서 작용하였다.
[실시예 4]
단차형 조셉슨 접합 장치의 제조방법의 제4실시예를 후술한다. 이 제4실시예에서는 YSZ 기판만이 사용되었으며 제1A도 내지 제1C도에 도시된 것과 동일한 처리가 실행되었다.
YSZ 기판(2)이 단차(23)를 형성하도록 Ar 이온을 사용하는 이온 에칭에 의해 에칭되고 Nb 층(3)이 CF4플라즈마 사용에 의해 완전히 제거된 후, 기판(2)의 표면은 습식 에칭 방법에 의해 5nm의 깊이까지 추가로 화학적 에칭된다. 화학적 에칭은 각각 질산 및 불화수소산의 혼합물과 불화수소산을 사용하여 이루어진다. 조건은 다음과 같다:
에칭된 기판의 표면 결정도는 상기 화학적 에칭을 전후하여 RHEED에 의해 평가된다. 상기 RHEED 이미지는 화학적 에칭 이전에는 헤일로 패턴이고 화학적 에칭 이후에는 줄무늬 패턴으로 되었으며, 따라서 에칭된 부분에서 결정도가 회복되는 것이 명백하며 양호한 표면 상태를 갖는다.
화학적 에칭의 기간이 상기 범위보다 짧거나 산의 온도가 상기 범위보다 낮으면 표면 결정도는 회복되지 않는다. 한편, 화학적 에칭의 기간이 상기 범위보다 길거나 매체의 온도가 상기 범위보다 높으면 기판의 표면은 거칠어진다.
화학적 에칭 이후에는, 실시예 1과 동일한 조건하에 레이저 용융 제거에 의해 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 기판(2)에 증착된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 방법으로 제조된 상기 단차형 조셉슨 접합 장치의 특성은 액체 질소 온도에서 측정되었으며, 그 결과, 상기 방법으로 제조된 조셉슨 접합 장치는 그 85 내지 88 퍼센트가 액체 질소 온도에서 작용하였다.
[실시예 5]
단차형 조셉슨 접합 장치의 제조 방법의 제5실시예를 후술한다. 이 제5실시예에서는 SrTiO3기판만이 사용되었으며 제1A도 내지 제1C도에 도시된 것과 동일한 처리가 실행되었다.
SrTiO3기판(2)이 단차(23)를 형성하도록 Ar 이온을 사용하는 이온 에칭에 의해 에칭되고 Nb 층(3)이 CF4플라즈마 사용에 의해 완전히 제거된 후, 기판(2)의 표면은 습식 에칭 방법에 의해 5nm의 깊이까지 추가로 화학적 에칭된다. 화학적 에칭은 각각 질산 및 불화수소산의 혼합물과, 불화수소산, 그리고 수산화나트륨을 사용하여 이루어진다. 조건은 다음과 같다:
에칭된 기판의 표면 결정도는 상기 화학적 에칭을 전후하여 RHEED에 의해 평가된다. 상기 RHEED 이미지는 화학적 에칭 이전에는 헤일로 패턴이고 화학적 에칭 이후에는 줄무늬 패턴으로 되었으며, 따라서 에칭된 부분에서 결정도가 회복되는 것이 명백하며 양호한 표면 상태를 갖는다. 화학적 에칭 이후의 기판의 RHEED 이미지가 제3A도 내지 3D도에 도시되어 있다.
화학적 에칭의 기간이 상기 범위보다 짧거나 매체의 온도가 상기 범위보다 낮으면 표면 결정도는 회복되지 않는다. 한편, 화학적 에칭의 기간이 상기 범위보다 길거나 산의 온도가 상기 범위보다 높으면 기판의 표면은 거칠어진다.
화학적 에칭 이후에는 실시예 1과 동일한 조건하에 레이저 용융 제거에 의해 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 기판(2)에 증착된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 조셉슨 접합 장치의 특성은 액체 질소 온도에서 측정되었으며, 그 결과, 상기 방법으로 제조된 조셉슨 접합 장치는 그 92 내지 95 퍼센트가 액체 질소 온도에서 작용하였다.
[실시예 6]
단차형 조셉슨 접합 장치의 제조 방법의 제6실시예를 후술한다. 이 제6실시예에서는 NdGaO3기판만이 사용되었으며 제1A도 내지 제1C도에 도시된 것과 동일한 처리가 실행되었다.
NdGaO3기판(2)이 단차(23)를 형성하도록 Ar 이온을 사용하는 이온 에칭에 의해 에칭되고 Nb 층(3)이 CF4플라즈마 사용에 의해 완전히 제거된 후, 기판(2)의 표면은 습식 에칭 방법에 의해 5nm의 깊이까지 추가로 화학적 에칭된다. 화학적 에칭은 각각 질산 및 불화수소산의 혼합물과, 수산화나트륨 용액을 사용하여 이루어진다. 조건은 다음과 같다:
에칭된 기판의 표면 결정도는 상기 화학적 에칭을 전후하여 RHEED에 의해 평가된다. 상기 RHEED 이미지는 화학적 에칭 이전에는 헤일로 패턴이고 화학적 에칭 이후에는 줄무늬 패턴으로 되었으며, 따라서 에칭된 부분에서 결정도가 회복되는 것이 명백하며 양호한 표면 상태를 갖는다.
화학적 에칭의 기간이 상기 범위보다 짧거나 매체의 온도가 상기 범위보다 낮으면 표면 결정도는 회복되지 않는다. 한편, 화학적 에칭의 기간이 상기 범위보다 길거나 매체의 온도가 상기 범위보다 높으면 기판의 표면은 거칠어진다.
화학적 에칭 이후에는, 실시예 1과 동일한 조건하에 레이저 용융 제거에 의해 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 기판(2)에 증착된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 단차형 조셉슨 접합 장치의 특성은 액체 질소 온도에서 측정되었으며, 그 결과 상기 방법으로 제조된 단차형 조셉슨 접합 장치는 그 90 내지 92 퍼센트가 액체 질소 온도에서 작용하였다.
[실시예 7]
단차형 조셉슨 접합 장치의 제조 방법의 제7실시예를 후술한다. 이 제7실시예에서는 LaAlO3기판만이 사용되었으며 제1A도 내지 제1C도에 도시된 것과 동일한 처리가 실행되었다.
LaAlO3기판(2)이 단차(23)를 형성하도록 Ar 이온을 사용하는 이온 에칭에 의해 에칭되고 Nb 층(3)이 CF4플라즈마 사용에 의해 완전히 제거된 후, 기판(2)의 표면은 습식 에칭 방법에 의해 5nm의 깊이까지 추가로 화학적 에칭된다. 화학적 에칭은 각각 질산 및 불화수소산의 혼합물과 인산 및 수산화나트륨 용액을 각각 사용하여 이루어진다. 조건은 다음과 같다:
에칭된 기판의 표면 결정도는 상기 화학적 에칭을 전후하여 RHEED에 의해 평가된다. 상기 RHEED 이미지는 화학적 에칭 이전에는 헤일로 패턴이고 화학적 에칭 이후에는 줄무늬 패턴으로 되었으며, 따라서 에칭된 부분에서 결정도가 회복되는 것이 명백하며 양호한 표면 상태를 갖는다.
화학적 에칭의 기간이 상기 범위보다 짧거나 매체의 온도가 상기 범위보다 낮으면 표면 결정도는 회복되지 않는다. 한편, 화학적 에칭의 기간이 상기 범위보다 길거나 매체의 온도가 상기 범위보다 높으면 기판의 표면은 거칠어진다.
화학적 에칭 이후에는 실시예 1과 동일한 조건하에 레이저 용융 제거에 의해 200nm 두께의 Y1Ba2Cu3O7-X산화물 초전도체 박막(1)이 기판(2)에 증착된다. Y1Ba2Cu3O7-X산화물 초전도체 박막(1)은 실시예 1과 동일한 조셉슨 접합 장치를 형성하도록 패터닝된다.
상기 단차형 조셉슨 접합 장치의 특성은 액체 질소 온도에서 측정되었으며, 따라서 상기 방법으로 제조된 단차형 조셉슨 접합 장치는 그 90 내지 92 퍼센트가 액체 질소 온도에서 작용하였다.
전술한 바와 같이, 본 발명의 방법에 따르면, 기판 표면의 결정성을 열화시키지 않으면서 기판에 단차를 형성할 수 있다. 또한, 본 발명의 방법에 따라 처리된 기판의 표면에는 고품질의 산화물 초전도체 박막이 증착될 수 있으며 따라서 단차형 조셉슨 접합 장치와 같은 초전도 장치가 쉽게 제조될 수 있다.
상기 실시예에서, 기판들은 단차를 형성하기 위해 Ar 이온을 사용하는 이온 에칭에 의하여 에칭된다. 그러나, 본 발명은 기판의 에칭된 표면이 그 결정성을 잃으면, 예를 들어 반응 이온 에칭, 스퍼터링 에칭 등과 같은 임의의 에칭 방법에 적용될 수 있다.
또한, 산화물 초전도체 박막은 Y-Ba-Cu-O 복합 산화물 초전도체 재료뿐 아니라 고임계 온도(high-Tc) 산화물 초전도체 재료 특히, 예를 들어 Bi-Sr-Ca-Cu-O 복합 산화물 초전도체 재료 및 T1-Ba-Ca-Cu-O 복합 산화물 초전도체 재료와 같은 고임계 온도의 구리 산화물형의 복합 산화물 초전도체 재료로 형성될 수 있다.
본 발명은 특정 실시예를 참고로 하여 도시 및 설명되었으나, 본 발명은 도시된 구조의 세부 사항에 결코 한정되지 않으며 청구범위에 포함되는 수정 및 변경이 가능하다.

Claims (14)

  1. 박막 증착을 위해 기판의 증착면에 단차를 형성하는 방법으로서,
    상기 기판의 증착면의 일부를 에칭하는 단계와,
    상기 에칭된 면의 결정성을 회복하도록 상기 기판을 열처리하는 단계를 포함하는 기판의 증착면에 단차를 형성하는 방법.
  2. 제1항에 있어서,
    상기 열처리는 산소 분위기 하에서 이루어지는 방법.
  3. 제1항에 있어서,
    상기 열처리는 10-6Torr 이하의 압력 하에서 이루어지는 방법.
  4. 박막 증착을 위해 기판의 증착면에 단차를 형성하는 방법으로서,
    상기 기판의 증착면의 일부를 에칭하는 단계와,
    열화 표면을 제거하도록 상기 기판의 증착면의 상기 에칭된 부분을 20-100Å으로 2차 에칭하는 단계를 포함하는 방법.
  5. 제4항에 있어서,
    상기 2차 에칭은 Ar 이온을 사용하여 저가속 전압 이온 에칭에 의해 이루어지는 방법.
  6. 제5항에 있어서,
    상기 가속 전압은 70 내지 80 볼트의 범위에 이르는 방법.
  7. 제4항에 있어서,
    상기 2차 에칭은 화학적 에칭에 의해 이루어지는 방법.
  8. 제7항에 있어서,
    상기 화학적 에칭은 황산, 불화수소산, 인산, 수산화나트륨용액, 질산과 불화수소산의 혼합물로 구성되는 그룹에서 선정된 에칭액에 의해 이루어지는 방법.
  9. 제7항에 있어서,
    상기 기판은 MgO 단결정 기판이며, 상기 화학적 에칭은 농축 황산, 농축 인산, 질산과 불화수소산과 물을 2:2:1의 체적비로 포함하는 질산과 불화수소산의 화합물로 구성되는 그룹에서 선정된 에칭액을 사용하여 이루어지는 방법.
  10. 제7항에 있어서,
    상기 기판은 YSZ 기판이며, 상기 화학적 에칭은 불화수소산 20 내지 50 퍼센트 수용액, 질산과 불화수소산과 물을 4:3:1의 체적비로 포함하는 질산과 불화수소산의 혼합물로 구성되는 그룹에서 선정되는 에칭액을 사용하여 이루어지는 방법.
  11. 제7항에 있어서,
    상기 기판은 SrTiO3기판이며, 상기 화학적 에칭은 불화수소산 10 내지 30 퍼센트 수용액, 질산과 불화수소산과 물을 3:3:1의 체적비로 포함하는 질산과 불화수소산의 혼합물로 구성되는 그룹에서 선정되는 에칭액을 사용하여 이루어지는 방법.
  12. 제7항에 있어서,
    상기 기판은 NdGaO3기판이며, 상기 화학적 에칭은 질산과 불화수소산과 물을 2:2:1의 체적비로 포함하는 질산과 불화수소산의 혼합물과, 수산화나트륨 농축 용액으로 구성되는 그룹에서 선정되는 에칭액을 사용하여 이루어지는 방법.
  13. 제7항에 있어서,
    상기 기판은 LaAlO3기판이며, 상기 화학적 에칭은 질산과 불화수소산과 물을 3:3:1의 체적비로 포함하는 질산과 불화수소산의 혼합물과, 농축인산과, 수산화나트륨 농축액으로 구성되는 그룹에서 선정되는 에칭액을 사용하여 이루어지는 방법.
  14. 제1항, 제2항 또는 제3항 내지 제13항중 어느 한 항에 따른 방법으로 형성된 단차를 갖는 기판의 증착면에 산화물 초전도체 박막을 형성하는 단계를 포함하는 단차형 조셉슨 접합 장치 제조 방법.
KR1019940030354A 1993-12-27 1994-11-18 산화물초전도체를사용하여초전도장치용기판의증착면에단차를형성하는방법 KR100297531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-348838 1993-12-27
JP5348838A JPH0779021A (ja) 1993-07-15 1993-12-27 成膜用基板に段差を形成する方法

Publications (1)

Publication Number Publication Date
KR100297531B1 true KR100297531B1 (ko) 2001-10-24

Family

ID=18399727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030354A KR100297531B1 (ko) 1993-12-27 1994-11-18 산화물초전도체를사용하여초전도장치용기판의증착면에단차를형성하는방법

Country Status (7)

Country Link
US (1) US5560836A (ko)
EP (1) EP0660428B1 (ko)
KR (1) KR100297531B1 (ko)
CA (1) CA2135500C (ko)
DE (1) DE69428182T2 (ko)
DK (1) DK0660428T3 (ko)
FI (1) FI111198B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998050965A1 (en) * 1997-05-02 1998-11-12 Superconductor Technologies, Inc. Method for preparation of substrates for thin film superconductors and improved devices incorporating substrates
DE19808778C2 (de) * 1998-03-03 1999-12-09 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines ABO¶3¶-Substrates mit einer Stufe
AUPP590798A0 (en) 1998-09-14 1998-10-08 Commonwealth Scientific And Industrial Research Organisation Method of manufacture of high temperature superconductors
US6734699B1 (en) 1999-07-14 2004-05-11 Northrop Grumman Corporation Self-clocked complementary logic
US7015499B1 (en) 1999-12-01 2006-03-21 D-Wave Systems, Inc. Permanent readout superconducting qubit
US6459097B1 (en) 2000-01-07 2002-10-01 D-Wave Systems Inc. Qubit using a Josephson junction between s-wave and d-wave superconductors
US6627915B1 (en) 2000-08-11 2003-09-30 D-Wave Systems, Inc. Shaped Josephson junction qubits
US6504172B2 (en) 2001-03-16 2003-01-07 D-Wave Systems, Inc. Superconducting dot/anti-dot flux qubit based on time-reversal symmetry breaking effects
US7002366B2 (en) * 2003-08-20 2006-02-21 Northrop Grumman Corporation Superconducting constant current source
US20050062131A1 (en) * 2003-09-24 2005-03-24 Murduck James Matthew A1/A1Ox/A1 resistor process for integrated circuits
ATE441378T1 (de) * 2007-04-19 2009-09-15 Straumann Holding Ag Verfahren zur bereitstellung einer topographie auf der oberfläche eines zahnimplantats

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160454A (ja) * 1991-12-10 1993-06-25 Sumitomo Electric Ind Ltd 超電導電界効果型素子およびその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810757B2 (ja) * 1987-05-25 1996-01-31 松下電子工業株式会社 半導体装置の製造方法
US5077266A (en) * 1988-09-14 1991-12-31 Hitachi, Ltd. Method of forming weak-link josephson junction, and superconducting device employing the junction
JPH05251771A (ja) * 1991-12-02 1993-09-28 Sumitomo Electric Ind Ltd 人工粒界型ジョセフソン接合素子およびその作製方法
JPH05335638A (ja) * 1992-05-29 1993-12-17 Sumitomo Electric Ind Ltd ジョセフソン接合構造体およびその作製方法
KR100264006B1 (ko) * 1993-11-29 2000-08-16 이형도 고온초전도 조셉슨소자의 제조방법
US5780343A (en) * 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160454A (ja) * 1991-12-10 1993-06-25 Sumitomo Electric Ind Ltd 超電導電界効果型素子およびその作製方法

Also Published As

Publication number Publication date
CA2135500A1 (en) 1995-06-28
CA2135500C (en) 2000-05-02
DE69428182T2 (de) 2002-03-28
US5560836A (en) 1996-10-01
FI111198B (fi) 2003-06-13
DK0660428T3 (da) 2001-12-27
DE69428182D1 (de) 2001-10-11
FI945234A0 (fi) 1994-11-07
FI945234A (fi) 1995-06-28
EP0660428A2 (en) 1995-06-28
EP0660428B1 (en) 2001-09-05
EP0660428A3 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
EP0480814B1 (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
KR100297531B1 (ko) 산화물초전도체를사용하여초전도장치용기판의증착면에단차를형성하는방법
US5750474A (en) Method for manufacturing a superconductor-insulator-superconductor Josephson tunnel junction
US5439875A (en) Process for preparing Josephson junction device having weak link of artificial grain boundary
US5416072A (en) Superconducting device having an thin superconducting channel formed of oxide superconducting material
EP0421889B1 (en) Method for forming a continuous oxide superconductor layer having different thickness portions for superconductor device
US5525582A (en) Josephson junction device formed of oxide superconductor and process for preparing the same
US5446016A (en) Method for forming a patterned oxide superconductor thin film
EP0675553B1 (en) A process of producing a superconductor junction material
EP0502787A2 (en) A thin film of oxide superconductor possessing locally different crystal orientations and a processes for preparing the same
EP0477103B1 (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
US5354734A (en) Method for manufacturing an artificial grain boundary type Josephson junction device
EP0484232B2 (en) Superconducting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same
JP3189403B2 (ja) 超電導接合を有する素子およびその作製方法
EP0597663B1 (en) Process of producing a Josephson junction
US5612290A (en) Josephson junction device formed of oxide superconductor
US5721196A (en) Stacked tunneling and stepped grain boundary Josephson junction
EP0533519A2 (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
US5248663A (en) Method of forming oxide superconductor patterns
JPH04163808A (ja) 超伝導デバイスの作製方法
JPH09121064A (ja) 高温超電導ジョセフソン接合素子
JP2761504B2 (ja) 酸化物超伝導デバイスおよびその製造方法
JP2630459B2 (ja) パターン形成方法
JPH05291632A (ja) 超電導接合構造体
JP2000195837A (ja) 微細加工方法、磁気力顕微鏡用プローブおよび電場センサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee