KR100295900B1 - 인버터의 통신 제어 장치 - Google Patents
인버터의 통신 제어 장치 Download PDFInfo
- Publication number
- KR100295900B1 KR100295900B1 KR1019980009845A KR19980009845A KR100295900B1 KR 100295900 B1 KR100295900 B1 KR 100295900B1 KR 1019980009845 A KR1019980009845 A KR 1019980009845A KR 19980009845 A KR19980009845 A KR 19980009845A KR 100295900 B1 KR100295900 B1 KR 100295900B1
- Authority
- KR
- South Korea
- Prior art keywords
- parameter
- inverter
- option
- read
- option block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 인버터의 통신 제어 장치에 관한 것으로 특히, 인버터 본체와 옵션 블럭간에 접속된 듀얼포트 램을 이용하여 인버터 본체 파라메터를 통신할 때 복수개의 옵션의 종류에 상관없이 동일한 듀얼포트 램의 구조를 가지며 각 옵션 블럭에 대응하는 인버터 본체의 소프트웨어를 하나로 통일시킬 수 있도록 함을 목적으로 한다. 이러한 목적의 본 발명은 통신상의 마스터로 동작하여 본체 파라메터의 읽기/쓰기 요구를 수행하는 옵션 블럭(230)과, 통신상의 슬레이브로 동작하여 상기 옵션 블럭(230)의 지령에 의하여 내부 파라메터 테이블로부터 읽은 본체 파라메터 데이터를 상기 옵션 블럭(230)으로 전송하거나 상기 옵션 블럭(230)으로부터 전송된 본체 파라메터를 일련번호와 함께 내부 파라메터 테이블에 저장하는 인버터 본체(210)와, 상기 인버터 본체(210)와 옵션 블럭(230)이 각각 읽을 수 있는 영역과 쓸 수 있는 영역으로 분할되며 상기 인버터 본체(210)와 옵션 블럭(230)간의 데이터 전송을 위한 듀얼포트 램(220)으로 구성함을 특징으로 한다.
Description
본 발명은 유도 전동기에 관한 것으로 특히, 인버터 본체와 옵션 블럭간의 통신을 듀얼포트 램(DPRAM ; Dual Port RAM)을 이용하여 수행하기 위한 인버터의 통신 제어 장치에 관한 것이다.
현재 인버터 시스템에는 인버터의 기본 기능외에 각종 응용에 대응할 수 있도록 옵션 기능을 구비하고 있으며 이때, 인버터 본체와 각종 옵션 블럭간에 인버터 운전 데이터 및 각종 인버터 파라메터의 전송이 필요하게 된다.
이 경우 일반적으로 인버터 본체와 옵션 블럭간의 통신은 듀얼포트 램을 이용하여 수행한다.
도1은 종래 기술의 구성을 보인 블럭도로서 이에 도시된 바와 같이, 인버터 본체(110)와 옵션 블럭(130)사이에 접속된 듀얼포트 램(120)은 상기 인버터 본체(110)와 옵션 블럭(130)이 각기 일정 영역에 대해 상대적으로 쓰기, 읽기를 할 수 있도록 2개의 일정 영역으로 분할하여 구성한다.
상기 듀얼포트 램(120)은 도2의 예시도에 도시된 바와 같이, 일정 어드레스에 의해 지정되는 각각의 영역에 일정한 본체 파라메터를 할당하도록 구성된다.
상기 듀얼포트 램(120)은 256Byte 용량을 갖는다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
종래 기술은 일정 어드레스가 지정하는 듀얼포트 램(120)의 일정 영역에 일정 파라메터를 저장하는 고정된 어드레스 맵을 사용하였다.
즉, 도2의 예시도에 도시된 바와 같이, 각각의 어드레스(00∼FF)가 지정하는 듀얼포트 램(120)의 각각의 영역에 인버터 본체(110)의 파라메터를 할당하였다.
여기서, 듀얼포트 램(120)의 '0x00∼0x7f' 영역은 옵션 블럭(130)이 데이터를 쓰고 인버터 본체(110)가 데이터를 읽는 영역이며 '0x80∼0xff' 영역은 옵션 블럭(130)이 데이터를 읽을 수 있고 인버터 본체(110)가 데이터를 쓸 수 있는 영역이다.
만일, 어드레스 맵에서 어드레스 '0x00'의 영역에 인버터 파라메터 0 을 할당하고 어드레스 '0x80'의 영역에는 인버터 파라메터 1 을 할당하였다고 가정할 때 옵션 블럭(130)에서 인버터 파라메터 0 을 쓰고 싶은 경우 듀얼포트 램(120)의 어드레스 '0x00'을 쓰면 되고 인버터 파라메터 1 를 읽고 싶은 경우 듀얼포트 램(120)의 어드레스 '0x80'을 읽으면 된다.
그러나, 종래의 기술은 임의의 옵션 블럭과 인버터 본체와의 파라메터 통신시 정해진 어드레스에 정해진 파라메터를 할당한 어드레스 맵을 사용하기 때문에 도3 과 같이 이종의 옵션 블럭과 인버터 본체간의 통신을 수행하는 경우 그 옵션에 해당하는 어드레스 맵이 다르게 되어 인버터 본체는 각각의 옵션에 대응하는 소프트웨어 코드를 가져야 함으로 그 구성이 복잡해지는 문제점이 있다.
또한, 종래에는 듀얼포트 램의 용량이 한정되어 있기 때문에 통신할 수 있는 파라메터의 갯수가 한정되어 다양한 옵션 기능의 구현이 제한되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 인버터 본체와 옵션 블럭간에접속된 듀얼포트 램을 이용하여 인버터 본체 파라메터를 통신할 때 복수개의 옵션의 종류에 상관없이 동일한 듀얼포트 램의 구조를 가지며 각 옵션 블럭에 대응하는 인버터 본체의 소프트웨어를 하나로 통일시킬 수 있도록 창안한 인버터의 통신 제어 장치를 제공함을 목적으로 한다.
도1은 종래의 통신 제어 장치의 블럭도.
도2는 도 1에서 듀얼포트 램의 영역 할당을 보인 예시도.
도3은 도 1에서 복수 옵션인 경우 듀얼포트 램의 영역 할당을 보인 예시도.
도4는 본 발명의 실시예를 위한 통신 제어 장치의 블럭도.
도5는 본 발명의 파라메터 테이블의 구조를 보인 예시도.
도6은 도 4에서 듀얼포트 램의 구조를 보인 블럭도.
도7은 본 발명의 인버터 본체의 동작을 보인 신호 흐름도.
도8은 본 발명의 옵션 블럭의 읽기 모드시의 동작을 보인 신호 흐름도.
도9는 본 발명의 옵션 블럭의 쓰기 모드시의 동작을 보인 신호 흐름도.
* 도면의 주요부분에 대한 부호 설명 *
210 : 인버터 본체 220 : 듀얼포트 램(DPRAM)
230 : 옵션 블럭
본 발명은 상기의 목적을 달성하기 위하여 본체 파라메터의 읽기/쓰기 요구를 위한 명령 플래그 및 파라메터 번호를 저장하기 위한 영역과 본체 파라메터의 읽기/쓰기 요구에 응답하기 위한 응답 플래그 및 해당 본체 파라메터 데이터를 저장하기 위한 영역으로 분할된 듀얼포트램(DPRAM)과, 마스터로 동작하여 본체 파라메터의 읽기/쓰기 요구를 위하여 상기 듀얼포트 램에 읽기/쓰기 명령 플래그, 읽기/쓰기 파라메터 번호 및 쓸 본체 파라메터를 저장하는 옵션 블럭과, 슬레이브로 동작하여 상기 옵션 블럭의 읽기 요구시 상기 듀얼포트 램으로부터 해당 파라메터 번호를 읽어 내부 파라메터 테이블에서 해당 본체 파라메터를 읽은 후 상기 듀얼포트 램에 저장하여 상기 옵션 블럭으로 전송하며 반대로, 상기 옵션 블럭의 쓰기 요구시 상기 듀얼포트 램으로부터 해당 파라메터 번호 및 해당 본체 파라메터를 읽어 내부 파라메터 테이블에 저장한 후 그 본체 파라메터를 상기 듀얼포트 램에 저장하여 상기 옵션 블럭으로 응답하는 인버터 본체를 구비하여 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도4는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 통신상의 마스터로 동작하여 본체 파라메터의 읽기/쓰기 요구를 수행하는 옵션 블럭(230)과, 통신상의 슬레이브로 동작하여 상기 옵션 블럭(230)의 지령에 의하여 내부 파라메터 테이블로부터 읽은 본체 파라메터 데이터를 상기 옵션 블럭(230)으로 전송하거나 상기 옵션 블럭(230)으로부터 전송된 본체 파라메터를 일련 번호와 함께 내부 파라메터 테이블에 저장하는 인버터 본체(210)와, 상기 인버터 본체(210)와 옵션 블럭(230)이 각각 읽을 수 있는 영역과 쓸 수 있는 영역으로 분할되며 상기 인버터 본체(210)와 옵션 블럭(230)간의 데이터 전송을 위한 듀얼포트 램(220)으로 구성한다.
상기 듀얼포트 램(220)은 도6의 예시도에 도시한 바와 같이, 옵션 블럭(230)에서 인버터 본체(210)로 전송하기 위한 읽기/쓰기 명령 플래그, 읽을 갯수, 읽을 파라메터 번호, 쓸 파라메터 갯수, 쓸 파라메터 번호 및 쓸 파라메터 데이터를 저장하기 위한 제1 영역과, 상기 인버터 본체(210)가 옵션 블럭(230)으로 전송하기 위한 읽기/쓰기 응답 플래그, 읽은 갯수, 읽은 파라메터 데이터, 쓴 파라메터 갯수, 쓴 파라메터 데이터를 저장하기 위한 제2 영역을 구분하여 구성한다.
상기 인버터 본체(210)에 구비되는 내부 파라메터 테이블은 각각의 본체 파라메터마다 일련 번호를 부여하여 도5의 예시도와 같이 구성한다.
즉, 본체 파라메터 0은 #0라는 번호로 대표할 수 있으며 듀얼포트 램(220)를 이용한 통신시에 이 번호를 이용하여 파라메터를 액세스한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
본 발명은 옵션 블럭(230)이 마스터로 동작하고 인버터 본체(210)가 슬레이브로 동작하는 경우에 대해 설명하기로 한다.
본 발명에서 인버터 본체(210)와 옵션 블럭(230)간의 동작은 도7, 도8 및 도9의 신호 흐름도와 동일한 과정으로 이루어진다.
먼저, 인버터 본체(210)의 동작을 도7의 신호 흐름도를 참조하여 설명하면 다음과 같다.
우선, 인버터 본체(210)는 듀얼포트 램(220)의 읽기/쓰기 명령 플래그를 점검하여 옵션 블럭(230)으로부터 파라메터 읽기 요구가 있는지 또는 파라메터 쓰기 요구가 있는지를 판단한다.
만일, 파라메터 읽기 요구로 판단한 경우 인버터 본체(210)는 읽을 파라메터 갯수와 읽을 파라메터 번호를 듀얼포트 램(220)의 영역(221)에서 읽어 도5와 같은 내부 파라메터 테이블에서 해당 파라메터 데이터를 읽어 들인다.
이 후, 인버터 본체(210)는 듀얼포트 램(220)의 영역(222)에 구비된 읽기 응답 플래그를 세트시킨 후 읽은 파라메터 갯수와 파라메터 번호에 해당하는 본체의 읽은 파라메터의 데이터를 상기 듀얼포트 램(220)의 영역(222)에 저장한다.
이에 따라, 옵션 블럭(230)은 듀얼포트 램(220)에 저장된 인버터 본체(210)의 읽은 파라메터 갯수와 파라메터 번호에 해당하는 본체 파라메터를 읽어 연산 동작을 수행한다.
또한, 파라메터 쓰기 요구로 판단한 경우 인버터 본체(210)는 쓸 파라메터 갯수와 쓸 파라메터 번호 및 쓸 파라메터 데이터를 듀얼포트 램(220)의 영역(221)에서 읽어 들인다.
이 후, 인버터 본체(210)는 도5와 같은 내부 파라메터 테이블에 옵션 블럭(230)으로부터 전송된 본체 파라메터를 저장하고 듀얼포트 램(220)의 영역(222)에 구비된 쓰기 응답 플래그를 세트시킨 후 쓴 파라메터 갯수와 파라메터 번호에 해당하는 본체의 쓴 파라메터의 데이터를 상기 듀얼포트 램(220)의 영역(222)에 저장한다.
따라서, 옵션 블럭(230)은 듀얼포트 램(220)에 저장된 인버터 본체(210)의 쓴 파라메터 갯수와 파라메터 번호에 해당하는 본체 파라메터를 읽어 정상적인 쓰기 동작이 이루어졌는지 판단한다.
그리고, 옵션 블럭(230)의 동작을 도8 및 도9의 신호 흐름도를 참조하여 설명하면 다음과 같다.
우선, 인버터 본체(110)의 파라메터 데이터를 읽으려는 경우 옵션 블럭(230)은 듀얼포트 램(220)의 영역(221)에 구비된 읽기 명령 플래그를 세트시키고 읽을 파라메터의 갯수와 읽을 파라메터 번호를 저장한 후 상기 듀얼포트 램(220)의 영역(222)에 구비된 읽기 응답 플래그를 점검하여 인버터 본체(210)의 응답 여부를 판단한다.
이때, 인버터 본체(210)는 듀얼포트 램(220)의 영역(221)에 구비된 읽기 명령 플래그가 세트되면 읽을 파라메터 갯수와 읽을 파라메터 번호를 상기 듀얼포트 램(220)의 영역(221)에서 읽어 도5와 같은 내부 파라메터 테이블에서 해당 본체 파라메터 데이터를 읽은 후 상기 듀얼포트 램(220)의 영역(222)에 구비된 읽기 응답 플래그를 세트시키고 읽은 파라메터 갯수와 파라메터 번호에 해당하는 본체의 읽은 파라메터 데이터를 상기 듀얼포트 램(220)의 영역(222)에 저장한다.
이에 따라, 듀얼포트 램(220)에 구비된 읽기 응답 플래그가 세트되어 인버터 본체(210)로부터 응답이 있으면 옵션 블럭(230)은 듀얼포트 램(220)에 저장된 인버터 본체(210)의 읽은 파라메터 갯수와 파라메터 번호에 해당하는 본체 파라메터를 읽어 연산 동작을 수행한다.
또한, 인버터 본체(210)에 파라메터 데이터를 쓰려는 경우 옵션 블럭(230)은 듀얼포트 램(220)의 영역(221)에 구비된 쓰기 명령 플래그를 세트시키고 쓸 파라메터 갯수, 쓸 파라메터 번호와 쓸 파라메터 데이터를 저장한 후 상기 듀얼포트 램(220)의 영역(222)에 구비된 쓰기 응답 플래그를 점검하여 상기 인버터 본체(210)의 응답 여부를 판단한다.
이때, 인버터 본체(210)는 듀얼포트 램(220)의 영역(221)에 구비된 쓰기 명령 플래그가 세트되면 쓸 파라메터 갯수와 쓸 파라메터 번호 및 쓸 파라메터 데이터를 상기 듀얼포트 램(220)의 영역(221)에서 읽어 도5와 같은 내부 파라메터 테이블에 저장한 후 상기 듀얼포트 램(220)의 영역(222)에 구비된 읽기 응답 플래그를 세트시키고 쓴 파라메터 갯수와 쓴 파라메터 번호에 해당하는 쓴 파라메터의 데이터를 상기 듀얼포트 램(220)의 영역(222)에 저장한다.
이에 따라, 듀얼포트 램(220)에 구비된 읽기 응답 플래그가 세트되어 인버터 본체(210)로부터 응답이 있으면 옵션 블럭(230)은 듀얼포트 램(220)에 저장된 인버터 본체(210)의 쓴 파라메터 갯수와 쓴 파라메터 데이터를 읽어 상기 인버터 본체(210)에 정상적인 쓰기 동작이 이루어졌는지 점검한다.
따라서, 슬레이브인 인버터 본체(210)에서 도7과 같은 과정을 수행하기 위한 부분만이 코딩되어 있으면 어떠한 옵션을 사용하는 경우에도 대응이 가능하다.
또한, 옵션 블럭(230)도 도8 및 도9와 같은 과정으로 파라메터 번호와 파라메터 갯수를 언제든지 수정할 수 있으므로 필요한 모든 본체 파라메터를 읽고 쓸 수 있다.
상기에서 상세히 설명한 바와 같이 본 발명은 본체 파라메터 각각마다 파라메터 번호를 부여함으로써 인버터 본체와 옵션 블럭간의 모든 파라메터를 통신할 수 있으며 어떠한 옵션을 추가하더라도 인버터 본체의 소프트웨어의 수정없이 대응할 수 있어 기기의 성능을 향상시켜 사용자에게 신뢰감을 제공하는 효과가 있다.
Claims (2)
- 마스터로 동작하여 본체 파라메터의 읽기/쓰기 요구를 수행하는 옵션 수단과, 슬레이브로 동작하여 상기 옵션 블럭의 읽기 요구시 상기 옵션 블럭으로부터의 해당 파라메터 번호를 읽어 내부 파라메터 테이블에서 해당 본체 파라메터를 읽은 후 상기 옵션 블럭으로 전송하며 반대로, 상기 옵션 블럭의 쓰기 요구시 상기 옵션 블럭으로부터의 해당 파라메터 번호 및 해당 본체 파라메터를 내부 파라메터 테이블에 저장한 후 그때의 본체 파라메터를 상기 옵션 블럭으로 전송하여 쓰기 응답을 실행하는 인버터 수단과, 상기 인버터 수단과 옵션 수단간의 데이터 전송을 위한 통신 수단으로 구성하여 임의의 옵션 블럭이 추가되는 경우에도 소프트웨어의 변경없이 대응할 수 있도록 함을 특징으로 하는 인버터의 통신 제어 장치.
- 제1항에 있어서, 통신 수단은 옵션 수단에서 인버터 수단으로 전송하는 읽기/쓰기 명령 플래그, 읽을 갯수, 읽을 파라메터 번호, 쓸 파라메터 갯수, 쓸 파라메터 번호 및 쓸 파라메터 데이터를 저장하기 위한 제1 영역과, 상기 인버터 수단에서 옵션 수단으로 전송하는 읽기/쓰기 응답 플래그, 읽은 갯수, 읽은 파라메터 데이터, 쓴 파라메터 갯수 및 쓴 파라메터 데이터를 저장하기 위한 제2 영역으로 할당된 듀얼포트 램(DPRAM)으로 구성함을 특징으로 하는 인버터의 통신 제어 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009845A KR100295900B1 (ko) | 1998-03-21 | 1998-03-21 | 인버터의 통신 제어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009845A KR100295900B1 (ko) | 1998-03-21 | 1998-03-21 | 인버터의 통신 제어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990075580A KR19990075580A (ko) | 1999-10-15 |
| KR100295900B1 true KR100295900B1 (ko) | 2001-08-07 |
Family
ID=37527921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980009845A KR100295900B1 (ko) | 1998-03-21 | 1998-03-21 | 인버터의 통신 제어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100295900B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08289591A (ja) * | 1995-04-14 | 1996-11-01 | Toray Eng Co Ltd | 駆動制御ユニット |
-
1998
- 1998-03-21 KR KR1019980009845A patent/KR100295900B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08289591A (ja) * | 1995-04-14 | 1996-11-01 | Toray Eng Co Ltd | 駆動制御ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990075580A (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295900B1 (ko) | 인버터의 통신 제어 장치 | |
| JP2570872B2 (ja) | ワンチップマイクロコンピュータ | |
| US20030189092A1 (en) | Multi-application ic card | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| CA2234635C (en) | Method and device for exchanging data | |
| US5301294A (en) | Address bus control system | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| KR0140571B1 (ko) | 버스제어수단을 구비한 다중프로세서시스템 | |
| JPH02310786A (ja) | マイクロコンピュータ | |
| JPS6260043A (ja) | 通信制御装置 | |
| JP3687684B2 (ja) | 装置間データ転送方法 | |
| CN113424498B (zh) | 具有可配置通信行为的系统部件和用于运行这种系统部件的方法 | |
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JPH03136536A (ja) | 通信制御システム | |
| JPH11110007A (ja) | プロフィバスデータ伝送方式 | |
| JP2639248B2 (ja) | 通信インターフェイス装置 | |
| KR100275210B1 (ko) | 시스템 콘솔의 특수키 제어방법 | |
| JPH05233037A (ja) | プログラマブルコントローラのアクセス方法 | |
| JP2721290B2 (ja) | 通信制御装置 | |
| JP3903690B2 (ja) | プログラマブルコントローラシステム | |
| KR890013567A (ko) | 다이렉트 메모리 액세스 제어장치 | |
| KR920001889A (ko) | 유닉스시스템의 이용자지원통신프로세서장치 | |
| JP3323430B2 (ja) | 通信制御装置 | |
| JPS61232746A (ja) | デ−タ転送バツフア方式 | |
| JPH0659971A (ja) | メモリ読み出し装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120327 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130222 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 17 |
|
| EXPY | Expiration of term |