KR100293063B1 - 유전체도파관 - Google Patents

유전체도파관 Download PDF

Info

Publication number
KR100293063B1
KR100293063B1 KR1019980003279A KR19980003279A KR100293063B1 KR 100293063 B1 KR100293063 B1 KR 100293063B1 KR 1019980003279 A KR1019980003279 A KR 1019980003279A KR 19980003279 A KR19980003279 A KR 19980003279A KR 100293063 B1 KR100293063 B1 KR 100293063B1
Authority
KR
South Korea
Prior art keywords
dielectric
region
dielectric constant
waveguide
laminated
Prior art date
Application number
KR1019980003279A
Other languages
English (en)
Other versions
KR19980071108A (ko
Inventor
요헤이 이시카와
도루 다니자키
히로시 니시다
아츠시 사이토흐
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19980071108A publication Critical patent/KR19980071108A/ko
Application granted granted Critical
Publication of KR100293063B1 publication Critical patent/KR100293063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H01P3/165—Non-radiating dielectric waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips

Landscapes

  • Waveguides (AREA)
  • Waveguide Aerials (AREA)

Abstract

고유전율부 및 저유전율부를 갖는 유전체 세라믹 시트와, 다른 유전체 세라믹 시트가 적층되고 소성된다. 전극막들은 이것의 외면들에 형성된다. 그런 다음, 고유전율부가 전파영역으로서 작용하며 저유전율부가 비전파영역으로서 작용하는 유전체 도파관(dielectric waveguide)이 얻어진다.

Description

유전체 도파관{Dielectric waveguide}
본 발명은 유전체 도파관(dielectric waveguide)에 관한 것으로, 더욱 상세하게는 밀리미터파 대역과 마이크로파 대역을 위한 전송 선로(transmission line) 및 집적회로(integrated circuit)에 이용되는 유전체 도파관에 관한 것이다.
전자파(electromagnetic wave)가 평행한 두 개의 도전체 평면들간에 설치된유전체 스트립을 따라 전송되는 유전체 도파관이 있다. 특히 두 개의 도전체 평면들간에 간격이 반파장 이하로 설정되어 비전파 영역을 제공하는 경우, 유전체 스트립으로부터 전자파를 방사하지 않는 비방사성 유전체 도파관("NRD 가이드")이 형성된다. 이런 선로(line)는 전송 손실이 낮은 전송 선로로서, 또는 집적화된 유전체 도파관 장치(integrated dielectric waveguide apparatus)로서 발전되어 왔다.
도 15a 및 도 15b는 종래의 NRD 가이드의 두 개의 구성예들의 단면도들을 나타낸다. 도 15a에서, 금속판으로 형성되며 두 개의 평행한 도전체 평면들을 형성하는 도전체판들 12; 및 이들 사이에 설치된 유전체 스트립(dielectric strip) 11이 도시되어 있다. 도 15b에는, 합성수지 또는 유전체 세라믹으로 만든 유전체판들 11'가 도시되어 있는데, 이것은 유전체 스트립 11과, 상기한 유전체판 11'의 외면들 위의 전극막들 5를 구비한다. 상기한 두 개의 유전체판들은 유전체 스트립들이 형성된 위치에서 서로 대향하도록 설치된다. 상술한 바와 같이, NRD 가이드들은 전파영역으로서 작용하는 유전체 스트립들 및 비전파영역으로서 작용하는 이것의 양측들(비전파 영역)로 구성된다.
도 15a에 나타낸 구조를 갖는 유전체 도파관에 의해, 도전체판들 12와 유전체 스트립 11이 개별적으로 제작될 필요가 있으며, 도전체판들 12에 대한 유전체 스트립 11의 위치를 정하고 고정시키는 것이 곤란하다. 도 15b에 나타낸 구조를 갖는 유전체 도파관에 의해, 전파영역들로서의 유전체 스트립들 11, 및 비전파영역들로서의 이것의 양측들을 사용하기 위해, 비전파영역들로서 작용하는 유전체판들11'의 부분(플랜지부들)이 박층화되는 것이 필요하다. 이것은 제작상의 곤란을 야기하며, 강도(强度)상의 문제를 발생시킨다.
따라서, 본 발명의 목적은, 유전체 스트립의 위치를 정하고 고정시키는 문제점 및 제작과 강도상의 문제점이 없는 유전체 도파관을 제공하는 것이다.
도 1은 첫 번째 구현예에 따른 유전체 도파관의 분해 사시도이다.
도 2는 유전체 도파관의 사시도이다.
도 3은 두 번째 구현예에 따른 유전체 도파관의 제조시의 분해 사시도이다.
도 4는 유전체 도파관의 제조시의 분해 사시도이다.
도 5는 유전체 도파관의 단면도이다.
도 6은 다른 조건에서 유전체 도파관의 단면도를 나타낸다.
도 7은 세 번째 구현예에 따른 유전체 도파관의 제조시의 분해 사시도이다.
도 8은 유전체 도파관의 단면도이다.
도 9은 네 번째 구현예에 따른 유전체 도파관의 단면도이다.
도 10은 다섯 번째 구현예에 따른 유전체 도파관의 분해 사시도이다.
도 11은 유전체 도파관의 단면도이다.
도 12는 여섯 번째 구현예에 따른 유전체 도파관의 단면도이다.
도 13은 일곱 번째 구현예에 따른 유전체 도파관의 분해 사시도이다.
도 14는 유전체 도파관의 단면도이다.
도 15는 종래의 유전체 도파관의 구조를 나타내는 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
1, 2: 유전체 세라믹 시트
1a, 1b, 1c: 유전체 스트립부
1w: 프레임
3; 고유전율부
4; 저유전율부
5; 전극막
6; 저유전율의 유전체
7; 고유전율의 유전체
8; 기판
11; 유전체 스트립
11'; 유전체판
12; 도전체판
Ha, Hb; 개구부
전술한 목적은 유전체 스트립이 실질적으로 평행한 두 개의 도전체 평면들간에 설치되어 있는 유전체 도파관의 장착을 통한 본 발명의 한 양상에서 달성되며, 유전체 세라믹 시트들이 적층되고 소성되어, 실효적 유전율이 높은 제 1영역, 및 제 1영역보다 실효적 유전율이 낮은 제 2 영역을 형성하며, 전극막들이 이것의 외면들에 형성되어, 유전체 스트립으로서 작용하는 제 1영역을 형성하며 전극막들은 도전체 평면들로서 작용하는 것을 특징으로 한다.
이 구조에 의해, 도전체 평면들과 유전체 스트립이 적층되고 소성된다. 그러므로, 도 15a에 나타낸 구조를 갖는 유전체 도파관과는 달리, 도전체판과 유전체 스트립을 개별적으로 제조할 필요가 없으며, 이들의 위치를 정하는 것과 고정시키는 문제점들이 제거된다. 게다가, 완전한 공기층이 실효적 유전율이 낮은 상기한 제 2 영역으로 사용되지 않고 유전체 시트들에서 실효적 유전율이 낮은 적층된 부분이 제 2 영역으로 사용되는 경우, 실효적 유전율이 낮은 유전체 세라믹층이 비전파 영역에 존재하기 때문에, 도 15b에 나타낸 구조를 갖는 유전체 도파관과는 달리, 박층의 비전파영역에 의해 야기된 제작 및 강도상의 문제점들이 또한 제거된다.
전술한 목적은 두 개의 도전체 평면들에 평행한 표면들에 의해 분리된 유전체 도파관의 제공을 통한 본 발명의 다른 양상에서 달성되며, 실효적 유전율이 높은 제 1영역과 제 1영역보다 실효적 유전율이 낮은 제 2 영역을 형성하도록 적층되고 소성된 유전체 세라믹 시트들을 구비하며, 한쪽 주면에 전극막을 구비하는 두 개의 유전체판들 각각은, 전극들이 형성된 표면들이 외측에 배치되고, 제 1영역들이 유전체 스트립으로 작용하며 전극막들이 도전체 평면들로 작용하도록 제 1영역들이 대향하도록 배치되는 것을 특징으로 한다.
이 구조에 의해, 한쪽 주면에 전극막을 구비하는 상기한 두 개의 각각의 유전체판들간에, 평면 회로(plane circuit)를 구비하는 기판을 제공함으로써, 평면회로 결합형 유전체 도파관이 용이하게 형성된다.
상기한 유전체 도파관에서, 개구부가 이미 형성된 유전체 세라믹 시트가 적층되어, 개구부의 적층에 의해 실효적 유전율이 낮은 제 2 영역을 형성할 수 있다. 이 경우, 실효적 유전율이 높은 제 1영역 및 실효적 유전율이 낮은 제 2 영역을 구비하는 유전체 세라믹의 적층된 구조가 용이하게 형성된다. 상기한 개구부는 상기한 제 2 영역 전체에 형성될 수 있다. 상기한 제 2 영역이 다수개의 미소한 개구부들(홀들)을 구비하는 경우, 박막의 비전파영역에 의해 야기된 제조 및 강도상의 문제점이 또한 제거된다.
상기한 유전체 도파관에서, 상기한 제 2 영역은 상기한 제 1영역보다 유전율이 낮은 유전체로 충전될 수 있다. 이 경우, 상기한 개구부들이 상기한 제 2 영역 전체에 형성되지만, 박막의 비전파영역에 의해 야기된 제조 및 강도상의 문제점이제거된다.
상기한 유전체 도파관은, 개구부가 이미 형성된 유전체 세라믹 시트가 적층되고, 상기한 개구부가 적층된 부분이 상기한 제 2 영역보다 유전율이 더 높은 유전체로 충전되어 상기한 제 1영역을 형성하도록 형성될 수 있다. 이 경우, 실효적 유전율이 높은 상기한 제 1영역 및 실효적 유전율이 낮은 상기한 제 2 영역을 구비한 유전체 세라믹의 적층된 구조가 용이하게 형성된다. 상기한 비전파영역들이 박층이 아니기 때문에, 강도 및 제조상의 문제점이 방지된다. 또한 이 경우에도, 상기한 개구부는 상기한 제 1영역 전체에 형성될 수 있다. 유전체 도파관은, 상기한 제 1영역이 다수의 미소한 개구부들(홀들)을 구비하고 각각의 개구부가 유전율이 높은 유전체로 충전되도록 형성될 수 있다.
도 1 및 도 2는 본 발명의 첫 번째 구현예에 따른 유전체 도파관(dielectric waveguide)의 구조를 나타낸다.
도 1은 유전체 도파관을 구성하는 유전체 세라믹 시트들이 개별적으로 도시되어 있는 분해 사시도이다. 최외각층들로서 작용하는 유전체 세라믹 시트들 2는 일정한 유전율을 갖는 반면, 유전체 세라믹 시트들 1은 고유전율부들 3 및 저유전율부들 4를 포함한다. 저유전율부들 4는 유전체 세라믹 시트들을 펀치(punch)하여 다수의 미소한 홀(holes)들을 만듬으로써 형성된다. 바꾸어 말하면, 고유전율부들 3의 실효적 유전율은 원래의 유전체 세라믹 시트와 동일하다. 저유전율부들 4의 실효적 유전율은 고유전율부들 3 이하이다.
유전율의 차이는, 물론 두 종류의 유전체 재료들을 결합시킴으로써 형성될수 있다.
도 2는 도 1에 도시된 각각의 유전체 세라믹 시트들 1, 2가 그린시트 상태(미소성 상태)에서 적층되고 소성되어 일체화된 후, 전극막들 5가 이것의 상하면들에 형성된 상태를 나타낸다. 전극막들 5는 Ag 전극 인쇄(printing) 또는 Cu 도금(plating)에 의해 형성된다. 전극막들 5간의 간격은 저유전율부들 4의 실효적 유전율에 의해 결정된 관내 파장(the wavelength in the guide)의 절반 이하로 설정되며, 또한 고유전율부들 3의 실효적 유전율에 의해 결정된 관내 파장의 절반 이상으로 설정된다. 이들 동작들에 의해, 전극막들 5는 두 개의 평행한 도전체 평면들을 형성하고, 그들 사이에 고유전율부들 3은 유전체 스트립(dielectric strip)으로서 작용하며 이것은 전극막들 5에 평행한 편파(polarized wave)를 갖는 전자파를 운반하기 위한 전파영역(propagating areas)으로서 작용하며, 이것의 양측들에 저유전율부들 4는 전극막들 5에 평행한 편파를 갖는 전자파를 차단하기 위한 비전파영역으로서 작용한다.
도 1에 나타낸 바와 같이, 최외각의 유전체 세라믹 시트들은 균질(homogeneous)이며(미소한 개구부들을 갖지 않는다), 전극막들이 이것의 외면들에 용이하게 형성될 수 있다.
이하, 두 번째 구현예에 따른 유전체 도파관의 구조를 도 3~도 6을 참조하여 하기에 설명한다.
도 3은 그린시트 상태에서 각각의 유전체 세라믹 시트의 구조를 나타내는 분해 사시도이다. 도면에서, 유전체 세라믹 시트들 1은 후에 유전체 스트립들로서 작용하는 유전체 스트립부들 1a, 1b가 프레임(frame) 1w에 연결되도록 개구부들을 형성한다. 최외각의 유전체 세라믹 시트들 2는 개구부들을 구비하지 않는다.
도 4는 도 3에 도시된 유전체 세라믹 시트들 1, 2가 그린시트 상태에서 적층되고 소성된 후, 그런 다음 전극막들 5가 이것의 상하면들에 형성된 상태를 나타내는 사시도이다. 유전체 세라믹 시트들은 상술한 바와 같이 적층되고 일체화된 후, 이점쇄선(二占鎖線, two-dot chain line)으로 둘러싸인 부분이 획득되어(이점쇄선으로 둘러싸인 부분 바깥쪽의 불필요한 부분이 제거된다), 평행한 도전체 평면들간에 두 개의 유전체 스트립들 1a, 1b를 갖는 유전체 도파관을 얻는다.
도 5는 유전체 스트립들 1a, 1b를 거쳐 통과하는 선으로 얻은 유전체 도파관의 단면도이다. 도 6은 공기층들(유전체 세라믹 시트들의 개구부들)이 저유전율을 갖는 유전체 6으로 충전된 상태를 나타내는 단면도이다. 도 5 또는 도 6에 나타낸 구조 중 어느 하나에서, 전극막들 5간에 간격과 전파영역들과 비전파영역들의 실효적 유전율들을 지정함으로써, 유전체 스트립들 1a, 1b가 전파영역들로서 작용하며 다른 부분들은 비전파영역들로서 작용하는 유전체 도파관이 얻어진다. 두 번째 구현예에 따른 유전체 도파관은 두 개의 근접한 평행 유전체 도파관들을 갖는 방향성 결합기(directional coupler)로서 작용한다.
이하, 세 번째 구현예에 따른 유전체 도파관의 구조를 도 7~도 8을 참조하여 하기에 설명한다.
도 7은 그린시트 상태에서 각각의 유전체 세라믹 시트의 구조를 나타내는 분해 사시도이다. 도면에서, 유전체 세라믹 시트들 1은 개구부들 Ha, Hb를 구비한다.유전체 세라믹 시트들 1, 2는 적층되고 소성된 후, 전극막들이 양주면들에 형성된 후, 그런 다음 필요한 부분이 도 4에 나타낸 것과 동일한 방법으로 얻어져서, 공기층들이 유전체 스트립들로서 작용하는 적층체(laminated member)를 얻는다.
도 8은 상기한 공기층들이 고유전율의 유전체들 7로 충전된 상태를 나타내는 단면도이다. 도면에서, 고유전율의 유전체들 7은 유전체 세라믹 시트들 1 보다 유전율이 비교적 더 크다. 이 구조에서, 전극막들 5간에 간격과 고유전율의 유전체들 7과 유전체 세라믹 시트들 1, 2의 비유전율들을 지정함으로써, 고유전율의 유전체들 7이 전파영역들로서 작용하고 다른 부분들이 비전파영역들로서 작용하는 유전체 도파관이 얻어진다.
도 9는 네 번째 구현예에 따른 유전체 도파관의 단면도이다. 도 1 및 도 2에 나타낸 첫 번째 구현예와는 달리, 본 구현예에서는, 고유전율부들 3과 저유전율부들 4를 갖는 유전체 세라믹 시트들 1과, 일정한 유전율을 갖는 유전체 세라믹 시트들 2가 교대로 적층된다. 유전체 세라믹 시트들은 이 방법으로 적층되고 소성된 후, 전극막들 5는 이것의 상하면들에 형성된다. 일체화된 고유전율부들 3의 실효적 유전율은 이것에 의해 증가되어, 상기한 부분들은 전파영역으로 설정되고 나머지 부분들은 비전파 영역들로 설정된다.
이하, 네 번째 구현예에 따른 유전체 도파관의 구조를 도 10~도 11을 참조하여 하기에 설명한다.
도 10은 유전체 도파관을 구성하는 유전체 세라믹 시트들을 개별적으로 나타낸 분해 사시도이다. 도면에 유전체 세라믹 시트들 1, 2가 도시되어 있다. 최외각층들로서 작용하는 유전체 세라믹 시트들 2는 전체영역에서 일정한 유전율을 갖는 반면, 유전체 세라믹 시트들 1은 고유전율부들 3과 저유전율부들 4를 포함한다. 고유전율부들 3은 유전체 세라믹 시트들을 펀치하여 다수의 미소한 개구부들(홀; holes)들을 만든 후, 고유전율의 유전체들로 개구부들을 충전하여 이들의 실효적 유전율을 증가시킴으로써 형성된다. 그러므로, 저유전율부들 4의 실효적 유전율은 원래의 유전체 세라믹 시트와 동일하다.
도 11은 도 10에 도시된 유전체 세라믹 시트들 1, 2가 그린시트 상태에서 적층되고 소성된 후, 전극막들 5가 도면에서 상하면들에 형성된 상태를 나타낸다. 전극막들 5의 간격은 저유전율부들 4의 실효적 유전율에 의해 결정된 관내 파장(the wavelength in the guide)의 절반 이하로 설정되며, 또한 고유전율부들 3의 실효적 유전율에 의해 결정된 관내 파장의 절반 이상으로 설정된다. 이들 동작들에 의해, 전극막들 5는 두 개의 평행한 도전체 평면들을 형성하고, 이들 사이에 고유전율부들 3은 유전체 스트립(dielectric strip)으로서 작용하며 이것은 전파영역(propagating areas)으로서 작용하며, 이것의 양측들에 저유전율부들 4는 비전파영역으로서 작용한다.
도 12는 여섯 번째 구현예에 따른 유전체 도파관의 구조를 나타내는 단면도이다. 이 유전체 도파관은 도 6에 나타낸 구조를 갖는 한 쌍의 유전체 도파관들에 의해 형성되고, 여기에서 전극막은 한쪽 표면에만 형성되며, 전극막들이 형성되지 않은 이들의 표면들은 마주 보고 있으며, 기판 8은 이들 사이에 설치되어 있다.
상기한 기판은 상하 두 개의 유전체 스트립들간에 설치되며, 유전체 스트립부들 1a가 전파영역으로 작용하고, 나머지 부분들이 비전파 영역으로서 작용하는 유전체 도파관이 형성된다. 기판은 표면에 서스펜디드 라인(suspended line), 슬롯 라인(slot line) 또는 코플레이너 라인(coplanar line)을 갖을 수 있다. 서스펜디드 라인은, 예를 들어, 기판 8 위에 도전체 패턴("스트립")을 제공함으로써 형성될 수 있다. 이것에 의해, 유전체 도파관은 기판에 형성된 회로요소와 결합된다.
이하, 일곱 번째 구현예에 따른 유전체 도파관의 구조를 도 13 및 도 14를 참조하여 하기에 설명한다.
도 13은 유전체 도파관의 주요 부분의 부분 분해 사시도이다. 도면에, 유전체 세라믹 시트들 1a, 1b, 1c, 및 2가 도시되어 있다. 이들 중에서, 유전체 세라믹 시트들 1a, 1b, 및 1c는 예를 들어, 도 3에 나타낸 바와 같이 각 층을 형성하는 유전체 세라믹 시트들이 공통의 개구부들을 갖도록 제공함으로써 형성된다. 각각의 층은 적층되고 소성되어 한 쌍의 적층체들을 형성하며, 전극막들 5는 외면들에 형성된다. 도 14a는 도 13에 나타낸 유전체 도파관의 단면도이며, 도 14b는 기판 8이 두 개의 적층체들 사이에 삽입된 유전체 도파관의 단면도이다. 이들 구조 중 어느 하나에서, 1a, 1b, 및 1c로 나타낸 부분들은 유전체 스트립들로서 작용하고 전파영역으로서 작용하며, 다른 부분들은 비전파 영역으로서 작용한다. 도 14b에 나타낸 구조에서, 기판 8이 도전성 패턴; 및 VCO와 혼합기(mixer) 등의 회로장치를 구비하기 때문에, 평면회로 결합형 유전체 도파관 장치가 형성되는데, 이 장치에서 이들 구성요소들은 유전체 도파관과 결합된다.
각각의 구현예에서, 최외각층들은 유전체 세라믹 시트들로 구성되며, 전극막들은 상기한 층들에 설치되어, 평행한 도전체 평면들을 형성한다. 상기한 최외각 층들을 금속판들(metal plates)로 구성하여, 도전체 평면들을 제공할 수 있다. 각각의 구현예에서, 균일한 유전체 세라믹 시트들은 상기한 최외각층의 유전체 세라믹 시트들로 사용된다. 이런 균일한 유전체 세라믹 시트들 대신에, 실효적 유전율이 높은 부분들 및 실효적 유전율이 낮은 부분들을 갖는 세라믹 시트들은 최외각층들을 포함하는 모든 층들을 위해 사용될 수 있다.
비방사성(non-radiative) 유전체 도파관 이외에도, 본 발명이 또한 두 개의 평행한 도전체 평면들간에 간격이 반파장을 초과하는 H 가이드(guide)에 적용될 수 있다는 것은 물론이다.
전술한 목적은 유전체 스트립이 실질적으로 평행한 두 개의 도전체 평면들간에 설치되어 있는 유전체 도파관의 장착을 통한 본 발명의 한 양상에서 달성되며, 유전체 세라믹 시트들이 적층되고 소성되어, 실효적 유전율이 높은 제 1영역, 및 제 1영역보다 실효적 유전율이 낮은 제 2 영역을 형성하며, 전극막들이 이것의 외면들에 형성되어, 유전체 스트립으로서 작용하는 제 1영역을 형성하며 전극막들은 도전체 평면들로서 작용하는 것을 특징으로 한다.
이 구조에 의해, 도전체 평면들과 유전체 스트립이 적층되고 소성된다. 그러므로, 도 15a에 나타낸 구조를 갖는 유전체 도파관과는 달리, 도전체판과 유전체 스트립을 개별적으로 제조할 필요가 없으며, 이들의 위치를 정하는 것과 고정시키는 문제점들이 제거된다. 게다가, 완전한 공기층이 실효적 유전율이 낮은 상기한제 2 영역으로 사용되지 않고 유전체 시트들에서 실효적 유전율이 낮은 적층된 부분이 제 2 영역으로 사용되는 경우, 실효적 유전율이 낮은 유전체 세라믹층이 비전파 영역에 존재하기 때문에, 도 15b에 나타낸 구조를 갖는 유전체 도파관과는 달리, 박층의 비전파영역에 의해 야기된 제작 및 강도상의 문제점들이 또한 제거된다.
전술한 목적은 두 개의 도전체 평면들에 평행한 표면들에 의해 분리된 유전체 도파관의 제공을 통한 본 발명의 다른 양상에서 달성되며, 실효적 유전율이 높은 제 1영역과 제 1영역보다 실효적 유전율이 낮은 제 2 영역을 형성하도록 적층되고 소성된 유전체 세라믹 시트들을 구비하며, 한쪽 주면에 전극막을 구비하는 두 개의 유전체판들 각각은, 전극들이 형성된 표면들이 외측에 배치되고, 제 1영역들이 유전체 스트립으로 작용하며 전극막들이 도전체 평면들로 작용하도록 제 1영역들이 대향하도록 배치되는 것을 특징으로 한다.
이 구조에 의해, 한쪽 주면에 전극막을 구비하는 상기한 두 개의 각각의 유전체판들간에, 평면 회로(plane circuit)를 구비하는 기판을 제공함으로써, 평면회로 결합형 유전체 도파관이 용이하게 형성된다.
상기한 유전체 도파관에서, 개구부가 이미 형성된 유전체 세라믹 시트가 적층되어, 개구부의 적층에 의해 실효적 유전율이 낮은 제 2 영역을 형성할 수 있다. 이 경우, 실효적 유전율이 높은 제 1영역 및 실효적 유전율이 낮은 제 2 영역을 구비하는 유전체 세라믹의 적층된 구조가 용이하게 형성된다. 상기한 개구부는 상기한 제 2 영역 전체에 형성될 수 있다. 상기한 제 2 영역이 다수개의 미소한 개구부들(홀들)을 구비하는 경우, 박막의 비전파영역에 의해 야기된 제조 및 강도상의 문제점이 또한 제거된다.
상기한 유전체 도파관에서, 상기한 제 2 영역은 상기한 제 1영역보다 유전율이 낮은 유전체로 충전될 수 있다. 이 경우, 상기한 개구부들이 상기한 제 2 영역 전체에 형성되지만, 박막의 비전파영역에 의해 야기된 제조 및 강도상의 문제점이 제거된다.
상기한 유전체 도파관은, 개구부가 이미 형성된 유전체 세라믹 시트가 적층되고, 상기한 개구부가 적층된 부분이 상기한 제 2 영역보다 유전율이 더 높은 유전체로 충전되어 상기한 제 1영역을 형성하도록 형성될 수 있다. 이 경우, 실효적 유전율이 높은 상기한 제 1영역 및 실효적 유전율이 낮은 상기한 제 2 영역을 구비한 유전체 세라믹의 적층된 구조가 용이하게 형성된다. 상기한 비전파영역들이 박층이 아니기 때문에, 강도 및 제조상의 문제점이 방지된다. 또한 이 경우에도, 상기한 개구부는 상기한 제 1영역 전체에 형성될 수 있다. 유전체 도파관은, 상기한 제 1영역이 다수의 미소한 개구부들(홀들)을 구비하고 각각의 개구부가 유전율이 높은 유전체로 충전되도록 형성될 수 있다.

Claims (8)

  1. 유전체 스트립(dielectric strip)이 실질적으로 평행한 두 개의 도전체 평면들 사이에 배치되어 있는 유전체 도파관(dielectric waveguide)으로서,
    유전체 세라믹 시트들이 적층 소성되어, 실효적 유전율(effective dielectric constant)이 높은 제 1영역 및 상기한 제 1 영역보다 실효적 유전율이 낮은 제 2 영역을 형성하며,
    이들의 외표면에 전극막들이 형성되어, 상기한 제 1 영역이 상기한 유전체 스트립으로서 작용하며 상기한 전극막들이 상기한 도전체 평면들로서 작용하게 되어있는 것을 특징으로 하는 유전체 도파관.
  2. 유전체 스트립이 실질적으로 평행한 두 개의 도전체 평면들 사이에 배치되어 있는 유전체 도파관으로서,
    유전체 세라믹 시트들이 적층 소성되어 실효적 유전율이 높은 제 1영역과 상기한 제 1영역보다 실효적 유전율이 낮은 제 2 영역을 각각 형성하고, 한쪽 주면에 전극막을 각각 구비한 두 개의 유전체판들이, 상기한 전극막들이 형성된 표면들이 외측으로 위치하고 상기한 제 1영역들이 대향하도록 배치되어, 상기한 제 1 영역들이 유전체 스트립으로서 작용하고 상기한 전극막들이 상기한 도전체 평면들로서 작용하게 되어 있는 것을 특징으로 하는 유전체 도파관.
  3. 제 1항에 있어서, 개구부가 미리 형성된 유전체 세라믹 시트가 적층되어, 상기한 개구부의 적층에 의해 상기한 제 2 영역을 형성하는 것을 특징으로 하는 유전체 도파관.
  4. 제 3항에 있어서, 상기한 제 2 영역은 상기한 제 1영역에 비하여 유전율이 낮은 유전체로 충전됨을 특징으로 하는 유전체 도파관.
  5. 제 1항에 있어서, 개구부가 미리 형성된 유전체 세라믹 시트가 적층되며, 상기한 개구부가 적층된 부분은 상기한 제 2 영역보다 유전율이 더 높은 유전체로 충전됨을 특징으로 하는 유전체 도파관.
  6. 유전체 도파관의 제조방법에 있어서, 제 1부분; 및 유전율이 상기한 제 1 부분의 유전율에 비하여 낮은 제 2 부분을 구비하는 세라믹 그린시트들을 제조하는 단계;
    상기한 제 1 부분들을 서로 정렬시키면서, 상기한 다수개의 세라믹 그린 시트들을 적층하는 단계;
    상기한 적층체를 소성하는 단계; 및
    상기한 적층체의 상하면들에 도전체층들을 설치하는 단계를 포함하는 것을 특징으로 하는 유전체 도파관의 제조방법.
  7. 제 2항에 있어서, 개구부가 미리 형성된 유전체 세라믹 시트가 적층되어, 상기한 개구부의 적층에 의해 상기한 제 2 영역을 형성하는 것을 특징으로 하는 유전체 도파관.
  8. 제 7항에 있어서, 상기한 제 2 영역은 상기한 제 1 영역에 비하여 유전율이 낮은 유전체로 충전됨을 특징으로 하는 유전체 도파관.
KR1019980003279A 1997-02-06 1998-02-05 유전체도파관 KR100293063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-23879 1997-02-06
JP9023879A JPH10224120A (ja) 1997-02-06 1997-02-06 誘電体線路

Publications (2)

Publication Number Publication Date
KR19980071108A KR19980071108A (ko) 1998-10-26
KR100293063B1 true KR100293063B1 (ko) 2001-07-12

Family

ID=12122744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003279A KR100293063B1 (ko) 1997-02-06 1998-02-05 유전체도파관

Country Status (6)

Country Link
US (1) US6104264A (ko)
EP (1) EP0858123B1 (ko)
JP (1) JPH10224120A (ko)
KR (1) KR100293063B1 (ko)
CN (1) CN1146072C (ko)
DE (1) DE69834065T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011123111A1 (en) * 2010-03-31 2011-10-06 Hewlett-Packard Development Company, L.P. Waveguide system and methods

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI113581B (fi) 1999-07-09 2004-05-14 Nokia Corp Menetelmä aaltojohdon toteuttamiseksi monikerroskeramiikkarakenteissa ja aaltojohto
JP3610863B2 (ja) 2000-02-10 2005-01-19 株式会社村田製作所 誘電体線路の製造方法および誘電体線路
JP3407710B2 (ja) 2000-04-26 2003-05-19 株式会社村田製作所 誘電体線路の製造方法
JP4658405B2 (ja) * 2001-08-23 2011-03-23 三菱電機株式会社 高周波用導波路とその製造方法
JP3862633B2 (ja) * 2002-08-14 2006-12-27 東京エレクトロン株式会社 非放射性誘電体線路の製造方法
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7026886B2 (en) * 2003-10-09 2006-04-11 National Chiao Tung University Miniaturized microwave integrated circuit using complementary conducting surfaces
TWI242914B (en) * 2003-12-02 2005-11-01 Kobe Steel Ltd Dielectric circuit powering antenna
JP4572838B2 (ja) * 2006-02-07 2010-11-04 三菱電機株式会社 スロットアレーアンテナ
GB2455722A (en) * 2007-12-18 2009-06-24 Hong Siang Tan A spaced plate waveguide probe for dielectric measurement of biological tissue
SG187278A1 (en) * 2011-07-20 2013-02-28 Sony Corp A waveguide
US9478840B2 (en) * 2012-08-24 2016-10-25 City University Of Hong Kong Transmission line and methods for fabricating thereof
US9373878B2 (en) * 2013-03-19 2016-06-21 Texas Instruments Incorporated Dielectric waveguide with RJ45 connector
US9705174B2 (en) * 2014-04-09 2017-07-11 Texas Instruments Incorporated Dielectric waveguide having a core and cladding formed in a flexible multi-layer substrate
CN104051434B (zh) * 2014-05-28 2017-05-24 西安电子科技大学 一种集成vco和波导天线的封装结构
FR3055742B1 (fr) 2016-09-06 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Guide d'ondes millimetriques
WO2018125227A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Waveguide design techniques to enhance channel characteristics
US11236012B2 (en) 2018-03-28 2022-02-01 Corning Incorporated Boron phosphate glass-ceramics with low dielectric loss
US11329359B2 (en) 2018-05-18 2022-05-10 Intel Corporation Dielectric waveguide including a dielectric material with cavities therein surrounded by a conductive coating forming a wall for the cavities
US11342649B2 (en) * 2019-09-03 2022-05-24 Corning Incorporated Flexible waveguides having a ceramic core surrounded by a lower dielectric constant cladding for terahertz applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215804A (ja) * 1982-06-09 1983-12-15 Seki Shoji Kk 誘電体線路
GB2275826A (en) * 1993-03-05 1994-09-07 Murata Manufacturing Co Dielectric waveguide
US5382931A (en) * 1993-12-22 1995-01-17 Westinghouse Electric Corporation Waveguide filters having a layered dielectric structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771077A (en) * 1970-09-24 1973-11-06 F Tischer Waveguide and circuit using the waveguide to interconnect the parts
US4556855A (en) * 1983-10-31 1985-12-03 The United States Of America As Represented By The Secretary Of The Navy RF Components and networks in shaped dielectrics
JP3316914B2 (ja) * 1993-03-12 2002-08-19 株式会社村田製作所 漏洩ｎｒｄガイド及び漏洩ｎｒｄガイドを用いた平面アンテナ
JP2605654B2 (ja) * 1995-03-31 1997-04-30 日本電気株式会社 複合マイクロ波回路モジュール及びその製造方法
JP3045046B2 (ja) * 1995-07-05 2000-05-22 株式会社村田製作所 非放射性誘電体線路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215804A (ja) * 1982-06-09 1983-12-15 Seki Shoji Kk 誘電体線路
GB2275826A (en) * 1993-03-05 1994-09-07 Murata Manufacturing Co Dielectric waveguide
US5382931A (en) * 1993-12-22 1995-01-17 Westinghouse Electric Corporation Waveguide filters having a layered dielectric structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011123111A1 (en) * 2010-03-31 2011-10-06 Hewlett-Packard Development Company, L.P. Waveguide system and methods

Also Published As

Publication number Publication date
DE69834065D1 (de) 2006-05-18
JPH10224120A (ja) 1998-08-21
US6104264A (en) 2000-08-15
EP0858123A2 (en) 1998-08-12
CN1146072C (zh) 2004-04-14
CN1195902A (zh) 1998-10-14
EP0858123A3 (en) 1998-10-21
EP0858123B1 (en) 2006-04-05
DE69834065T2 (de) 2006-08-24
KR19980071108A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR100293063B1 (ko) 유전체도파관
US9781832B2 (en) Laminated multi-conductor cable
JP3366552B2 (ja) 誘電体導波管線路およびそれを具備する多層配線基板
EP2979323B1 (en) A siw antenna arrangement
US6927653B2 (en) Dielectric waveguide type filter and branching filter
US5929728A (en) Imbedded waveguide structures for a microwave circuit package
JP3166897B2 (ja) 非放射性誘電体線路およびその集積回路
JPH05160614A (ja) チップ型方向性結合器
EP0978896B1 (en) Transmission line and transmission line resonator
JPH05152814A (ja) チツプ型方向性結合器
JP2005051331A (ja) マイクロストリップ線路と誘電体導波管との結合構造
JP3493265B2 (ja) 誘電体導波管線路および配線基板
JP3686736B2 (ja) 誘電体導波管線路および配線基板
JPH10303611A (ja) 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
US6917265B2 (en) Microwave frequency surface mount components and methods of forming same
JPH10135713A (ja) 積層型導波管線路
JP3565184B2 (ja) 誘電体導波路、集積回路、および送受信装置
JP3439985B2 (ja) 導波管型帯域通過フィルタ
JPH11308025A (ja) 方向性結合器
JP2004104816A (ja) 誘電体導波管線路および配線基板
JP6534911B2 (ja) 導波管・マイクロストリップ線路変換器
WO2023282042A1 (ja) 電子部品
JPH10215104A (ja) 誘電体導波管線路の結合構造
CN217546392U (zh) 电子设备
JP2732186B2 (ja) 積層型誘電体フィルタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee