KR100287880B1 - Method for opening pad of semiconductor device - Google Patents

Method for opening pad of semiconductor device Download PDF

Info

Publication number
KR100287880B1
KR100287880B1 KR1019980019273A KR19980019273A KR100287880B1 KR 100287880 B1 KR100287880 B1 KR 100287880B1 KR 1019980019273 A KR1019980019273 A KR 1019980019273A KR 19980019273 A KR19980019273 A KR 19980019273A KR 100287880 B1 KR100287880 B1 KR 100287880B1
Authority
KR
South Korea
Prior art keywords
film
gas
etching
layer
pad
Prior art date
Application number
KR1019980019273A
Other languages
Korean (ko)
Other versions
KR19990086332A (en
Inventor
신희철
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980019273A priority Critical patent/KR100287880B1/en
Publication of KR19990086332A publication Critical patent/KR19990086332A/en
Application granted granted Critical
Publication of KR100287880B1 publication Critical patent/KR100287880B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: A method for opening a pad of a semiconductor device is provided to prevent a charge-up phenomenon in a pad opening process by stabilizing electrification of gas in an etch process and an ashing process. CONSTITUTION: The first tungsten titanium layer(22), an aluminium layer(23), and the second tungsten titanium layer are laminated on a predetermined region of a semiconductor substrate(21). An oxide layer(25) and a silicon nitride layer(26) are deposited on a whole surface of the semiconductor substrate(21). A photoresist layer(27) is formed on the silicon nitride layer(26). The photoresist layer(27) is patterned selectively. The silicon nitride layer(26) is etched by using an etch gas. The oxide layer(25) is etched by using the patterned photoresist layer(27) as a mask. The second tungsten titanium layer(24) is etched by performing an over-etch process. The photoresist layer(27) is removed by performing an ashing process.

Description

반도체소자의 패드오픈방법{METHOD FOR OPENING PAD OF SEMICONDUCTOR DEVICE}Pad opening method of semiconductor device {METHOD FOR OPENING PAD OF SEMICONDUCTOR DEVICE}

본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 패드오픈공정을 할 때 특정 패드가 차아지-업(charge-up) 되는 것을 방지하기에 알맞은 반도체소자의 패드오픈방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a pad opening method of a semiconductor device suitable for preventing a specific pad from being charged up during a pad opening process of the semiconductor device.

첨부 도면을 참조하여 종래 반도체소자의 패드오픈방법에 대하여 설명하면 다음과 같다.A pad opening method of a conventional semiconductor device will be described below with reference to the accompanying drawings.

도 1a 내지 1d는 종래 반도체소자의 패드오픈방법을 나타낸 공정단면도이고, 도 2는 종래에 따라 패드오픈하여 변색된 패드를 나타낸 사진이다.1A to 1D are process cross-sectional views illustrating a pad opening method of a conventional semiconductor device, and FIG. 2 is a photograph showing pads discolored by pad opening according to the related art.

먼저 종래 반도체 패드오픈방법은 도 1a에 도시한 바와 같이 반도체기판(1)의 소정영역상에 배선층으로써 제 1 텅스텐티타늄막(2)과 알루미늄막(3)과 제 2 텅스텐티타늄막(4)이 차례로 적층되도록 형성한다. 그리고 상기 제 1 텅스텐티타늄막(2)과 알루미늄막(3)과 제 2 텅스텐티타늄막(4)을 포함한 반도체기판(1) 전면에 페시베이션막으로 PSG(Phospho Silicate Glass)로 구성된 산화막(5)과, 실리콘질화막(SiN)(6)을 차례로 증착한다. 여기서 실리콘질화막(6)은 P형으로 도핑된 것이다. 이후에 실리콘질화막(6)상에 감광막(7)을 30000Å 정도의 두께를 갖도록 도포하고, 노광 및 현상공정으로 소정부분이 제거되도록 감광막(7)을 선택적으로 패터닝한다.First, in the conventional semiconductor pad opening method, as shown in FIG. 1A, the first tungsten titanium film 2, the aluminum film 3, and the second tungsten titanium film 4 are formed as a wiring layer on a predetermined region of the semiconductor substrate 1. It is formed so as to be sequentially stacked. And an oxide film 5 composed of PSG (Phospho Silicate Glass) as a passivation film on the entire surface of the semiconductor substrate 1 including the first tungsten titanium film 2, the aluminum film 3, and the second tungsten titanium film 4; And the silicon nitride film (SiN) 6 are sequentially deposited. Here, the silicon nitride film 6 is doped with a P-type. Thereafter, the photoresist film 7 is coated on the silicon nitride film 6 to have a thickness of about 30000 mm 3, and the photoresist film 7 is selectively patterned so that a predetermined portion is removed by an exposure and development process.

다음에 도 1b에 도시한 바와 같이 상기 패터닝된 감광막(7)을 마스크로 이용하여 플라즈마 장비내에서 CF4+O2가스를 이용하여 실리콘질화막(6)을 식각한다.Next, as shown in FIG. 1B, the silicon nitride film 6 is etched using CF 4 + O 2 gas in a plasma apparatus using the patterned photoresist 7 as a mask.

이후에 도 1c에 도시한 바와 같이 상기 패터닝된 감광막(7)을 마스크로 CF4+Ar 가스로 다른 플라즈마 장비내에서 앤드포인트 디코더(EndPoint Decoder:EPD)로 PSG의 산화막(5)를 식각한다. 그리고 오버에치로 제 2 텅스텐티타늄막(4)을 식각하는데 이때 패드오픈된 알루미늄막(3)의 표1면에 1차 차아지-업영역(8)이 발생한다. 이때 다른 플라즈마 장비를 사용하여 식각하므로 실리콘질화막(6)과 산화막(5)과 제 2 텅스텐티타늄막(4)의 식각된 측면이 계단형 슬롭을 이루게 된다.Subsequently, as illustrated in FIG. 1C, the oxide film 5 of the PSG is etched using an end point decoder (EPD) in another plasma apparatus using CF 4 + Ar gas using the patterned photoresist 7 as a mask. Then, the second tungsten titanium film 4 is etched by overetching. At this time, the primary charge-up region 8 is generated on the surface of the pad-opened aluminum film 3. At this time, since etching is performed using other plasma equipment, the etched side surfaces of the silicon nitride film 6, the oxide film 5, and the second tungsten titanium film 4 form a stepped slope.

그리고 도 1d에 도시한 바와 같이 감광막(7)을 제거하기 위해서 1000SCCM 정도의 O2가스로 에싱(Ashing)처리를 할 때 플라즈마 상태의 전리된 전자가 1차 차아지-업영역(8)에 대전되어 2차 차아지-업영역(9)이 발생된다. 이와 같이 대전된 부분은 폴리머를 제거하기 위한 현상처리시 현상액과 반응하여 변색된다.As shown in FIG. 1D, when ashing is performed with O 2 gas of about 1000 SCCM to remove the photoresist film, ionized electrons in a plasma state are charged to the primary charge-up region 8. The secondary charge-up area 9 is then generated. The charged portion is discolored in reaction with the developer during the development treatment for removing the polymer.

상기와 같은 방법을 통하여 패드오픈한 종래 패드는 도 2에 도시한 사진에서와 같이 패드가 변색되어있음을 알수 있다.Through the above method, it can be seen that the pad has been discolored as shown in the photograph shown in FIG.

상기와 같은 종래 반도체소자의 패드오픈방법은 다음과 같은 문제가 있다.The pad opening method of the conventional semiconductor device as described above has the following problems.

페시베이션막인 실리콘질화막과 PSG의 산화막을 식각하여 패드오픈공정을 할 때 사용되는 가스들이 플라즈마 상태에서 특정 패드내에 1차 차아지-업되고, 또한 감광막을 에싱처리할 때에 O2가스에 의해 2차 차아지-업된다. 이후에 폴리머 제거를 위한 현상처리시에 2차 차아지-업된 영역의 패드가 변색된다. 이와 같이 불량한 패드가 형성되므로 패드의 신뢰성이 저하된다.Gases used during the pad-opening process by etching the silicon nitride film and the PSG oxide film, which are passivation films, are primarily charged up in a specific pad in a plasma state, and the O 2 gas is used when ashing the photoresist film. The car is charged up. The pads of the secondary charged-up area then discolor in development for polymer removal. As such a bad pad is formed, the reliability of the pad is lowered.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 패드오픈공정을 할 때 패드가 차아지-업되는 것을 억제하여 신뢰성 있는 패드를 제조하기 위한 반도체소자의 패드오픈방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and in particular, to provide a pad opening method of a semiconductor device for manufacturing a reliable pad by suppressing the pad is charged up during the pad opening process. There is a purpose.

도 1a 내지 1d는 종래 반도체소자의 패드오픈방법을 나타낸 공정단면도1A to 1D are process cross-sectional views illustrating a pad opening method of a conventional semiconductor device.

도 2는 종래에 따라 패드오픈하여 변색된 패드를 나타낸 사진Figure 2 is a photograph showing a pad discolored by the conventional pad opening

도 3a 내지 3d는 본 발명 반도체소자의 패드오픈방법을 나타낸 공정단면도3A to 3D are cross-sectional views illustrating a pad opening method of a semiconductor device according to the present invention.

도 4는 본 발명에 따라 패드오픈하여 정상상태인 패드를 나타낸 사진Figure 4 is a photo showing a pad in a steady state by opening the pad in accordance with the present invention

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21: 반도체기판 22: 제 1 텅스텐티타늄막21: semiconductor substrate 22: first tungsten titanium film

23: 알루미늄막 24: 제 2 텅스텐티타늄막23: aluminum film 24: second tungsten titanium film

25: 산화막 26: 실리콘질화막25: oxide film 26: silicon nitride film

27: 감광막27: photosensitive film

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 패드오픈방법은 기판의 소정영역에 제 1 베리어막과 금속막과 제 2 베리어막이 적층되도록 차례로 형성하는 공정, 상기 제 1 베리어막과 상기 금속막과 상기 제 2 베리어막을 포함한 상기 전면에 페시베이션막으로 제 1 절연막과 제 2 절연막을 증착하는 공정, 상기 제 2 절연막 상부의 일영역이 드러나도록 감광물질을 형성하는 공정, 상기 감광물질을 마스크로 제 1 식각 기준가스와 헬륨가스를 혼합하여 제 2 절연막을 식각하는 공정과, 상기 감광물질과 상기 식각된 제 2 절연막을 마스크로 제 2 식각 기준가스와 헬륨가스를 혼합하여 제 1 절연막을 식각하는 공정, 상기 감광물질을 마스크로 상기 제 2 베리어막을 상기 금속막이 드러나도록 플라즈마식각하는 공정, 상기 감광물질을 헬륨가스를 첨가한 산소가스상태에서 에싱(Ashing)처리한 후 현상하는 것을 특징으로 한다.The pad opening method of the semiconductor device of the present invention for achieving the above object is a step of sequentially forming a first barrier film, a metal film and a second barrier film in a predetermined region of the substrate, the first barrier film and the metal film And depositing a first insulating film and a second insulating film with a passivation film on the entire surface including the second barrier film, forming a photosensitive material to expose a region of the second insulating film, and using the photosensitive material as a mask. Etching the second insulating film by mixing the first etching reference gas and helium gas; and etching the first insulating film by mixing the second etching reference gas and helium gas with the photosensitive material and the etched second insulating film as a mask. Process, plasma etching the second barrier layer using the photosensitive material as a mask to expose the metal film, and adding helium gas to the photosensitive material. It is characterized by developing after ashing treatment in the state of added oxygen gas.

첨부 도면을 참조하여 본 발명 반도체소자의 패드오픈방법에 대하여 설명하면 다음과 같다.The pad opening method of the semiconductor device according to the present invention will be described with reference to the accompanying drawings.

도 3a 내지 3d는 본 발명 반도체소자의 패드오픈방법을 나타낸 공정단면도이고, 도 4는 본 발명에 따라 패드오픈하여 정상상태인 패드를 나타낸 사진이다.3A to 3D are cross-sectional views illustrating a method of opening a pad of a semiconductor device according to the present invention, and FIG. 4 is a photograph showing a pad in a normal state by opening a pad according to the present invention.

본발명 반도체 패드오픈방법은 도 3a에 도시한 바와 같이 반도체기판(21)의 소정영역상에 배선층으로써 제 1 텅스텐티타늄막(22)과 알루미늄막(23)과 제 2 텅스텐티타늄막(24)이 차례로 적층되도록 형성한다. 그리고 상기 제 1 텅스텐티타늄막(22)과 알루미늄막(23)과 제 2 텅스텐티타늄막(24)을 포함한 반도체기판(21) 전면에 페시베이션막으로 PSG(Phospho Silicate Glass)로 구성된 산화막(25)과, 실리콘질화막(SiN)(26)을 차례로 증착한다. 여기서 실리콘질화막(26)은 P형으로 도핑된 것이다. 이후에 실리콘질화막(26)상에 감광막(27)을 30000Å 정도의 두께를 갖도록 도포하고, 노광 및 현상공정으로 소정부분이 제거되도록 감광막(27)을 선택적으로 패터닝한다.In the semiconductor pad opening method of the present invention, as shown in FIG. 3A, a first tungsten titanium film 22, an aluminum film 23, and a second tungsten titanium film 24 are formed as a wiring layer on a predetermined region of the semiconductor substrate 21. It is formed so as to be sequentially stacked. An oxide film 25 made of PSG (Phospho Silicate Glass) as a passivation film on the entire surface of the semiconductor substrate 21 including the first tungsten titanium film 22, the aluminum film 23, and the second tungsten titanium film 24. And a silicon nitride film (SiN) 26 are sequentially deposited. The silicon nitride film 26 is doped with a P-type. Thereafter, the photosensitive film 27 is applied on the silicon nitride film 26 to have a thickness of about 30000 mm 3, and the photosensitive film 27 is selectively patterned so that a predetermined portion is removed by an exposure and development process.

다음에 도 3b에 도시한 바와 같이 상기 패터닝된 감광막(27)을 마스크로 이용하여 플라즈마 장비내에서 60SCCM 정도의 CF4에 10SCCM 정도의 O2가스와 100SCCM 정도의 He가스를 사용하여 실리콘질화막(26)을 식각한다.Next, as shown in FIG. 3B, using the patterned photosensitive film 27 as a mask, the silicon nitride film 26 using CF 4 of about 60 SCCM, O 2 gas of about 10 SCCM and He gas of about 100 SCCM is used in a plasma apparatus. Etch).

이때 CF4와 O2는 1차 식각 기준가스이고, 헬륨(He)가스와 1차 식각 기준가스의 유량비는 1:1이상이 되도록 하거나, 공정에 따라 헬륨가스량을 변화시킬 수 있다.At this time, CF 4 and O 2 is the primary etching reference gas, the flow rate ratio of helium (He) gas and the primary etching reference gas may be 1: 1 or more, or the amount of helium gas can be changed according to the process.

이때 식각 장비로는 'DRY-MAX'를 이용하고, 식각후에 차아지-업 측정장비로는 'THEMA-WAVE'를 이용한다.At this time, use 'DRY-MAX' as etching equipment and 'THEMA-WAVE' as charge-up measuring equipment after etching.

이때 실험1은 가스가 주입되지 않은 식각전의 반도체기판(21)(즉, 웨이퍼)의 차아지-업 정도를 나타낸 것이고, 실험2는 CF4+O2가스만을 사용하여 식각했을 경우의 차아지-업 정도를 나타낸 것이고, 실험3는 CF4+O2가스에다가 헬륨가스를 더 첨가했을 때의 차아지-업 정도를 나타낸 것이다.At this time, the experiment 1 shows the degree of charge-up of the semiconductor substrate 21 (that is, the wafer) before etching without gas injection, and the experiment 2 is the case of etching using only CF 4 + O 2 gas. Experiment 3 shows the charge-up degree when helium gas is further added to CF 4 + O 2 gas.

이 결과치를 표1로 나타내면 다음과 같다.The results are shown in Table 1 below.

순서order 차아지-업(데미지)정도Charge-up (damage) degree 효과effect 실험1Experiment 1 136.0 TW units136.0 TW units 기준standard 실험2Experiment 2 233.4 TW units233.4 TW units 171.6% 증가171.6% increase 실험3Experiment 3 160.8 TW units160.8 TW units 118.2% 증가118.2% increase

상기의 표1에서와 같이 헬륨 가스를 첨가한 본 발명이 첨가하지 않은 종래기술보다 53.4%의 차아지-업(데미지) 개선 효과가 있음을 알수 있다.As shown in Table 1, it can be seen that the present invention to which helium gas is added has a 53.4% charge-up (damage) improvement effect over the prior art without addition.

이후에 도 3c에 도시한 바와 같이 상기 패터닝된 감광막(27)을 마스크로 60 SCCM 정도의 CF4에 300SCCM 정도의 Ar 가스와 400SCCM 정도의 He가스를 사용하여 다른 플라즈마 장비내에서 PSG의 산화막(25)를 식각한다. 이때 CF4와 Ar 가스는 2차 식각 기준가스이고, 헬륨가스와 2차 식각 기준가스의 비는 1:1이상이 되도록 하거나, 공정에 따라 헬륨가스량을 줄일 수 있다.In the above-mentioned 60 SCCM around the patterned photoresist 27 as a mask, CF 4, as later shown in Figure 3c in use the Ar gas and He gas of 400SCCM degree of about 300SCCM in other plasma equipment oxide film (25 of PSG Etch). At this time, CF 4 and Ar gas is the secondary etching reference gas, the ratio of helium gas and the secondary etching reference gas is 1: 1 or more, or the amount of helium gas can be reduced according to the process.

그리고 오버에치로 제 2 텅스텐티타늄막(24)을 식각한다. 이때 다른 플라즈마 장비를 사용하여 식각하므로 실리콘질화막(26)과 산화막(25)과 제 2 텅스텐티타늄막(24)의 식각된 측면이 계단형 슬롭을 이루게 된다.The second tungsten titanium film 24 is etched by over etching. At this time, since etching is performed using other plasma equipment, the etched side surfaces of the silicon nitride film 26, the oxide film 25, and the second tungsten titanium film 24 form a stepped slope.

그리고 도 3d에 도시한 바와 같이 감광막(27)을 제거하기 위해서 1000SCCM 정도의 O2가스와 500SCCM 정도의 He 가스를 사용하여 에싱(Ashing)처리를 한다. 여기서 에싱처리시에 헬륨가스와 O2가스의 비는 1:2 정도가 되도록 하고, 에싱비율(Ashing Rate)에 따라 헬륨가스량을 줄일 수 있다. 이후에 폴리머 제거를위한 현상처리를 한다.As shown in FIG. 3D, an ashing process is performed using O 2 gas of about 1000 SCCM and He gas of about 500 SCCM to remove the photosensitive film 27. Here, the ratio of helium gas and O 2 gas during the ashing process is about 1: 2, and the amount of helium gas can be reduced according to the ashing rate. Thereafter, the developer is treated to remove the polymer.

상기와 같은 방법을 통하여 패드오픈한 패드는 도 4에 도시한 사진에서와 같이 정상상태로써 변색되지 않았다.The pad-opened pad was not discolored to a normal state as shown in the photograph shown in FIG.

상기에서 산화막(25)을 식각할 때와 에싱 처리할 때도 실리콘질화막(27)을 식각할 때 헬륨가스를 첨가하므로써 차아지-업 개선효과가 나타난 것과 같은 효과가 나타난다.When the oxide layer 25 is etched and the ashing process is performed, the helium gas is added when the silicon nitride layer 27 is etched, thereby exhibiting the effect of improving the charge-up.

이와 같이 헬륨(He)가스를 혼합한 플라즈마 안정화 공정은 로코스(Local Oxidation of Silicon:LOCOS)공정에서 필드영역을 정의하기 위해서 패드오픈 공정을 진행할 때에도 SF6에 He가스를 혼합하는 것으로써 응용할 수 있다.The plasma stabilization process in which helium (He) gas is mixed can be applied by mixing He gas in SF 6 even when the pad opening process is performed to define the field region in the LOCOS process. have.

상기와 같은 본 발명 반도체소자의 패드오픈방법은 다음과 같은 효과가 있다.The pad opening method of the semiconductor device of the present invention as described above has the following effects.

패드오픈을 위해 페시베이션막인 실리콘질화막과 산화막을 식각하는 공정과, 에싱처리를 할 때 헬륨(He)가스를 혼합하여 사용하므로 가스의 대전을 안정화시켜서 패드내에 차아지-업이 발생되는 것을 줄일 수 있다. 따라서 이후공정에서 패드가 변색되는 것을 줄여서 패드의 신뢰성을 향상시킬 수 있다.The process of etching the passivation film silicon nitride film and the oxide film for pad opening, and the helium (He) gas is mixed during the ashing process to stabilize the charging of the gas to reduce the occurrence of charge-up in the pad Can be. Therefore, it is possible to improve pad reliability by reducing discoloration of the pad in a subsequent process.

Claims (8)

기판의 소정영역에 제 1 베리어막과 금속막과 제 2 베리어막이 적층되도록 차례로 형성하는 공정,Sequentially forming the first barrier film, the metal film, and the second barrier film in a predetermined area of the substrate, 상기 제 1 베리어막과 상기 금속막과 상기 제 2 베리어막을 포함한 상기 전면에 페시베이션막으로 제 1 절연막과 제 2 절연막을 증착하는 공정,Depositing a first insulating film and a second insulating film with a passivation film on the entire surface including the first barrier film, the metal film, and the second barrier film; 상기 제 2 절연막 상부의 일영역이 드러나도록 감광물질을 형성하는 공정,Forming a photosensitive material so that one region of the second insulating layer is exposed; 상기 감광물질을 마스크로 제 1 식각 기준가스와 헬륨가스를 혼합하여 제 2 절연막을 식각하는 공정과,Etching the second insulating film by mixing the first etching reference gas and helium gas using the photosensitive material as a mask; 상기 감광물질과 상기 식각된 제 2 절연막을 마스크로 제 2 식각 기준가스와 헬륨가스를 혼합하여 제 1 절연막을 식각하는 공정,Etching a first insulating film by mixing a second etching reference gas and helium gas using the photosensitive material and the etched second insulating film as a mask; 상기 감광물질을 마스크로 상기 제 2 베리어막을 상기 금속막이 드러나도록 플라즈마식각하는 공정,Plasma etching the second barrier layer using the photosensitive material as a mask to expose the metal layer; 상기 감광물질을 헬륨가스를 첨가한 산소가스 상태에서 에싱(Ashing)처리한 후 현상하는 공정을 특징으로 하는 반도체소자의 패드오픈방법.And developing the photosensitive material after ashing in an oxygen gas state to which helium gas is added. 제 1 항에 있어서, 상기 제 2 절연막은 실리콘질화막으로 형성함을 특징으로 하는 반도체소자의 패드오픈방법.The method of claim 1, wherein the second insulating film is formed of a silicon nitride film. 제 1 항에 있어서, 상기 제 1 절연막은 PSG(Phospho Silicate Glass)의 산화막으로 형성함을 특징으로 하는 반도체소자의 패드오픈방법.The method of claim 1, wherein the first insulating layer is formed of an oxide film of PSG (Phospho Silicate Glass). 제 1 항에 있어서, 상기 제 2 절연막을 식각하기 위한 제 1 식각 기준가스는 CF4+O2를 사용함을 특징으로 하는 반도체소자의 패드오픈방법.The method of claim 1, wherein the first etching reference gas for etching the second insulating layer uses CF 4 + O 2 . 제 1 항에 있어서, 상기 제 1 절연막을 식각하기 위한 제 2 식각 기준가스는 CF4+Ar을 사용함을 특징으로 하는 반도체소자의 패드오픈방법.The method of claim 1, wherein the second etching reference gas for etching the first insulating layer uses CF 4 + Ar. 제 1 항에 있어서, 상기 제 2 절연막을 식각하기 위한 가스로써 헬륨가스와 제 1 식각 기준가스의 유량비는 1:1 이상으로 함을 특징으로 하는 반도체소자의 패드오픈방법.The method of claim 1, wherein the flow rate ratio of helium gas and the first etching reference gas as a gas for etching the second insulating layer is 1: 1 or more. 제 1 항에 있어서, 상기 제 1 절연막을 식각하기 위한 가스로써 헬륨가스와 제 2 식각 기준가스의 유량비는 1:1 이상으로 함을 특징으로 하는 반도체소자의 패드오픈방법.The pad opening method of claim 1, wherein a flow ratio of helium gas and a second etching reference gas as a gas for etching the first insulating layer is 1: 1 or more. 제 1 항에 있어서, 상기 에싱(Ashing)처리시 헬륨가스와 산소가스의 유량비를 1:2로 진행함을 특징으로 하는 반도체소자의 패드오픈방법.The pad opening method of claim 1, wherein a flow ratio of helium gas and oxygen gas is performed at a ratio of 1: 2 during the ashing process.
KR1019980019273A 1998-05-27 1998-05-27 Method for opening pad of semiconductor device KR100287880B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019273A KR100287880B1 (en) 1998-05-27 1998-05-27 Method for opening pad of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019273A KR100287880B1 (en) 1998-05-27 1998-05-27 Method for opening pad of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990086332A KR19990086332A (en) 1999-12-15
KR100287880B1 true KR100287880B1 (en) 2001-08-07

Family

ID=37517334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019273A KR100287880B1 (en) 1998-05-27 1998-05-27 Method for opening pad of semiconductor device

Country Status (1)

Country Link
KR (1) KR100287880B1 (en)

Also Published As

Publication number Publication date
KR19990086332A (en) 1999-12-15

Similar Documents

Publication Publication Date Title
US7112532B2 (en) Process for forming a dual damascene structure
KR101164690B1 (en) A semiconductor device having an organic anti-reflective coatingarc and method therefor
JP2001308076A (en) Method of manufacturing semiconductor device
US6136676A (en) Semiconductor device manufacturing method
US5254213A (en) Method of forming contact windows
KR20080060376A (en) Method for manufacturing semiconductor device
KR100744005B1 (en) Method for forming of metal pattern in semiconductor device
US6846569B2 (en) Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication
US6271115B1 (en) Post metal etch photoresist strip method
KR970001203B1 (en) Etching method of polysilicon film
US5827436A (en) Method for etching aluminum metal films
US7015136B2 (en) Method for preventing formation of photoresist scum
JPH0831720A (en) Method of forming resist mask
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
KR100287880B1 (en) Method for opening pad of semiconductor device
JP3082396B2 (en) Method for manufacturing semiconductor device
JPH07230993A (en) Wiring forming method of semiconductor device
JP2006032721A (en) Fabrication process of semiconductor device
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
US7268066B2 (en) Method for semiconductor gate line dimension reduction
JP2001332510A (en) Semiconductor and its manufacturing method
JPH08153704A (en) Manufacturing method for semiconductor device
KR100259072B1 (en) Method for forming metal gate
KR0131719B1 (en) Forming method of semiconductor device
JP3079656B2 (en) Dry etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee