JPH08153704A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor deviceInfo
- Publication number
- JPH08153704A JPH08153704A JP6292988A JP29298894A JPH08153704A JP H08153704 A JPH08153704 A JP H08153704A JP 6292988 A JP6292988 A JP 6292988A JP 29298894 A JP29298894 A JP 29298894A JP H08153704 A JPH08153704 A JP H08153704A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- etching
- semiconductor device
- organic arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 238000005530 etching Methods 0.000 claims abstract description 96
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 83
- 239000007789 gas Substances 0.000 claims description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000000460 chlorine Substances 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 6
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 229910002092 carbon dioxide Inorganic materials 0.000 claims 2
- 239000001569 carbon dioxide Substances 0.000 claims 2
- 229910052801 chlorine Inorganic materials 0.000 claims 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 275
- 239000010410 layer Substances 0.000 description 44
- 230000008569 process Effects 0.000 description 23
- 238000000059 patterning Methods 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 18
- 230000008859 change Effects 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000009257 reactivity Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229920000620 organic polymer Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 SF 6 Chemical compound 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 101150055569 arc4 gene Proteins 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体装置の製造工程
において、特に写真製版時に用いられる反射防止膜のエ
ッチング方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching an antireflection film used in a semiconductor device manufacturing process, particularly in photolithography.
【０００２】[0002]
【従来の技術】半導体装置は、各工程ごとにフォトマス
クを用いて写真製版技術により、レジストを所定のパタ
ーンに形成して、このレジストのパターンを基板上に形
成された薄膜上などに転写、エッチングを行うことによ
り製造されている。2. Description of the Related Art In a semiconductor device, a resist is formed into a predetermined pattern by a photolithography technique using a photomask in each step, and the resist pattern is transferred onto a thin film formed on a substrate. It is manufactured by performing etching.
【０００３】以下、従来のＤＲＡＭ（Dynamic Random A
ccess Memory）の一工程であるワード線の形成工程を一
例にしてこのエッチング工程について説明する。Hereinafter, a conventional DRAM (Dynamic Random A
This etching process will be described by taking a word line forming process, which is one process of ccess memory), as an example.
【０００４】図１７を参照して、半導体基板５０の上
に、絶縁膜５１が形成されている。この絶縁膜５１の上
に配線層としてポリシリコン膜５２が形成されている。
このポリシリコン膜５２の上に、レジスト膜５３が形成
されている。このレジスト膜５３の上方には、所定のパ
ターンが形成されたフォトマスク５４が配置されてい
る。Referring to FIG. 17, an insulating film 51 is formed on a semiconductor substrate 50. A polysilicon film 52 is formed as a wiring layer on the insulating film 51.
A resist film 53 is formed on the polysilicon film 52. A photomask 54 having a predetermined pattern is arranged above the resist film 53.
【０００５】次に、このフォトマスク５４の上方より、
ｉ線（λ＝３６５ｎｍ）またはｋｒＦ光（λ＝２４８ｎ
ｍ）などの露光光５５をレジスト膜５３に照射する。図
１８を参照して、露光光５５により露光されたレジスト
膜５３は、現像により除去されフォトマスク５４のパタ
ーンに従った形状のレジスト膜５３が形成される。Next, from above the photomask 54,
i-line (λ = 365 nm) or KrF light (λ = 248n)
Exposure light 55 such as m) is applied to the resist film 53. Referring to FIG. 18, resist film 53 exposed by exposure light 55 is removed by development to form resist film 53 having a shape according to the pattern of photomask 54.
【０００６】次に、図１９を参照して、レジスト膜５３
をマスクとしてドライエッチング５７によりポリシリコ
ン膜５２のエッチングを行う。図２０を参照して、その
後レジスト膜５３を除去することにより、ワード線５２
が完成する。Next, referring to FIG. 19, a resist film 53
Using the as a mask, the polysilicon film 52 is etched by dry etching 57. Referring to FIG. 20, the resist film 53 is thereafter removed to remove the word line 52.
Is completed.
【０００７】しかし、下地膜に段差がある場合、この段
差部で露光光が反射され、所望の形状のレジスト膜が形
成できないという問題点がある。以下この問題点につい
て図２１を参照して、半導体基板５０上に素子分離領域
（ＬＯＣＯＳ）が形成された場合の露光について考察す
る。However, when there is a step in the underlying film, there is a problem that the exposure light is reflected at this step and a resist film having a desired shape cannot be formed. With respect to this problem, the exposure when the element isolation region (LOCOS) is formed on the semiconductor substrate 50 will be considered with reference to FIG.
【０００８】半導体基板５０上に素子分離領域５６およ
び絶縁膜５１が形成され、素子分離領域５６と絶縁膜５
１の継目部に段差５６ａを有している。The element isolation region 56 and the insulating film 51 are formed on the semiconductor substrate 50, and the element isolation region 56 and the insulating film 5 are formed.
The seam portion 1 has a step 56a.
【０００９】素子分離領域５６と絶縁膜５１の表面上に
沿ってポリシリコン層５２が形成され、このポリシリコ
ン層５２においても、前記段差部５６に従った段差５２
ａを有している。ポリシリコン層５２の上面には、レジ
スト膜５３が形成され、その表面は水平面をなしてい
る。レジスト膜５３の上方には、所定のパターン形状を
有するフォトマスク５４が配置されている。A polysilicon layer 52 is formed along the surface of the element isolation region 56 and the insulating film 51. In this polysilicon layer 52 also, a step 52 according to the step portion 56 is formed.
a. A resist film 53 is formed on the upper surface of the polysilicon layer 52, and the surface thereof is a horizontal surface. A photomask 54 having a predetermined pattern shape is arranged above the resist film 53.
【００１０】次に、このフォトマスク５４の上方よりｉ
線（λ＝３６５ｎｍ）またはｋｒＦ光（λ＝２４８ｎ
ｍ）などの露光光５５をレジスト膜５３に照射する。図
２２を参照して、このときポリシリコン層５２に達した
露光光５２は、ポリシリコン層５２の表面で反射する。
ポリシリコン層５２の表面が水平な部分に照射された露
光光５５ａは、入射方向に反射する。しかしポリシリコ
ン層５２の段差部５２ａに照射された露光光５５ｂ、５
５ｃ、５５ｄ、５５ｅは、図に示すように段差部５２ａ
の傾斜角度に従って反射する。反射した露光光５５ｂ、
５５ｃ、５５ｄ、５５ｅは本来露光されるべき領域でな
いレジスト膜５３の領域を露光する。Next, from above the photomask 54, i
Line (λ = 365 nm) or KrF light (λ = 248n)
Exposure light 55 such as m) is applied to the resist film 53. Referring to FIG. 22, exposure light 52 reaching polysilicon layer 52 at this time is reflected on the surface of polysilicon layer 52.
The exposure light 55a with which the surface of the polysilicon layer 52 is horizontal is reflected in the incident direction. However, the exposure light 55b, 5 which is applied to the step portion 52a of the polysilicon layer 52,
5c, 55d, 55e are stepped portions 52a as shown in the figure.
Reflect according to the inclination angle of. The reflected exposure light 55b,
The areas 55c, 55d, and 55e expose the areas of the resist film 53 that are not areas to be originally exposed.
【００１１】次に、図２３を参照して、上記の結果形成
されるレジスト膜５３は、図に示すように欠けた部分を
有するレジスト膜５３ｂとなる。このレジスト膜５３ｂ
を用いてポリシリコン層５２をドライエッチング５７に
よりエッチングすれば、図２４および図２５を参照し
て、エッチングされるべきでない部分のポリシリコン層
５２がエッチングされ、所望の形状を有するワード線５
２が形成されないという問題点を有していた。Next, referring to FIG. 23, the resist film 53 formed as a result of the above becomes a resist film 53b having a missing portion as shown in the figure. This resist film 53b
24 is used to etch the polysilicon layer 52 by dry etching, the portion of the polysilicon layer 52 that should not be etched is etched, and the word line 5 having the desired shape is formed.
There was a problem that 2 was not formed.
【００１２】この上記問題点を解消し、高反射率基板上
のパターン形成を精度よく行うために、例えば'92 最新
半導体プロセス技術（月刊Semiconductor World 増刊号
株式会社プレスジャーナル）のＰ１５３〜Ｐ１５４に反
射防止膜（ＡＲＣ，Anti-Refrecting Coating ）が用い
られることが記載してある。そしてその方法として
（ａ）無機ＡＲＣ、（ｂ）有機ＡＲＣ、（ｃ）レジスト
上に透明膜を塗布するＡＲＣＯＲ（Anti Refrecting Co
ating On Resist ）またはＴＡＲ（Top Anti Refrecto
r）の３種類が記載されている。図２６（ａ）〜図２６
（ｃ）にその概略工程を示す。In order to solve the above problems and perform pattern formation on a high reflectance substrate with high precision, for example, the latest semiconductor process technology of '92 (Monthly Semiconductor World Special Issue Press Journal Co., Ltd.) is reflected on P153 to P154. It is described that an anti-reflection film (ARC, Anti-Refrecting Coating) is used. As a method therefor, ARCOR (Anti Refrecting Co) for coating a transparent film on (a) inorganic ARC, (b) organic ARC, and (c) resist
ating On Resist) or TAR (Top Anti Refrecto
r) are listed. 26 (a) to 26
The schematic steps are shown in (c).
【００１３】このうち（ａ）の無機ＡＲＣ法は、例えば
その具体例としてＴｉＮ膜やＳｉＯＮ膜等がある。図26
（ａ）に示すようにフォトレジスト５４をマスクとし、
ＡＲＣ膜５３およびポリシリコン膜５２を異方性エッチ
ング（ＲＩＥ）を行い所定のパターンを形成している。
その後フォトレジスト５４を酸素プラズマを用いて灰化
処理している。しかしながらこの酸素プラズマでは、Ａ
ＲＣ膜５３を除去することはできないため、専用の湿式
除去装置によりウェットエッチングにより取り去ってい
る。Of these, the inorganic ARC method (a) is, for example, a TiN film or a SiON film. Figure 26
As shown in (a), using the photoresist 54 as a mask,
The ARC film 53 and the polysilicon film 52 are anisotropically etched (RIE) to form a predetermined pattern.
Thereafter, the photoresist 54 is ashed by using oxygen plasma. However, in this oxygen plasma,
Since the RC film 53 cannot be removed, it is removed by wet etching with a dedicated wet removal device.
【００１４】一方、このＡＲＣをそのまま残すと、配線
層との寄生容量となり、半導体装置の高性能化に対して
障害となる。On the other hand, if this ARC is left as it is, it becomes a parasitic capacitance with the wiring layer, which becomes an obstacle to the high performance of the semiconductor device.
【００１５】このように無機ＡＲＣ膜を使用した場合、
ウェットエッチング処理の工程が必要とする問題を解消
するのに、有機ＡＲＣ膜の採用が考えられている。有機
ＡＲＣ膜材として、例えば米国、Brewer Science社製の
ＣＤ−９やＤＵＶ−１１等が提案され、これはフォトレ
ジスト膜と類似の有機系高分子膜である。図２６（ｂ）
に示すようにフォトレジスト５４をマスクとし、有機Ａ
ＲＣ膜５３ａおよびポリシリコン層５２を異方性エッチ
ング（ＲＩＥ）を行い所定のパターンを形成、その後酸
素プラズマを用いて、レジスト５４および有機ＡＲＣ膜
５３ａを同時に灰化処理を行っている。このように有機
ＡＲＣ膜は無機ＡＲＣ膜５３を用いたものに比較し、ウ
ェットエッチング処理工程を必要としないという利点を
有している。When the inorganic ARC film is used as described above,
The adoption of an organic ARC film has been considered in order to solve the problem required in the wet etching process. As the organic ARC film material, for example, CD-9 or DUV-11 manufactured by Brewer Science Co., Ltd. in the United States has been proposed, which is an organic polymer film similar to the photoresist film. FIG. 26 (b)
As shown in FIG.
An anisotropic etching (RIE) is performed on the RC film 53a and the polysilicon layer 52 to form a predetermined pattern, and then the resist 54 and the organic ARC film 53a are simultaneously ashed by using oxygen plasma. As described above, the organic ARC film has an advantage that it does not require a wet etching process step as compared with the one using the inorganic ARC film 53.
【００１６】[0016]
【発明が解決しようとする課題】ところでこの有機ＡＲ
Ｃ膜のＲＩＥエッチングは、以下に示す問題点があっ
た。By the way, this organic AR
The RIE etching of the C film had the following problems.
【００１７】Chris A. Mack らの文献(J.Vac Sci Tech
B9(6) ，3143(1991)）では、有機ＡＣ膜のＲＩＥエッチ
ングに酸素ガスをベースとしたガスプラズマを使用して
いる。この提案のＲＩＥエッチング方法では、有機ＡＲ
Ｃ成分中の有機系高分子膜が酸素プラズマ中の酸素ラジ
カルに対する反応性が極めて高い。したがって図２７図
（ａ）に示したフォトレジスト５４、有機ＡＲＣ膜５３
ａがエッチングの完了時点では図２７（ｂ）に示すよう
に酸素ラジカルＯ* によって横方向にもエッチングさ
れ、パターンの細りが生じる。このためその後上記細い
レジストパターン５４，５３ａをマスクとしてポリシリ
コン膜５２がＲＩＥエッチングされるために、所望のも
のより細い配線パターンしか得られない。酸素ラジカル
による横方向のエッチング量は例えば有機ＡＲＣ膜厚１
０００Åのとき、３００Å程度となり、この提案のエッ
チング方法では実用上、半導体装置への適用はむつかし
い。References by Chris A. Mack et al. (J. Vac Sci Tech
B9 (6), 3143 (1991)) uses oxygen gas-based gas plasma for RIE etching of an organic AC film. In this proposed RIE etching method, organic AR
The organic polymer film in the C component has extremely high reactivity with oxygen radicals in oxygen plasma. Therefore, the photoresist 54 and the organic ARC film 53 shown in FIG.
When a is completely etched, the oxygen radicals O * laterally etch a as shown in FIG. 27 (b), and the pattern becomes thin. Therefore, since the polysilicon film 52 is RIE-etched thereafter using the thin resist patterns 54 and 53a as a mask, only a wiring pattern thinner than the desired one can be obtained. The lateral etching amount due to oxygen radicals is, for example, an organic ARC film thickness of 1
At 000 Å, it becomes about 300 Å, and the proposed etching method is practically difficult to apply to a semiconductor device.
【００１８】この発明は上記問題点を解決するためにな
されたもので、反射防止膜として有機ＡＲＣ膜を用いた
場合に、フォトレジストおよび有機ＡＲＣ膜に横方向の
エッチングが発生しない新規なエッチング方法を用いた
半導体装置の製造方法を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and when an organic ARC film is used as an antireflection film, a novel etching method in which lateral etching does not occur in the photoresist and the organic ARC film. An object of the present invention is to provide a method for manufacturing a semiconductor device using the.
【００１９】[0019]
【課題を解決するための手段】第１の発明の半導体装置
の製造方法では、基板上に段差部を有して設けられた絶
縁膜上に、導電膜および有機ＡＲＣ膜を形成しフォトレ
ジストをマスクとして、Ｎ2 ガスプラズマにより上記有
機ＡＲＣ膜をエッチングする。第２の発明では上記構成
の半導体装置の製造方法においてＮ2 ガスに微量のＯ2
ガスを添加したＮ2 ＋Ｏ2 ガスプラズマで有機ＡＲＣ膜
をエッチングする。第３の発明では、上記構成の半導体
装置の製造方法において、ＣＯ2 ガスプラズマで、有機
ＡＲＣ膜をエッチングする。第４の発明では、上記構成
の半導体装置の製造方法において、Ｃｌ2 ／Ｆ系プラズ
マで、有機ＡＲＣ膜と配線層となる導電膜を同時エッチ
ングする。第５の発明の半導体装置の製造方法では基板
上に段差部を有して設けられた第１の絶縁膜上に、導電
膜と第２の絶縁膜を形成し、その上に有機ＡＲＣ膜を形
成し、フォトレジストをマスクとしてＮ2 ガスプラズマ
により、上記有機ＡＲＣ膜をエッチングする。第６の発
明では上記構成の半導体装置の製造方法において、Ｎ2
ガスに微量のＯ2 ガスを添加したＮ2 ＋Ｏ2 ガスプラズ
マで、有機ＡＲＣ膜をエッチングする。第７の発明では
上記構成の半導体装置の製造方法においてＣＯ2 ガスプ
ラズマで、有機ＡＲＣ膜をエッチングする。第８の発明
では上記構成の半導体装置の製造方法において、Ｃｌ2
／Ｆ系プラズマで、有機ＡＲＣ膜、第１，第２の絶縁膜
および導電膜を同時にエッチングする。According to the method of manufacturing a semiconductor device of the first invention, a conductive film and an organic ARC film are formed on an insulating film provided with a step portion on a substrate, and a photoresist is formed. As a mask, the organic ARC film is etched by N 2 gas plasma. According to a second aspect of the invention, in the method of manufacturing a semiconductor device having the above structure, a trace amount of O 2 is added to N 2 gas.
The organic ARC film is etched by N 2 + O 2 gas plasma with gas added. According to a third aspect of the invention, in the method of manufacturing a semiconductor device having the above structure, the organic ARC film is etched with CO 2 gas plasma. According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having the above structure, the organic ARC film and the conductive film to be the wiring layer are simultaneously etched with Cl 2 / F based plasma. In the method of manufacturing a semiconductor device of the fifth invention, a conductive film and a second insulating film are formed on a first insulating film provided with a step portion on a substrate, and an organic ARC film is formed on the conductive film and the second insulating film. The formed organic ARC film is etched by N 2 gas plasma using the photoresist as a mask. According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device having the above structure, N 2
The organic ARC film is etched with N 2 + O 2 gas plasma in which a small amount of O 2 gas is added to the gas. In a seventh aspect of the invention, the organic ARC film is etched by CO 2 gas plasma in the method of manufacturing a semiconductor device having the above structure. According to an eighth invention, in the method of manufacturing a semiconductor device having the above structure, Cl 2
The organic ARC film, the first and second insulating films, and the conductive film are simultaneously etched with / F plasma.
【００２０】[0020]
【作用】この第１、第５の発明では、Ｎ2 ガスプラズマ
中で生成されるＮラジカルは有機ＡＲＣ膜に対する反応
性は弱いが、有機ＡＲＣ膜に対し垂直に入射するＮ+ や
Ｎ2 + イオン等によるアシスト反応により有機のＡＲＣ
膜のエッチングが進行する。従って有機ＡＲＣ膜の横方
向にはエッチングは行われずパターニングの細りはな
い。第２、第６の発明では、Ｎ2 ＋Ｏ2 ガスプラズマ中
で生成される微量のＯラジカルにより、有機ＡＲＣ膜の
エッチング速度が増大する。第３、第７の発明では、Ｃ
Ｏ2 ガスを導入してプラズマを生成させるのでＯ、ＣＯ
が分解形成され、このうちＯは有機ＡＲＣ膜に反応する
が、その反応生成物がＣＯと再結合し有機ＡＲＣ膜側壁
表面に再付着し、シースで加速されるイオンで垂直エッ
チングが行われるが側壁部は、反応生成物が保護膜とな
りイオンの入射を減じ、横方向のエッチングはきわめて
少ない。第４の発明では、Ｃｌ2 ガスにフッ素系ガスを
添加し、フッ素系ガスのＦラジカルがそれ自身は有機Ａ
ＲＣ膜とは反応しないがイオンのアシストを受けて垂直
方向に有機ＡＲＣ膜をエッチングし、導電膜はＣｌ2 ガ
スプラズマによってエッチングされる。第８の発明で
は、上記第４の発明と同様にＦラジカルが有機ＡＲＣ膜
をエッチングし、第１、第２の絶縁膜および導電膜がＣ
ｌ2 ガスプラズマで同時にエッチングされる。[Action] The first, in the fifth aspect of the invention, N 2 gas N radicals generated in the plasma is weak reactivity to organic ARC layer, N + or N 2 incident perpendicularly to the organic ARC layer + Organic ARC by assist reaction by ions
The etching of the film proceeds. Therefore, etching is not performed in the lateral direction of the organic ARC film, and patterning is not thin. In the second and sixth aspects of the invention, the etching rate of the organic ARC film is increased by the small amount of O radicals generated in the N 2 + O 2 gas plasma. In the third and seventh inventions, C
Since O 2 gas is introduced to generate plasma, O, CO
Are decomposed and formed, of which O reacts with the organic ARC film, but the reaction product is recombined with CO and redeposited on the side wall surface of the organic ARC film, and vertical etching is performed by ions accelerated by the sheath. On the side wall, the reaction product serves as a protective film to reduce the incidence of ions, and lateral etching is extremely small. In the fourth invention, a fluorine-based gas is added to Cl 2 gas, and the F radicals of the fluorine-based gas are converted into organic A by themselves.
Although it does not react with the RC film, the organic ARC film is etched in the vertical direction with the assistance of ions, and the conductive film is etched by Cl 2 gas plasma. In the eighth invention, as in the fourth invention, F radicals etch the organic ARC film, and the first and second insulating films and the conductive film are C.
Simultaneously etched with l 2 gas plasma.
【００２１】[0021]
実施例１．以下、本発明の実施例１を図面に基づいて説
明する。図１ないし図８は、本発明の一実施例に従った
ＤＲＡＭ等の半導体装置の製造プロセスを説明するため
の断面図である。図１ないし図８を参照して本実施例の
半導体装置の配線部分のみをとりあげた製造プロセスを
説明する。Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. 1 to 8 are sectional views for explaining a manufacturing process of a semiconductor device such as a DRAM according to an embodiment of the present invention. A manufacturing process of only the wiring portion of the semiconductor device of this embodiment will be described with reference to FIGS.
【００２２】まず図１に示すように、シリコン基板１上
にＬＯＣＯＳ酸化膜２および絶縁膜２ａを形成したの
ち、導電膜であるポリシリコン膜３をＣＶＤ法で形成す
る。このときＬＯＣＯＳ酸化膜２と絶縁膜２ａとの段差
は約５０００Å程度あり、ポリシリコン膜３上にも上記
段差が存在している。ここでポリシリコン膜３の膜厚は
３００〜４０００Åである。First, as shown in FIG. 1, a LOCOS oxide film 2 and an insulating film 2a are formed on a silicon substrate 1, and then a polysilicon film 3 which is a conductive film is formed by a CVD method. At this time, the level difference between the LOCOS oxide film 2 and the insulating film 2a is about 5000 Å, and the level difference is also present on the polysilicon film 3. Here, the film thickness of the polysilicon film 3 is 300 to 4000 Å.
【００２３】次に図２に示すように、導電膜のポリシリ
コン膜３上に有機反射防止膜（有機ＡＲＣ膜）４を回転
塗布により形成する。この有機ＡＲＣ膜４の材料として
は、例えば米国、Brewer Science社から発売されている
ＣＤ−９、ＤＵＶ−１１等が用いられる。これらの組成
等の詳細は、USP5,234,990およびUSP4,910,122に記載さ
れている。なお、ＡＲＣ膜４の膜厚は、５００Å以上で
あるが必要膜厚は反射率および屈折率で変わる。Next, as shown in FIG. 2, an organic antireflection film (organic ARC film) 4 is formed on the polysilicon film 3 of the conductive film by spin coating. As a material for the organic ARC film 4, for example, CD-9, DUV-11, etc., which are commercially available from Brewer Science Co., USA are used. Details of their composition and the like are described in USP 5,234,990 and USP 4,910,122. The film thickness of the ARC film 4 is 500 Å or more, but the required film thickness changes depending on the reflectance and the refractive index.
【００２４】次に第３図に示すようにホトレジスト５を
塗布したのち、第４図に示すようにフォトマスク６、露
光光（ｉ線やｋｒＦ線）７のフォトリソグラフィー工程
を経て、図５のようにレジスト５ａをパターニングす
る。以上図１〜図５は従来から行われている製造方法の
工程と同様である。Next, after applying a photoresist 5 as shown in FIG. 3, a photolithography process of a photomask 6 and exposure light (i-line or krF line) 7 is performed as shown in FIG. Thus, the resist 5a is patterned. 1 to 5 are similar to the steps of the conventional manufacturing method.
【００２５】次に図６に示すようにレジスト５ａをマス
クとして有機膜ＡＲＣ４をＮ2 プラズマでエッチングす
る。以下に実施の詳細を図７を含み説明する。使用する
エッチング装置およびその条件は以下のとおりである。 エッチング装置；ＲＦプラズマカソードカップリングタ
イプ Ｎ2 流量 ；１０〜５００ＳＣＣＭ 圧力 ；０．０１〜０．６Ｔｏｒｒ 電力 ；０．５〜２Ｗ／ｃｍ2 基板ステージ温度；−１００〜＋１００℃ 上記範囲のうち最適な条件は、 Ｎ2 流量；１００ＳＣＣＭ 圧力 ；０．０２Ｔｏｒｒ 電力 ；１Ｗ／ｃｍ2 基板ステージ温度；０℃ である。なお説明に用いる断面図はエッチング装置およ
びその付帯設備の図示を省略している。図５の工程にひ
きつづきまず、装置内にＮ2 ガスを導入し、Ｎ2 プラズ
マにより有機ＡＲＣ膜４をエッチングする。Ｎ2 ガスプ
ラズマ中で生成されるＮラジカル（図中ではＮ* と表
示）は、従来例で説明したChris A. Mack らが提案する
酸素プラズマ中で生成されるＯラジカル（図２１ｂでＯ
* と表示）と比較して、有機膜に対する反応性は弱い。
その理由はＯラジカルは有機膜との反応に際し、イオン
アシストが不要なのに対してＮラジカルはイオンアシス
トが必要な為である。図７には有機ＡＲＣ膜４のエッチ
ング過程が示されている。図７に示すように、シース部
において、Ｎラジカル（Ｎ* ）は有機ＡＲＣ膜４に垂直
に入射するＮ+ やＮ2 + イオン等によるアシスト反応に
よりエッチングが進行する。したがって有機ＡＲＣ膜４
およびマスク５ａは横方向にはエッチングは進行せず、
その結果有機ＡＲＣ膜４、マスク５ａのパターンの細り
は発生しない。Next, as shown in FIG. 6, the organic film ARC4 is etched by N 2 plasma using the resist 5a as a mask. The details of the implementation will be described below with reference to FIG. 7. The etching apparatus used and its conditions are as follows. Etching device; RF plasma cathode coupling type N 2 flow rate; 10 to 500 SCCM pressure; 0.01 to 0.6 Torr power; 0.5 to 2 W / cm 2 substrate stage temperature; −100 to + 100 ° C. The conditions are: N 2 flow rate; 100 SCCM pressure; 0.02 Torr power; 1 W / cm 2 substrate stage temperature; 0 ° C. The sectional view used for the description omits the illustration of the etching apparatus and its associated equipment. Continuing to the step of FIG. 5, first, N 2 gas is introduced into the apparatus, and the organic ARC film 4 is etched by N 2 plasma. The N radicals (indicated as N * in the figure) generated in the N 2 gas plasma are the O radicals (O in FIG. 21b) generated in the oxygen plasma proposed by Chris A. Mack et al.
Compared with (indicated by * ), the reactivity with an organic film is weak.
The reason is that O radicals do not require ion assist in the reaction with the organic film, whereas N radicals require ion assist. FIG. 7 shows an etching process of the organic ARC film 4. As shown in FIG. 7, in the sheath portion, N radicals (N * ) are etched by an assist reaction by N + and N 2 + ions that are vertically incident on the organic ARC film 4. Therefore, the organic ARC film 4
And the mask 5a is not etched in the lateral direction,
As a result, the patterns of the organic ARC film 4 and the mask 5a are not thinned.
【００２６】有機ＡＲＣ膜４のエッチング完了後、マス
ク５ａ，有機ＡＲＣ４をマスクとして通常用いられてい
る例えばＣｌ2 ガスプラズマにより導電膜のポリシリコ
ン膜３にＲＩＥエッチングを行い次に従来から一般にア
ッシング工程として使用されているＯ2 ／Ｎ2 ＝９５０
／５０ＳＣＣＭのＯ2 プラズマでフォトレジストのマス
ク５ａと有機ＡＲＣ膜４を灰化除去し、図８に示される
下地段差を有するがエッチングによるパターン細りのな
い配線層３ａを形成することができる。After the completion of etching the organic ARC film 4, RIE etching is performed on the polysilicon film 3 of the conductive film by using the mask 5a and the organic ARC 4 as a mask, for example, Cl 2 gas plasma, and then the conventional ashing process is performed. O 2 / N 2 = 950 used as
/ 50 SCCM O 2 masks 5a and organic ARC layer 4 of a photoresist ashing removal in plasma, it is possible to have the underlying step shown in FIG. 8 to form the free wiring layer 3a of thinning pattern by etching.
【００２７】実施例２．本願発明の第２の実施例を説明
する。第１実施例で示した工程において、図６、図７の
Ｎ2 ガスプラズマでのエッチングをＮ2 ／Ｏ2 ガスプラ
ズマとする以外は同一工程である。この実施例によれば
有機ＡＲＣ膜４のエッチング速度が増大し、スループッ
トが向上する。そしてＮラジカルがＮ+ やＮ2 + イオン
等のアシストを受けて有機ＡＲＣ４をエッチングし、横
方向にはエッチングは進行しない。 エッチング装置 ；ＲＦプラズマカソードカップリン
グタイプ Ｎ2 ＋Ｏ2 ガス流量；全流量を１０〜５００ＳＣＣＭと
してＯ2 濃度を５〜４０％とする。 圧力 ；０．０１〜０．６Ｔｏｒｒ 電力 ；０．５〜２Ｗ／ｃｍ2 基板ステージ温度 ；−１００〜＋５０℃ 上記範囲のうち、最適条件は Ｎ2 ／Ｏ2 ガス流量；４５／５ＳＣＣＭ 圧力 ；０．０２Ｔｏｒｒ 電力 ；１Ｗ／ｃｍ2 基板ステージ温度 ；０℃ である。なお、上記Ｎ2 ／Ｏ2 ガス比は、Ｏ2 添加濃度
に関して、エッチング速度とパターンの細りとはトレー
ドオフの関係にある為、条件の最適化に慎重な検討が必
要である。Example 2. A second embodiment of the present invention will be described. In the step shown in the first embodiment, FIG. 6, except that the etching in N 2 gas plasma 7 and N 2 / O 2 gas plasma are the same process. According to this embodiment, the etching rate of the organic ARC film 4 is increased and the throughput is improved. Then, the N radicals are assisted by N + and N 2 + ions or the like to etch the organic ARC 4, and the etching does not proceed in the lateral direction. Etching apparatus; RF plasma cathode coupling type N 2 + O 2 gas flow rate; O 2 concentration is 5 to 40% with a total flow rate of 10 to 500 SCCM. Pressure: 0.01 to 0.6 Torr Electric power: 0.5 to 2 W / cm 2 Substrate stage temperature: −100 to + 50 ° C. Within the above range, optimum conditions are N 2 / O 2 gas flow rate; 45/5 SCCM pressure; 0.02 Torr power; 1 W / cm 2 substrate stage temperature; 0 ° C. Note that the N 2 / O 2 gas ratio has a trade-off relationship between the etching rate and the thinness of the pattern with respect to the O 2 addition concentration, and therefore careful consideration is required in optimizing the conditions.
【００２８】実施例３．本願発明の第３の実施例を説明
する。第１実施例で示した工程のうち、図６、図７のＮ
2 ガスをＣＯ2 ガスとする以外は同一工程である。本実
施例のＣＯ2 ガスによるプラズマを生成して、エッチン
グする状態を図９で説明する。 エッチング装置；ＲＦプラズマアノードカップリングタ
イプ ＣＯ2 ガス流量；１０〜５００ＳＣＣＭ 圧力 ；０．０１〜０．６Ｔｏｒｒ 電力 ；０．５〜２Ｗ／ｃｍ2 基板ステージ温度；−１００〜５０℃ 上記範囲のうち、最適条件は、 ＣＯ2 ガス流量 ；１００ＳＣＣＭ 圧力 ；０．０２Ｔｏｒｒ 電力 ；１Ｗ／ｃｍ2 基板ステージ温度；２０℃ である。上記条件において、ＣＯ2 ガスでプラズマを生
成するとＯ，ＣＯが分解され、これらのうちＯは有機Ａ
ＲＣ膜４に対して反応が進行するがその反応生成物は、
ＣＯと再結合し有機ＡＲＣ膜４やレジストマスク５の側
壁表面に再付着し、側壁保護膜７となる。その結果シー
ス中で加速されるイオンは、有機ＡＲＣ膜４の垂直方向
表面には入射されてエッチングが進行するが、有機ＡＲ
Ｃ膜４の側壁面は保護膜７によってイオンの当る量が少
なくエッチングは進行しない。従って有機ＡＲＣ膜４を
所望のレジストパターン通り細りなくエッチング加工が
可能となる。Example 3. A third embodiment of the present invention will be described. Of the steps shown in the first embodiment, N in FIGS.
The process is the same except that the 2 gas is CO 2 gas. A state in which plasma is generated by the CO 2 gas and etching is performed in this embodiment will be described with reference to FIG. Etching device; RF plasma anode coupling type CO 2 gas flow rate; 10 to 500 SCCM pressure; 0.01 to 0.6 Torr power; 0.5 to 2 W / cm 2 substrate stage temperature; -100 to 50 ° C. The optimum conditions are: CO 2 gas flow rate; 100 SCCM pressure; 0.02 Torr power; 1 W / cm 2 substrate stage temperature; 20 ° C. Under the above conditions, when plasma is generated by CO 2 gas, O and CO are decomposed, and O of these is organic A
The reaction proceeds to the RC film 4, but the reaction product is
It is recombined with CO and redeposited on the side wall surfaces of the organic ARC film 4 and the resist mask 5 to form the side wall protective film 7. As a result, the ions accelerated in the sheath are incident on the surface of the organic ARC film 4 in the vertical direction and the etching progresses.
The side wall surface of the C film 4 has a small amount of ions hit by the protective film 7 and the etching does not proceed. Therefore, the organic ARC film 4 can be etched without thinning according to a desired resist pattern.
【００２９】実施例４．本願発明の第４の実施例を説明
する。実施例１〜実施例３においては、有機ＡＲＣ膜４
とポリシリコン膜３のエッチングは別工程で行ってい
た。すなわち図７で有機ＡＲＣ膜４をパターニング後、
図示しない通常のＲＩＥエッチングでポリシリコン膜３
をパターニングし図８に示す配線層３ａを得ていた。本
実施例４においては、有機ＡＲＣ膜４と導電膜であるポ
リシリコン膜３を同時にエッチングする方法を提供す
る。 エッチング装置；ＲＦプラズマカソードカップリングタ
イプ Ｃｌ2 ／ＳＦ6 全ガス流量；５０〜５００ＳＣＣＭ ＳＦ6 流量 ；約５〜６０％程度 圧力 ；０．１〜０．８Ｔｏｒｒ 電力 ；１〜２Ｗ／ｃｍ2 基板ステージ温度 ；０〜７０℃ 尚、ＳＦ6 の他にＣＦ4 、ＮＦ3 等のＦを含むガスを使
用してもよく、Ｈｅを５０〜３０％程度添加してもよ
い。上記範囲のうち、最適条件は、 Ｃｌ2 ／ＳＦ6 全ガス流量；１５０／５０ＳＣＣＭ 圧力 ；０．５Ｔｏｒｒ 電力 ；１．５Ｗ／ｃｍ2 基板ステージ温度 ；４０℃ である。この第４の実施例に示す導電膜３の材料はポリ
シリコンを示したが、これ以外にもＷＳｉ，ＴｉＳｉ等
のシリサイド膜と、Ａｌ合金膜等が挙げられる。これら
の膜は、一般に塩素ガスプラズマでエッチングされる。
塩素ガスプラズマに、ＳＦ6 、ＣＦ4 、ＮＦ3 等のフッ
素を含むガスを添加すると、Ｆラジカルが形成される。
このＦラジカルはそれ自身では有機膜とは反応しない
が、入射するイオンのアシストを受けて膜の垂直方向の
エッチングが進行する。従ってＣｌ2 ガスにフッ素系ガ
スを添加することで有機ＡＲＣ膜４とその下地の導電膜
３を同時にエッチング加工を施すことが可能となる。図
１０に有機ＡＲＣ膜４と導電膜３の同時エッチング中の
状態を示す。Example 4. A fourth embodiment of the present invention will be described. In Examples 1 to 3, the organic ARC film 4 was used.
The etching of the polysilicon film 3 was performed in a separate process. That is, after patterning the organic ARC film 4 in FIG.
Polysilicon film 3 is formed by normal RIE etching not shown.
Was patterned to obtain the wiring layer 3a shown in FIG. The fourth embodiment provides a method of simultaneously etching the organic ARC film 4 and the polysilicon film 3 which is a conductive film. Etching apparatus; RF plasma cathode coupling type Cl 2 / SF 6 total gas flow rate; 50 to 500 sccm SF 6 flow rate: about 5% to 60% pressure; 0.1～0.8Torr power; 1-2 W / cm 2 substrate stage Temperature: 0 to 70 ° C. In addition to SF 6 , a gas containing F such as CF 4 and NF 3 may be used, and He may be added at about 50 to 30%. Of the above range, the optimum conditions are: Cl 2 / SF 6 total gas flow rate; 150/50 SCCM pressure; 0.5 Torr power; 1.5 W / cm 2 substrate stage temperature; 40 ° C. Although the material of the conductive film 3 shown in the fourth embodiment is polysilicon, other materials such as a silicide film such as WSi and TiSi and an Al alloy film can be used. These films are typically etched with chlorine gas plasma.
When a gas containing fluorine such as SF 6 , CF 4 , NF 3 is added to chlorine gas plasma, F radicals are formed.
This F radical does not react with the organic film by itself, but the etching of the film in the vertical direction proceeds with the assistance of the incident ions. Therefore, it becomes possible to simultaneously etch the organic ARC film 4 and the underlying conductive film 3 by adding a fluorine-based gas to Cl 2 gas. FIG. 10 shows a state during simultaneous etching of the organic ARC film 4 and the conductive film 3.
【００３０】本願発明の第５〜第８の実施例について説
明する。第１〜第４の実施例では、導電膜上に有機ＡＲ
Ｃ膜を形成する例を示した。この第５〜第８の実施例で
は、第１の絶縁膜上に設けた導電膜上に第２の絶縁膜お
よび有機ＡＲＣ膜を形成し、フォトレジストのパターニ
ング後エッチング加工により導電膜を所望のパターンに
形成する工程を提供する。図１１〜１５および図１６に
より第５の実施例を示す。The fifth to eighth embodiments of the present invention will be described. In the first to fourth embodiments, the organic AR is formed on the conductive film.
An example of forming the C film has been shown. In the fifth to eighth examples, the second insulating film and the organic ARC film are formed on the conductive film provided on the first insulating film, and the conductive film is formed into a desired film by etching after patterning the photoresist. A process of forming a pattern is provided. A fifth embodiment will be described with reference to FIGS.
【００３１】まず図１１に示すように、シリコン基板１
上にＬＯＣＯＳ酸化膜２および酸化膜２ａを形成後、ポ
リシリコン等の導電膜３を形成する。この工程は図１に
示したものと同じである。次に図１２に示すように導電
膜上にＴＥＯＳ等の絶縁膜８を形成する。次に図１３に
示すように有機ＡＲＣ膜４を形成後図１４のフォトレジ
ストパターン５ａを設ける。First, as shown in FIG. 11, a silicon substrate 1
After forming the LOCOS oxide film 2 and the oxide film 2a thereon, a conductive film 3 such as polysilicon is formed. This process is the same as that shown in FIG. Next, as shown in FIG. 12, an insulating film 8 such as TEOS is formed on the conductive film. Next, as shown in FIG. 13, after forming the organic ARC film 4, the photoresist pattern 5a of FIG. 14 is provided.
【００３２】その後第１〜第４の実施例で説明したと同
じエッチング方法と工程をとる。すなわち （１）第５の実施例ではＮ2 ガスプラズマ （２）第６の実施例ではＮ2 ＋Ｏ2 ガスプラズマ （３）第７の実施例ではＣＯ2 ガスプラズマ （４）第８の実施例ではＣｌ2 ／ＳＦ6 ガスプラズマ を採用し第５〜第７の実施例では、フォトレジスト５ａ
をマスクとして、有機ＡＲＣ膜４をエッチング後、通常
のＲＩＥエッチングにより絶縁膜８および導電膜３にエ
ッチングを行う。第８の実施例では、有機ＡＲＣ膜４、
第２の絶縁膜導電膜３を同時にエッチングを行い、図１
５に示すゲート電極３ａの構造とする。Thereafter, the same etching method and steps as described in the first to fourth embodiments are taken. That is, (1) N 2 gas plasma in the fifth embodiment (2) N 2 + O 2 gas plasma in the sixth embodiment (3) CO 2 gas plasma in the seventh embodiment (4) Eighth embodiment Then, Cl 2 / SF 6 gas plasma is adopted, and in the fifth to seventh embodiments, the photoresist 5a is used.
After the organic ARC film 4 is etched by using as a mask, the insulating film 8 and the conductive film 3 are etched by normal RIE etching. In the eighth embodiment, the organic ARC film 4,
As shown in FIG.
The structure of the gate electrode 3a shown in FIG.
【００３３】図１５の構造は、基板１へのコンタクト構
造をとるために通常用いられているものである。つけ加
えて説明すると図１５に示す工程の後、参考図として示
す図１６のサイドウォール９、絶縁膜１０を形成後例え
ばストレージノードコンタクト１１をセミセルフアライ
ン方式にて形成、図示しない導電膜を基板に接続させて
いる。The structure of FIG. 15 is generally used for forming a contact structure with the substrate 1. In addition, after the step shown in FIG. 15, after forming the sidewall 9 and the insulating film 10 of FIG. 16 shown as a reference diagram, for example, a storage node contact 11 is formed by a semi-self-aligned method, and a conductive film (not shown) is connected to the substrate. I am letting you.
【００３４】なお、本願発明の第１〜第８の実施例で
は、シリコン基板上のＬＯＣＯＳ酸化膜２と絶縁膜２と
で構成される段差を有する絶縁膜上に設けられた配線パ
ターン３ａとなる導電膜３のエッチング方法について説
明したが、本発明はこれに限らず、２層配線または２層
以上の多層配線層を有する半導体装置であって、下層配
線層によって段差部が形成された絶縁膜上の上層導電膜
（上層配線層）のエッチング方法に用いてもよい。In the first to eighth embodiments of the present invention, the wiring pattern 3a is provided on the insulating film having a step formed by the LOCOS oxide film 2 and the insulating film 2 on the silicon substrate. Although the method of etching the conductive film 3 has been described, the present invention is not limited to this, and is a semiconductor device having a two-layer wiring or a multilayer wiring layer of two or more layers, and an insulating film in which a step portion is formed by a lower wiring layer. You may use it for the etching method of the upper upper conductive film (upper wiring layer).
【００３５】さらに、有機ＡＲＣ膜材として、米国、Br
ewer Science社のＣＤ−９やＤＵＶ−１１を用いること
を説明したがこれらと同等の成分を有する有機膜、例え
ば同社製のＤＵＶ０７、ＣＤｉ２，ＣＤｉ３，ＸＬ２０
等であってもよい。Further, as an organic ARC film material, Br, USA
Although it has been described that CD-9 and DUV-11 manufactured by ewer Science are used, an organic film having components equivalent to these, for example, DUV07, CDi2, CDi3 and XL20 manufactured by the same company.
And so on.
【００３６】さらに、エッチング装置として、ＲＦプラ
ズマカソード、アノードカップリングタイプを示した
が、この装置に限定されることなく、平行平板型ＲＩＥ
装置や、ＥＣＲ型エッチング装置、マグネトロン型エッ
チング装置等でも同等の効果が得られる。Further, although an RF plasma cathode and anode coupling type is shown as the etching apparatus, the etching apparatus is not limited to this apparatus, and the parallel plate type RIE is used.
The same effect can be obtained with an apparatus, an ECR type etching apparatus, a magnetron type etching apparatus, or the like.
【００３７】さらに、本願発明の実施例をＤＲＡＭ等の
半導体装置について記述したが、液晶表示装置等に用い
られる薄膜トランジスタ（ＴＦＴ）等の半導体装置にも
適用可能であることは言うまでもない。Furthermore, although the embodiment of the present invention has been described with respect to a semiconductor device such as a DRAM, it is needless to say that it can be applied to a semiconductor device such as a thin film transistor (TFT) used in a liquid crystal display device or the like.
【００３８】またさらに、第１〜第８の実施例では、導
電膜３、３ａを１層成膜を，第５〜第８の実施例では、
絶縁膜８は１層成膜のものを示したが、前者はポリシリ
コン上にシリサイド層の、後者は酸化膜上に窒化膜等の
２層構成のものであってもよい。また２層以上の多層構
造のものであってもよい。Furthermore, in the first to eighth embodiments, the conductive films 3 and 3a are formed as a single layer, and in the fifth to eighth embodiments,
Although the insulating film 8 is shown as having a single-layer structure, the former may have a two-layer structure such as a silicide layer on polysilicon and a latter on the oxide film. Further, it may have a multilayer structure of two or more layers.
【００３９】[0039]
（１）第１、第５の発明による半導体装置の製造方法で
は、Ｎ2 ガスプラズマ中のＮラジカルが垂直方向に入射
するＮ+ やＮ2 + イオンのアシスト反応により有機ＡＲ
Ｃ膜を垂直方向にエッチングし、有機ＡＲＣ膜の横方向
のエッチングは行われないため、有機ＡＲＣ膜のパター
ニングの細りはない。 （２）第２、第６発明では、Ｎ2 ＋Ｏ2 ガスプラズマ中
で生成される微量のＯラジカルにより有機ＡＲＣ膜のエ
ッチング速度が増大し、スループットが向上する。 （３）第３、第７の発明では、側壁表面に付着した反応
生成物が有機ＡＲＣの保護膜となり、横方向のエッチン
グを極めて少なく、有機ＡＲＣ膜のパターニングの細り
は少ない。 （４）第４の発明では有機ＡＲＣ膜と導電膜とが同時に
エッチングされ、工程の短縮、生産性の向上、コスト低
減、必要なエッチング装置台数の低減等多くの効果を奏
する。 （５）第８の発明では有機ＡＲＣ膜と第２の絶縁膜およ
び導電膜とが同時にエッチングされ、上記第４の発明と
同様の効果を奏する。(1) In the method of manufacturing a semiconductor device according to the first and fifth aspects of the invention, an organic AR is formed by an assist reaction of N + or N 2 + ions in which N radicals in N 2 gas plasma are vertically incident.
Since the C film is etched in the vertical direction and the organic ARC film is not etched in the lateral direction, the patterning of the organic ARC film is not thin. (2) In the second and sixth inventions, the etching rate of the organic ARC film is increased by the trace amount of O radicals generated in the N 2 + O 2 gas plasma, and the throughput is improved. (3) In the third and seventh inventions, the reaction product attached to the side wall surface serves as a protective film for the organic ARC, the lateral etching is extremely small, and the fine patterning of the organic ARC film is small. (4) In the fourth aspect of the invention, the organic ARC film and the conductive film are etched at the same time, which brings about many effects such as shortening the process, improving productivity, reducing cost, and reducing the number of necessary etching devices. (5) In the eighth invention, the organic ARC film and the second insulating film and the conductive film are simultaneously etched, and the same effect as that of the fourth invention is obtained.
【図１】 第１〜第４実施例の半導体装置の製造工程を
説明する断面図FIG. 1 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to first to fourth embodiments.
【図２】 第１〜第４実施例の半導体装置の製造工程を
説明する断面図FIG. 2 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to first to fourth embodiments.
【図３】 第１〜第４実施例の半導体装置の製造工程を
説明する断面図FIG. 3 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to first to fourth embodiments.
【図４】 第１〜第４実施例の半導体装置の製造工程を
説明する断面図FIG. 4 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to first to fourth embodiments.
【図５】 第１〜第４実施例の半導体装置の製造工程を
説明する断面図FIG. 5 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to first to fourth embodiments.
【図６】 この発明の第１実施例による半導体装置のエ
ッチング過程断面図FIG. 6 is a sectional view of an etching process of a semiconductor device according to a first embodiment of the present invention.
【図７】 この発明の第１実施例による半導体装置のエ
ッチング過程断面図FIG. 7 is a sectional view of an etching process of a semiconductor device according to a first embodiment of the present invention.
【図８】 この発明の第１〜第４実施例による半導体装
置の製造方法によって形成された段差部上の配線パター
ン断面図FIG. 8 is a sectional view of a wiring pattern on a step portion formed by the method for manufacturing a semiconductor device according to the first to fourth embodiments of the present invention.
【図９】 この発明の第３実施例による半導体装置のエ
ッチング断面図FIG. 9 is an etching sectional view of a semiconductor device according to a third embodiment of the present invention.
【図１０】 この発明の第４実施例による半導体装置の
エッチング過程断面図FIG. 10 is a sectional view of an etching process of a semiconductor device according to a fourth embodiment of the present invention.
【図１１】 この発明の第５〜第８の実施例による半導
体装置の製造工程を説明する断面図FIG. 11 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to fifth to eighth embodiments of the present invention.
【図１２】 この発明の第５〜第８の実施例による半導
体装置の製造工程を説明する断面図FIG. 12 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to fifth to eighth embodiments of the present invention.
【図１３】 この発明の第５〜第８の実施例による半導
体装置の製造工程を説明する断面図FIG. 13 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to fifth to eighth embodiments of the present invention.
【図１４】 この発明の第５〜第８の実施例による半導
体装置の製造工程を説明する断面図FIG. 14 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to fifth to eighth embodiments of the present invention.
【図１５】 この発明の第５〜第８の実施例による半導
体装置の製造工程を説明する断面図FIG. 15 is a sectional view illustrating a manufacturing process of a semiconductor device according to fifth to eighth embodiments of the present invention.
【図１６】 第５〜第８の実施例をさらに説明する半導
体装置の構造断面図FIG. 16 is a structural cross-sectional view of a semiconductor device further explaining fifth to eighth embodiments.
【図１７】 従来の半導体装置の製造方法における露光
工程を示す断面図FIG. 17 is a cross-sectional view showing an exposure process in a conventional method for manufacturing a semiconductor device.
【図１８】 従来の半導体装置の製造方法における露光
工程を示す断面図FIG. 18 is a cross-sectional view showing an exposure process in a conventional method for manufacturing a semiconductor device.
【図１９】 従来の半導体装置の製造方法におけるエッ
チングによる配線パターニング断面図FIG. 19 is a sectional view of wiring patterning by etching in the conventional method for manufacturing a semiconductor device.
【図２０】 従来の半導体装置の製造方法におけるエッ
チングによる配線パターニング断面図FIG. 20 is a sectional view of wiring patterning by etching in a conventional method for manufacturing a semiconductor device.
【図２１】 従来の半導体装置の製造方法における下地
層に段差を有する場合、露光光の反射によるレジストマ
スクのパターニング不良、およびエッチング後の配線層
のパターニング不良を説明する断面図FIG. 21 is a cross-sectional view illustrating defective patterning of a resist mask due to reflection of exposure light and defective patterning of a wiring layer after etching when a base layer has a step in a conventional method for manufacturing a semiconductor device.
【図２２】 従来の半導体装置の製造方法における下地
層に段差を有する場合、露光光の反射によるレジストマ
スクのパターニング不良、およびエッチング後の配線層
のパターニング不良を説明する断面図FIG. 22 is a cross-sectional view for explaining a patterning failure of a resist mask due to reflection of exposure light and a patterning failure of a wiring layer after etching when a base layer has a step in a conventional method for manufacturing a semiconductor device.
【図２３】 従来の半導体装置の製造方法における下地
層に段差を有する場合、露光光の反射によるレジストマ
スクのパターニング不良、およびエッチング後の配線層
のパターニング不良を説明する断面図FIG. 23 is a cross-sectional view illustrating defective patterning of a resist mask due to reflection of exposure light and defective patterning of a wiring layer after etching when a base layer has a step in a conventional method for manufacturing a semiconductor device.
【図２４】 従来の半導体装置の製造方法における下地
層に段差を有する場合、露光光の反射によるレジストマ
スクのパターニング不良、およびエッチング後の配線層
のパターニング不良を説明する断面図FIG. 24 is a cross-sectional view illustrating defective patterning of a resist mask due to reflection of exposure light and defective patterning of a wiring layer after etching when a base layer has a step in a conventional method for manufacturing a semiconductor device.
【図２５】 従来の半導体装置の製造方法における下地
層に段差を有する場合、露光光の反射によるレジストマ
スクのパターニング不良、およびエッチング後の配線層
のパターニング不良を説明する断面図FIG. 25 is a cross-sectional view illustrating defective patterning of a resist mask due to reflection of exposure light and defective patterning of a wiring layer after etching when a base layer has a step in a conventional method for manufacturing a semiconductor device.
【図２６】 無機ＡＲＣ膜、有機ＡＲＣ膜、ＡＲＣＯＲ
を用いた従来の半導体装置のパターニング方法を示す説
明図FIG. 26: Inorganic ARC film, Organic ARC film, ARCOR
Explanatory diagram showing a conventional patterning method of a semiconductor device using
【図２７】 有機ＡＲＣ膜を用いた従来の半導体装置の
酸素プラズマエッチング工程を示す断面図FIG. 27 is a sectional view showing an oxygen plasma etching process of a conventional semiconductor device using an organic ARC film.
１ 基板 ２ 絶縁膜 ３導電膜 ４ 有機
反射防止膜 ５ レジスト ６ マスク ７ 保護膜 ８ 絶縁
膜1 substrate 2 insulating film 3 conductive film 4 organic antireflection film 5 resist 6 mask 7 protective film 8 insulating film
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成６年１２月２０日[Submission date] December 20, 1994
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項５[Name of item to be corrected] Claim 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項８[Name of item to be corrected] Claim 8
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１３】このうち(a) の無機ＡＲＣ法は、例えばそ
の具体例としてＴｉＮ膜やＳｉＯＮ膜等がある。図26
(a) に示すようにフォトレジスト54をマスクとし、ＡＲ
Ｃ膜53およびポリシリコン膜52を異方性エッチング（Ｒ
ＩＥ）を行い所定のパターンを形成している。その後フ
ォトレジスト54を酸素プラズマを用いて灰化処理してい
る。しかしながらこの酸素プラズマでは、この無機ＡＲ
Ｃ膜53を除去することはできないため、専用の湿式除去
装置等により取り去っている。Of these, the inorganic ARC method (a) is, for example, a TiN film or a SiON film. Figure 26
As shown in (a), using the photoresist 54 as a mask, AR
The C film 53 and the polysilicon film 52 are anisotropically etched (R
IE) is performed to form a predetermined pattern. Then, the photoresist 54 is ashed by using oxygen plasma. However, in this oxygen plasma, this inorganic AR
It is impossible to remove the C film 53, leaving Ri retriever by the dedicated wet removal device.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１４[Correction target item name] 0014
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１４】一方、この無機ＡＲＣをそのまま残すと、
他の配線層との寄生容量となり、半導体装置の高性能化
に対して障害となる。On the other hand, if this inorganic ARC is left as it is,
It becomes a parasitic capacitance with other wiring layers, which becomes an obstacle to high performance of the semiconductor device.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Name of item to be corrected] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１５】このように無機ＡＲＣ膜を使用した場合、
専用の湿式除去装置を使用した無機ＡＲＣ膜除去工程を
必要とする問題を解消するために、有機ＡＲＣ膜の採用
が考えられている。有機ＡＲＣ膜材として、例えば米
国、Brewer Science社製のＣＤ−９やＤＵＶ−11等が提
案され、これはフォトレジスト膜と類似の有機系高分子
膜である。図26(b) に示すようにフォトレジスト54をマ
スクとし、有機ＡＲＣ膜53a およびポリシリコン層52を
異方性エッチング（ＲＩＥ）を行い所定のパターンを形
成、その後酸素プラズマを用いて、レジスト54および有
機ＡＲＣ膜53a を同時に灰化処理を行っている。このよ
うに有機ＡＲＣ膜53a は無機ＡＲＣ膜53を用いたものに
比較し、ウェットエッチング処理工程を必要としないと
いう利点を有している。When the inorganic ARC film is used as described above,
In order to solve the problems that need <br/> inorganic ARC film removal step using a special wet removal device is considered to employ a organic ARC layer. As an organic ARC film material, for example, CD-9 or DUV-11 manufactured by Brewer Science Co., Ltd. in the United States has been proposed, which is an organic polymer film similar to a photoresist film. As shown in FIG. 26 (b), using the photoresist 54 as a mask, the organic ARC film 53a and the polysilicon layer 52 are anisotropically etched (RIE) to form a predetermined pattern, and then the oxygen plasma is used to form the resist 54. And the organic ARC film 53a is simultaneously subjected to ashing treatment. As described above, the organic ARC film 53a has an advantage that it does not require a wet etching process step as compared with the one using the inorganic ARC film 53.
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１７[Correction target item name] 0017
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１７】Chris A. Mack らの文献（J.Vac Sci Tech
B9(6), 3143(1991)）では、有機ＡＲＣ膜のＲＩＥエッ
チングに酸素ガスをベースとしたガスプラズマを使用し
ている。この提案のＲＩＥエッチング方法では、有機Ａ
ＲＣ膜成分中の有機系高分子膜が酸素プラズマ中の酸素
ラジカルに対する反応性が極めて高い。したがって図27
(a) に示したフォトレジスト54、有機ＡＲＣ膜53a がエ
ッチングの完了時点では図27(b) に示すように酸素ラジ
カルＯ* によって横方向にもエッチングされ、パターン
の細りが生じる。このためその後上記細いレジストパタ
ーン54，53a をマスクとしてポリシリコン膜52がＲＩＥ
エッチングされるために、所望のものより細い配線パタ
ーンしか得られない。酸素ラジカルによる横方向のエッ
チング量は例えば有機ＡＲＣ膜厚1000Åのとき、300 Å
程度となり、この提案のエッチング方法では実用上、半
導体装置への適用はむつかしい。References by Chris A. Mack et al. (J. Vac Sci Tech
B9 (6), in 3143 (1991)), using a gas plasma which is based on oxygen gas RIE etching of an organic A R C film. In this proposed RIE etching method, organic A
The organic polymer film in the RC film component has extremely high reactivity with oxygen radicals in oxygen plasma. Thus Figure 27
At the time of completion of etching, the photoresist 54 and the organic ARC film 53a shown in (a) are laterally etched by oxygen radicals O * as shown in FIG. 27 (b), and the pattern is thinned. Therefore, thereafter, the polysilicon film 52 is RIEed by using the thin resist patterns 54 and 53a as a mask.
Due to etching, only finer wiring patterns than desired can be obtained. The lateral etching amount due to oxygen radicals is, for example, 300 Å when the organic ARC film thickness is 1000 Å
However, the proposed etching method is practically difficult to apply to a semiconductor device.
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１９[Correction target item name] 0019
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１９】[0019]
【課題を解決するための手段】第１の発明の半導体装置
の製造方法では、基板上に段差部を有して設けられた絶
縁膜上に、導電膜および有機ＡＲＣ膜を形成しフォトレ
ジストをマスクとして、Ｎ2 ガスプラズマにより上記有
機ＡＲＣ膜をエッチングする。第２の発明では上記構成
の半導体装置の製造方法においてＮ2 ガスに微量のＯ2
ガスを添加したＮ2 ＋Ｏ2 ガスプラズマで有機ＡＲＣ膜
をエッチングする。第３の発明では、上記構成の半導体
装置の製造方法において、ＣＯ2 ガスプラズマで、有機
ＡＲＣ膜をエッチングする。第４の発明では、上記構成
の半導体装置の製造方法においてＣｌ2 ／Ｆ系プラズマ
で、有機ＡＲＣ膜と配線層となる導電膜を同時エッチン
グする。第５の発明の半導体装置の製造方法では基板上
に段差部を有して設けられた第１の絶縁膜上に、導電膜
と第２の絶縁膜を形成し、その上に有機ＡＲＣ膜を形成
し、フォトレジストをマスクとしてＮ2 ガスプラズマに
より、上記有機ＡＲＣ膜をエッチングする。第６の発明
では上記構成の半導体装置の製造方法において、Ｎ2 ガ
スに微量のＯ2 ガスを添加したＮ2 ＋Ｏ2 ガスプラズマ
で、有機ＡＲＣ膜をエッチングする。第７の発明では上
記構成の半導体装置の製造方法においてＣＯ2 ガスプラ
ズマで、有機ＡＲＣ膜をエッチングする。第８発明では
上記構成の半導体装置の製造方法において、Ｃｌ2 ／Ｆ
系プラズマで、有機ＡＲＣ膜をエッチングする。According to the method of manufacturing a semiconductor device of the first invention, a conductive film and an organic ARC film are formed on an insulating film provided with a step portion on a substrate, and a photoresist is formed. As a mask, the organic ARC film is etched by N 2 gas plasma. According to a second aspect of the invention, in the method of manufacturing a semiconductor device having the above structure, a trace amount of O 2 is added to N 2 gas.
The organic ARC film is etched by N 2 + O 2 gas plasma with gas added. According to a third aspect of the invention, in the method of manufacturing a semiconductor device having the above structure, the organic ARC film is etched with CO 2 gas plasma. In a fourth aspect of the present invention, in the method for manufacturing a semiconductor device having the above structure, the organic ARC film and the conductive film to be the wiring layer are simultaneously etched with Cl 2 / F based plasma. In the method of manufacturing a semiconductor device of the fifth invention, a conductive film and a second insulating film are formed on a first insulating film provided with a step portion on a substrate, and an organic ARC film is formed on the conductive film and the second insulating film. The formed organic ARC film is etched by N 2 gas plasma using the photoresist as a mask. The method of manufacturing a semiconductor device having the above structure in the sixth invention, in N 2 + O 2 gas plasma added with O 2 gas traces in N 2 gas to etch the organic ARC layer. In a seventh aspect of the invention, the organic ARC film is etched by CO 2 gas plasma in the method of manufacturing a semiconductor device having the above structure. According to an eighth invention, in the method of manufacturing a semiconductor device having the above structure, Cl 2 / F
The organic ARC film is etched with a system plasma.
【手続補正８】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２０[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２０】[0020]
【作用】この第１、第５の発明では、Ｎ2 ガスプラズマ
中で生成されるＮラジカルは有機ＡＲＣ膜に対する反応
性は弱いが、有機ＡＲＣ膜に対し垂直に入射するＮ+ や
Ｎ2 + イオン等によるアシスト反応により有機ＡＲＣ膜
のエッチングが進行する。従って有機ＡＲＣ膜の横方向
にはエッチングは行われずパターニングの細りはない。
第２、第６の発明では、Ｎ2 ＋Ｏ2 ガスプラズマ中で生
成される微量のＯラジカルにより、有機ＡＲＣ膜のエッ
チング速度が増大する。第３、第７の発明では、ＣＯ2
ガスを導入してプラズマを生成させるのでＯ、ＣＯが分
解形成され、このうちＯは有機ＡＲＣ膜に反応するが、
その反応生成物がＣＯと再結合し有機ＡＲＣ膜側壁表面
に再付着し、シースで加速されるイオンで垂直エッチン
グが行われるが側壁部は、反応生成物が保護膜となりイ
オンの入射を減じ、横方向のエッチングはきわめて少な
い。第４の発明では、Ｃｌ2 ガスにフッ素系ガスを添加
し、フッ素系ガスのＦラジカルがそれ自身は有機ＡＲＣ
膜とは反応しないがイオンのアシストを受けて垂直方向
に有機ＡＲＣ膜をエッチングし、導電膜はＣｌ2 ガスプ
ラズマによってエッチングされる。第８の発明では、上
記第４の発明と同様にＦラジカルが有機ＡＲＣ膜をエッ
チングする。[Action] The first, in the fifth aspect of the invention, N 2 gas N radicals generated in the plasma is weak reactivity to organic ARC layer, N + or N 2 incident perpendicularly to the organic ARC layer + etching the organic ARC film by the assist reaction by ions proceeds. Therefore, etching is not performed in the lateral direction of the organic ARC film, and patterning is not thin.
In the second and sixth aspects of the invention, the etching rate of the organic ARC film is increased by the small amount of O radicals generated in the N 2 + O 2 gas plasma. In the third and seventh inventions, CO 2
Since gas is introduced to generate plasma, O and CO are decomposed and formed. Of these, O reacts with the organic ARC film,
The reaction product is recombined with CO and reattached to the side wall surface of the organic ARC film, and vertical etching is performed with ions accelerated by the sheath, but the reaction product acts as a protective film on the side wall portion to reduce the incidence of ions, Very little lateral etching. In the fourth invention, a fluorine-based gas is added to Cl 2 gas, and F radicals of the fluorine-based gas are themselves organic ARC.
Although it does not react with the film, the organic ARC film is etched in the vertical direction with the assistance of ions, and the conductive film is etched by Cl 2 gas plasma. In the eighth invention, the F radical etches the organic ARC film as in the fourth invention.
【手続補正９】[Procedure Amendment 9]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２２[Name of item to be corrected] 0022
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２２】まず図１に示すように、シリコン基板１上
にＬＯＣＯＳ酸化膜２および絶縁膜2aを形成したのち、
導電膜であるポリシリコン膜３をＣＶＤ法で形成する。
このときＬＯＣＯＳ酸化膜２と絶縁膜2aとの段差は約20
00Å程度あり、ポリシリコン膜３上にも上記段差が存在
している。ここでポリシリコン膜３の膜厚は300 〜4000
Åである。First, as shown in FIG. 1, after forming a LOCOS oxide film 2 and an insulating film 2a on a silicon substrate 1,
The polysilicon film 3 which is a conductive film is formed by the CVD method.
At this time, the step difference between the LOCOS oxide film 2 and the insulating film 2a is about 20.
00 there about Å, the step is also present on the polysilicon film 3. Here, the thickness of the polysilicon film 3 is 300 to 4000.
It is Å.
【手続補正１０】[Procedure Amendment 10]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２３[Name of item to be corrected] 0023
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２３】次に図２に示すように、導電膜のポリシリ
コン膜３上に有機反射防止膜（有機ＡＲＣ膜）４を回転
塗布により形成する。このとき、有機ＡＲＣ膜４は下地
段差を反映してある程度の段差をもって形成されてい
る。この有機ＡＲＣ膜４の材料としては、例えば米国、
Brewer Science社から発売されているＣＤ−９、ＤＵＶ
−11等が用いられる。これらの組成等の詳細は、USP5,2
34,990およびUSP4,910,122に記載されている。なお、有
機ＡＲＣ膜４の膜厚は、500 Å以上であるが必要膜厚は
反射率および屈折率で変わる。Next, as shown in FIG. 2, an organic antireflection film (organic ARC film) 4 is formed on the polysilicon film 3 of the conductive film by spin coating. At this time, the organic ARC film 4 is a base
It is formed with a certain level difference reflecting the step
It As a material of the organic ARC film 4, for example, the United States,
CD-9 and DUV released by Brewer Science
-11 etc. are used. For details of these compositions, see USP 5,2
34,990 and USP 4,910,122. In addition, there is
The film thickness of the machine ARC film 4 is 500 Å or more, but the required film thickness varies depending on the reflectance and the refractive index.
【手続補正１１】[Procedure Amendment 11]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２６[Correction target item name] 0026
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２６】有機ＡＲＣ膜４のエッチング完了後、マス
ク5a，有機ＡＲＣ膜４をマスクとして通常用いられてい
る例えばＣｌ2 ガスプラズマにより導電膜のポリシリコ
ン膜３にＲＩＥエッチングを行い次に従来から一般にア
ッシング工程として使用されているＯ2 プラズマでフォ
トレジストのマスク5aと有機ＡＲＣ膜４を灰化除去し、
図８に示される下地段差を有するがエッチングによるパ
ターン細りのない配線層3aを形成することができる。After the etching of the organic ARC film 4 is completed, the polysilicon film 3 of the conductive film is RIE-etched by using the mask 5a and the organic ARC film 4 as a mask by, for example, Cl 2 gas plasma. O 2 that it is used as an ashing step The photoresist mask 5a and the organic ARC film 4 are ashed and removed by plasma,
It is possible to form the wiring layer 3a having the underlying step shown in FIG. 8 but without pattern thinning due to etching.
【手続補正１２】[Procedure Amendment 12]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２７[Name of item to be corrected] 0027
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２７】実施例２．本願発明の第２の実施例を説明
する。第１実施例で示した工程において、図６、図７の
Ｎ2 ガスプラズマでのエッチングをＮ2 ／Ｏ2 ガスプラ
ズマとする以外は同一工程である。この実施例によれば
有機ＡＲＣ膜４のエッチング速度が増大し、スループッ
トが向上する。そしてＮラジカルがＮ+ やＮ2 + イオン
等のアシストを受けて有機ＡＲＣ膜４をエッチングし、
横方向にはエッチングは進行しない。 エッチング装置 ；ＲＦプラズマカソードカップリン
グタイプ Ｎ2 ＋Ｏ2 ガス流量；全流量を10〜500 ＳＣＣＭとして
Ｏ2 濃度を５〜40％とする。 圧力 ；0.01〜0.6 Ｔｏｒｒ 電力 ；0.5 〜２Ｗ／cm2 基板ステージ温度 ；−100 〜＋50℃ 上記範囲のうち、最適条件は Ｎ2 ／Ｏ2 ガス流量；45／５ＳＣＣＭ 圧力 ；0.02Ｔｏｒｒ 電力 ；１Ｗ／cm2 基板ステージ温度 ；０℃ である。なお、上記Ｎ2 ／Ｏ2 ガス比は、Ｏ2 添加濃度
に関して、エッチング速度とパターンの細りとはトレー
ドオフの関係にある為、条件の最適化に慎重な検討が必
要である。Example 2. A second embodiment of the present invention will be described. In the step shown in the first embodiment, FIG. 6, except that the etching in N 2 gas plasma 7 and N 2 / O 2 gas plasma are the same process. According to this embodiment, the etching rate of the organic ARC film 4 is increased and the throughput is improved. Then, the N radicals are assisted by N + and N 2 + ions to etch the organic ARC film 4,
Etching does not proceed in the lateral direction. Etching device; RF plasma cathode coupling type N 2 + O 2 gas flow rate; O 2 concentration is 5 to 40% with total flow rate of 10 to 500 SCCM. Pressure: 0.01 to 0.6 Torr Electric power: 0.5 to 2 W / cm 2 Substrate stage temperature: −100 to + 50 ° C. Within the above range, optimum conditions are N 2 / O 2 gas flow rate; 45/5 SCCM pressure; 0.02 Torr electric power; 1 W / cm 2 Substrate stage temperature: 0 ° C. Note that the N 2 / O 2 gas ratio has a trade-off relationship between the etching rate and the thinness of the pattern with respect to the O 2 addition concentration, and therefore careful consideration is required in optimizing the conditions.
【手続補正１３】[Procedure Amendment 13]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３１[Correction target item name] 0031
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３１】まず図11に示すように、シリコン基板１上
にＬＯＣＯＳ酸化膜２および酸化膜2aを形成後、ポリシ
リコン等の導電膜３を形成する。この工程は図１に示し
たものと同じである。次に図12に示すように導電膜上に
ＴＥＯＳ等の絶縁膜８を形成する。次に図13に示すよう
に有機ＡＲＣ膜４を形成する。このとき有機ＡＲＣ膜４
は下地段差を反映してある程度の段差をもって形成され
ている。その後図14のフォトレジストパターン5aを設け
る。First, as shown in FIG. 11, after forming a LOCOS oxide film 2 and an oxide film 2a on a silicon substrate 1, a conductive film 3 such as polysilicon is formed. This process is the same as that shown in FIG. Next, as shown in FIG. 12, an insulating film 8 such as TEOS is formed on the conductive film. Next, as shown in FIG. 13, the organic ARC film 4 is formed . At this time, the organic ARC film 4
Is formed with a certain level difference reflecting the level difference
ing. After that, the photoresist pattern 5a of FIG. 14 is provided.
【手続補正１４】[Procedure Amendment 14]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３２[Name of item to be corrected] 0032
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３２】その後第１〜第４の実施例で説明したと同
じエッチング方法と工程をとる。すなわち (1) 第５の実施例ではＮ2 ガスプラズマ (2) 第６の実施例ではＮ2 ＋Ｏ2 ガスプラズマ (3) 第７の実施連ではＣＯ2 ガスプラズマ (4) 第８の実施例ではＣｌ2 ／ＳＦ6 ガスプラズマ を採用し第５〜第８の実施例では、フォトレジスト5aを
マスクとして、有機ＡＲＣ膜４をエッチング後、通常の
ＲＩＥエッチングにより絶縁膜８および導電膜３にエッ
チングを行う。Thereafter, the same etching method and steps as described in the first to fourth embodiments are taken. (1) N 2 gas plasma in the fifth embodiment (2) N 2 + O 2 gas plasma in the sixth embodiment (3) CO 2 gas plasma in the seventh embodiment (4) Eighth embodiment Then, Cl 2 / SF 6 gas plasma is adopted, and in the fifth to eighth embodiments, the organic ARC film 4 is etched using the photoresist 5a as a mask, and then the insulating film 8 and the conductive film 3 are etched by normal RIE etching. the intends line.
【手続補正１５】[Procedure Amendment 15]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３９[Correction target item name] 0039
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３９】[0039]
【発明の効果】 (1) 第１、第５の発明による半導体装置の製造方法で
は、Ｎ2 ガスプラズマ中のＮラジカルが垂直方向に入射
するＮ+ やＮ2 + イオンのアシスト反応により有機ＡＲ
Ｃ膜を垂直方向にエッチングし、有機ＡＲＣ膜の横方向
のエッチングは行われないため、有機ＡＲＣ膜のパター
ニングの細りはない。 (2) 第２、第６発明では、Ｎ2 ＋Ｏ2 ガスプラズマ中で
生成される微量のＯラジカルにより有機ＡＲＣ膜のエッ
チング速度が増大し、スループットが向上する。 (3) 第３、第７の発明では、側壁表面に付着した反応生
成物が有機ＡＲＣの保護膜となり、横方向のエッチング
を極めて少なく、有機ＡＲＣ膜のパターニングの細りは
少ない。 (4) 第４の発明では有機ＡＲＣ膜と導電膜とが同時にエ
ッチングされ、工程の短縮、生産性の向上、コスト低
減、必要なエッチング装置台数の低減等多くの効果を奏
する。 (5) 第８の発明では有機ＡＲＣ膜がＦラジカルによって
垂直方向に精度よくエッチングされる。EFFECTS OF THE INVENTION (1) In the method of manufacturing a semiconductor device according to the first and fifth inventions, organic radicals are formed by assist reaction of N + or N 2 + ions in which N radicals in N 2 gas plasma are vertically incident.
Since the C film is etched in the vertical direction and the organic ARC film is not etched in the lateral direction, the patterning of the organic ARC film is not thin. (2) In the second and sixth inventions, the trace amount of O radicals generated in the N 2 + O 2 gas plasma increases the etching rate of the organic ARC film and improves the throughput. (3) In the third and seventh inventions, the reaction product attached to the side wall surface serves as a protective film for the organic ARC, the lateral etching is extremely small, and the fine patterning of the organic ARC film is small. (4) In the fourth aspect of the invention, the organic ARC film and the conductive film are etched at the same time, which has many effects such as shortening the process, improving productivity, reducing cost, and reducing the number of etching devices required. (5) In the eighth invention, the organic ARC film is formed by F radicals.
Vertically Ru is precisely etched.
【手続補正１６】[Procedure Amendment 16]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図２６[Correction target item name] Fig. 26
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図２６】 FIG. 26
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 7735−4Ｍ Ｈ０１Ｌ 27/10 ６８１ Ａ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 21/8242 7735-4M H01L 27/10 681 A
Claims (9)
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を窒素ガスプラズマでエッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, the method comprising: forming an insulating film having a step portion on a substrate; forming a conductive film on the insulating film; and organic reflection preventing film on the conductive film. A step of forming a film, a step of forming a photoresist pattern on the organic antireflection film, and a step of etching the organic antireflection film with nitrogen gas plasma using the photoresist pattern as a mask. A method for manufacturing a characteristic semiconductor device.
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を窒素と酸素の混合ガスプラズマでエッチン
グする工程とを備えたことを特徴とする半導体装置の製
造方法。2. A method of manufacturing a semiconductor device, comprising: forming an insulating film having a step portion on a substrate; forming a conductive film on the insulating film; and organic reflection preventing film on the conductive film. A step of forming a film, a step of forming a photoresist pattern on the organic antireflection film, and a step of etching the organic antireflection film with a mixed gas plasma of nitrogen and oxygen using the photoresist pattern as a mask. A method of manufacturing a semiconductor device, comprising:
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を炭酸ガスプラズマでエッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device, comprising: forming an insulating film having a step portion on a substrate; forming a conductive film on the insulating film; and organic reflection preventing film on the conductive film. A step of forming a film; a step of forming a photoresist pattern on the organic antireflection film; and a step of etching the organic antireflection film with carbon dioxide plasma using the photoresist pattern as a mask. A method for manufacturing a characteristic semiconductor device.
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜および上記導電膜を塩素とフッ素系の混合ガ
スプラズマで同時にエッチングする工程とを備えたこと
を特徴とする半導体装置の製造方法。4. A method of manufacturing a semiconductor device, comprising: a step of forming an insulating film having a step portion on a substrate; a step of forming a conductive film on the insulating film; and an organic antireflection film on the conductive film. A step of forming a film, a step of forming a photoresist pattern on the organic antireflection film, and using the photoresist pattern as a mask, the organic antireflection film and the conductive film are treated with a mixed gas plasma of chlorine and fluorine. And a step of simultaneously etching the semiconductor device.
と、 上記第１の絶縁膜上に導電膜を形成する工程と、 上記導電膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に有機反射防止膜を形成する工程
と、 上記有機反射防止膜上にフォトレジストパターンを形成
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を窒素ガスプラズマでイッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。5. A method of manufacturing a semiconductor device, comprising: forming a first insulating film having a step portion on a substrate; forming a conductive film on the first insulating film; Forming a second insulating film on the film; forming an organic antireflection film on the second insulating film; forming a photoresist pattern on the organic antireflection film; A step of etching the organic antireflection film with nitrogen gas plasma using the resist pattern as a mask.
と、 上記第１の絶縁膜上に導電膜を形成する工程と、 上記導電膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に有機反射防止膜を形成する工程
と、 上記有機反射防止膜上にフォトレジストパターンを形成
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を窒素と酸素の混合ガスプラズマでエッチン
グする工程とを備えたことを特徴とする半導体装置の製
造方法。6. A method of manufacturing a semiconductor device, the method comprising: forming a first insulating film having a step portion on a substrate; forming a conductive film on the first insulating film; Forming a second insulating film on the film; forming an organic antireflection film on the second insulating film; forming a photoresist pattern on the organic antireflection film; And a step of etching the organic antireflection film with a mixed gas plasma of nitrogen and oxygen using the resist pattern as a mask.
と、 上記第１の絶縁膜上に導電膜を形成する工程と、 上記導電膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に有機反射防止膜を形成する工程
と、 上記有機反射防止膜上にフォトレジストパターンを形成
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜を炭酸ガスプラズマでエッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。7. A method of manufacturing a semiconductor device, the method comprising: forming a first insulating film having a step portion on a substrate; forming a conductive film on the first insulating film; Forming a second insulating film on the film; forming an organic antireflection film on the second insulating film; forming a photoresist pattern on the organic antireflection film; And a step of etching the organic antireflection film with carbon dioxide plasma using the resist pattern as a mask.
と、 上記第１の絶縁膜上に導電膜を形成する工程と、 上記導電膜上に第２の絶縁膜を形成する工程と、 上記第２の絶縁膜上に有機反射防止膜を形成する工程
と、 上記有機反射防止膜上にフォトレジストパターンを形成
する工程と、 上記フォトレジストパターンをマスクとして、上記有機
反射防止膜、第２の絶縁膜および上記導電膜を塩素とフ
ッ素系の混合ガスプラズマによって同時にエッチングす
る工程とを備えたことを特徴とする半導体装置の製造方
法。8. A method of manufacturing a semiconductor device, comprising: forming a first insulating film having a step portion on a substrate; forming a conductive film on the first insulating film; Forming a second insulating film on the film; forming an organic antireflection film on the second insulating film; forming a photoresist pattern on the organic antireflection film; A method of manufacturing a semiconductor device, comprising: simultaneously etching the organic antireflection film, the second insulating film, and the conductive film with a mixed gas plasma of chlorine and fluorine using the resist pattern as a mask.
ンシリサイド，チタンシリサイド，アルミ合金等とする
請求項４または請求項８記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 4, wherein the conductive film is made of polysilicon, tungsten silicide, titanium silicide, aluminum alloy, or the like.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6292988A JPH08153704A (en) | 1994-11-28 | 1994-11-28 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6292988A JPH08153704A (en) | 1994-11-28 | 1994-11-28 | Manufacturing method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153704A true JPH08153704A (en) | 1996-06-11 |
Family
ID=17789023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6292988A Pending JPH08153704A (en) | 1994-11-28 | 1994-11-28 | Manufacturing method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153704A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136676A (en) * | 1997-12-24 | 2000-10-24 | Nec Corporation | Semiconductor device manufacturing method |
| JP2001144029A (en) * | 1998-11-13 | 2001-05-25 | Seiko Epson Corp | Producing method for semiconductor device |
| EP1176634A2 (en) * | 2000-07-27 | 2002-01-30 | Infineon Technologies AG | Method of anisotropic dry etching organic antireflection layers |
| US6346482B2 (en) | 1998-05-08 | 2002-02-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved contact structure and a manufacturing method thereof |
| US6429143B1 (en) | 2000-12-19 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
-
1994
- 1994-11-28 JP JP6292988A patent/JPH08153704A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136676A (en) * | 1997-12-24 | 2000-10-24 | Nec Corporation | Semiconductor device manufacturing method |
| CN1109357C (en) * | 1997-12-24 | 2003-05-21 | 日本电气株式会社 | Semiconductor device manufacturing method |
| US6346482B2 (en) | 1998-05-08 | 2002-02-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved contact structure and a manufacturing method thereof |
| JP2001144029A (en) * | 1998-11-13 | 2001-05-25 | Seiko Epson Corp | Producing method for semiconductor device |
| EP1176634A2 (en) * | 2000-07-27 | 2002-01-30 | Infineon Technologies AG | Method of anisotropic dry etching organic antireflection layers |
| EP1176634A3 (en) * | 2000-07-27 | 2006-01-04 | Infineon Technologies AG | Method of anisotropic dry etching organic antireflection layers |
| US6429143B1 (en) | 2000-12-19 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976769A (en) | Intermediate layer lithography | |
| US7199429B2 (en) | Semiconductor device having an organic anti-reflective coating (ARC) and method therefor | |
| JP3003657B2 (en) | Method for manufacturing semiconductor device | |
| KR20070107017A (en) | Line edge roughness reduction compatible with trimming | |
| JP2003282550A (en) | Method for manufacturing semiconductor device | |
| US7442648B2 (en) | Method for fabricating semiconductor device using tungsten as sacrificial hard mask | |
| KR100434133B1 (en) | Texas instruments incorporated | |
| US6900139B1 (en) | Method for photoresist trim endpoint detection | |
| US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
| US6448179B2 (en) | Method for fabricating semiconductor device | |
| JPH08153704A (en) | Manufacturing method for semiconductor device | |
| KR100551071B1 (en) | Method for fabrication of semiconductor device | |
| JP2002198362A (en) | Semiconductor manufacturing method including process forming contact holes by using ch2f2 gas | |
| US20040142532A1 (en) | Method for forming salicide in semiconductor device | |
| JPH09321053A (en) | Semiconductor device and manufacture thereof | |
| JP4232222B2 (en) | Manufacturing method of semiconductor device | |
| US20060105568A1 (en) | Plasma treatment for surface of semiconductor device | |
| KR100434132B1 (en) | Interlayer Lithography | |
| KR100333543B1 (en) | Method for forming gate electrode of semiconductor device | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JP2762972B2 (en) | Method for manufacturing semiconductor device | |
| JPH1065000A (en) | Formation of contact hole of semiconductor device | |
| JP2004235297A (en) | Method of manufacturing semiconductor device | |
| KR20040039776A (en) | Method for forming the gate electrode in semiconductor device | |
| KR20040001845A (en) | Method for forming pattern of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |