KR100285089B1 - 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판 - Google Patents

니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판 Download PDF

Info

Publication number
KR100285089B1
KR100285089B1 KR1019980061756A KR19980061756A KR100285089B1 KR 100285089 B1 KR100285089 B1 KR 100285089B1 KR 1019980061756 A KR1019980061756 A KR 1019980061756A KR 19980061756 A KR19980061756 A KR 19980061756A KR 100285089 B1 KR100285089 B1 KR 100285089B1
Authority
KR
South Korea
Prior art keywords
alloy
metal base
nickel
ltcc
ceramic substrate
Prior art date
Application number
KR1019980061756A
Other languages
English (en)
Other versions
KR20000045205A (ko
Inventor
문제도
강현규
박성대
박윤휘
Original Assignee
임효빈
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임효빈, 사단법인 고등기술연구원 연구조합 filed Critical 임효빈
Priority to KR1019980061756A priority Critical patent/KR100285089B1/ko
Publication of KR20000045205A publication Critical patent/KR20000045205A/ko
Application granted granted Critical
Publication of KR100285089B1 publication Critical patent/KR100285089B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/405Iron metal group, e.g. Co or Ni
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper

Abstract

본 발명은 니켈 42 합금을 이용한 금속상 저온 동시 소성 세라믹 기판에 관한 것으로, 종래의 세라믹 기판에 하부에 동시 적층되는 금속베이스는 Kovar가 사용되는데 그 내부 성분이 29 wt% Ni, 17 wt% Co, 54 wt% Fe로 이루어져 있는데, 이 성분 중 Co(코발트)의 가격이 고가이므로 원재료비의 부담이 있었다.
본 발명은 LTCC-M 기판에서 금속베이스를 Kovar 대신 열 팽창계수 측면에서 Si(α=4×10-6/0C)에 유사한 Ni 42합금을 사용함으로서 모듈제작에 따른 플립 칩 본딩작업에 유리하고 가격적인 측면에서 Kovar에 비하여 1/3수준이므로 경제적으로 우수하다. 그러므로 LTCC-M 공정에 따라 금속베이스에 의하여 모듈이 기계적으로 수축하는 것으로 방지함으로 사용 유효 면적이 늘고 수율이 높아지는 효과가 있다.

Description

니켈 42 합금을 이용한 금속상 저온 동시 소성 세라믹 기판
본 발명은 금속상 저온 동시 소성 세라믹 기판(Low Temperature Cofired Ceramic on Metal : LTCC-M)에 관한 것으로, 보다 상세하게는 LTCC-M의 구성소자 중 금속베이스의 성분을 규소(Si)와 열 팽창계수가 비슷한 Ni 42 합금을 이용함으로서 수율 및 생산성을 높일 수 있도록 한 니켈 42 합금을 이용한 금속상 저온 동시 소성 세라믹 기판에 관한 것이다.
일반적으로 금속상 저온 동시 소성 세라믹 기판(Low Temperature Cofired Ceramic on Metal : LTCC-M)에 사용되는 세라믹 기판의 재료의 구성은 충전제로 사용되는 세라믹과 글래스 시스템 혹은 충전제와 글래스-세라믹 시스템이 혼합된 형태이다.
이와같이 혼합된 형태인 세라믹 기판은 원하는 유전률과 팽창계수의 조절을 위하여 성분 비율이 결정되어 지며 보통 충전제(filler)/글래스 시스템 보다는 충전제/글래스-세라믹 시스템의 경우가 기계적 강도가 우수하여 일반적으로 많이 사용된다.
즉, 충전제/글래스-세라믹 시스템의 조성인 글래스-세라믹과 충전제 분말에 접합제(binder) 및 가소제(plasticizer) 그리고 용매(solvent)를 혼합하여 닥터-블레드(doctor-blade)방법으로 건조 두께가 100-200 ㎛ 정도의 그린쉬트를 생성 할 수 있다.
여기서 이와 같은 그린쉬트와 준비된 금속베이스를 기초로 하여 LTCC-M의 제작 공정을 첨부된 도 1을 참고로 살펴보면 다음과 같다. 먼저, 그린쉬트를 모듈 회로도에 따라 각각의 층에 비아(Via)구멍(6)을 펀칭 한 후 바이어 구멍(6)을 스크린 프린팅 방법에 의해 공간을 채운다. 그리고 이 그린쉬트 위에 레지스터, 콘덕터(4), 캐패시터, 인덕터등의 수동소자를 프린팅 한 후 각각의 층을 적층(lamination)작업에 의하여 적층 시킨 후 금속베이스(1)와 동시 소성 시킨다.
즉, 이와 같은 저온 동시 소성 세라믹 기판 기술을 근간으로 금속베이스(1)를
글래스-세라믹(3)을 함께 동시 소성하는데, 그 이유는 세라믹 기판 자체만의 소성시에는 수축에 의한 기판의 변형 문제로 수율이 떨어지는 현상이 있어 이를 방지하기 위함이다.
여기서 동시소성에 사용되는 금속베이스(1)의 재료로는 Cu/SUS/Cu, Cu/Invar/Cu, Invar 및 Kovar등이 재료가 사용되고 있으며 저온 동시 소성 세라믹 기판에 금속베이스(1)를 동시 소성함으로서 실리콘 칩(5)이 직접 접착도 가능하고 특히, 실리콘 칩을 모듈위에 직접 실장하기 위해서는 그 실리콘의 팽창계수(α=4×10-6/0C)와 유사한 Kovar를 사용하고 있다.
그러나 금속베이스로 사용되는 Kovar는 그 내부 성분이 29 wt% Ni, 17 wt% Co, 54 wt% Fe로 이루어져 있는데, 이 성분 중 Co(코발트)의 가격이 고가이므로 원재료비의 부담이 있었다. 이러한 이유로 금속베이스를 저가의 Cu/SUS/Cu, Cu/Invar/Cu를 사용하기도 하지만 이 Cu/SUS/Cu, Cu/Invar/Cu는 Si와 팽창계수 차이 심하여 실리콘 칩을 페키징 상태인 아닌 bare 칩 상태로 모듈에 직접 실장 시키는 경우 실장 후 냉각하여 솔더부분, 칩 및 모듈 자체에서 받고 있는 잔류응력의 영향에 의하여 신뢰성이 현저히 떨어지며 그에 따라 수명 또한 짧아지는 문제점이 있었다.
이에 본 발명은 이와 같은 종래 LTCC-M에서 금속베이스의 문제점을 해결하기위해 안출된 것으로 LTCC-M의 구성소자 중 금속베이스의 성분을 실리콘(Si)과 팽창계수가 비슷한 Ni 42 합금을 이용함으로서 수율 및 생산성을 높일 수 있도록 한 니켈42 합금을 이용한 금속상 저온 동시 소성 세라믹 기판을 제공함에 그 목적이 있다.
한편, 이와같은 목적을 이루기 위해 본 발명은 금속베이스를 전처리하고, 그린쉬트를 적층한 후 금속베이스에 동시 소성하는 LTCC-M 모듈제작에 있어서, 상기 금속베이스의 재료를 실리콘(Si)과 팽창계수가 비슷한 Ni 42 합금을 사용하는 것을 특징으로 한다.
그리고 상기 금속베이스의 두께는 0.25 - 2.0mm이고 그 금속베이스의 표면은 Ni strip 혹은 Ni/Cu strip을 이용하여 글레딩(cladding)작업 또는 도금작업에 의하여 Ni 혹은 Ni/Cu층이 생성되는 것을 특징으로 한다.
또한, 상기 금속베이스에 생성된 Ni 혹은 Ni/Cu층의 두께는 각각 10-50㎛이고 상기 금속베이스인 Ni 42 합금에 Ni 혹은 Ni/Cu foil을 diffusion 본딩방법으로 800-1000oC에서 30-180분간 유지시간에 10-50MPa 의 압력을 가하여 접합시키는 것을 특징으로 한다.
도 1은 일반적인 금속상 저온 동시소성 세라믹 기판의 단면도.
도 2a 내지 도 2f는 본 발명에 따른 금속상 저온 동시 소성 세라믹 기판용 금속 베이스의 준비과정을 보여주는 도면.
도 3a 내지 도3e는 LTCC-M 기판용 제작공정에서 본 발명에 따른 그린 쉬트의 준비하는 과정을 설명하는 도면.
도 4는 LTCC-M 기판용 제작공정에서 준비된 그린 테이프에 본 발명의 금속베이스를 적층한 도면.
〈 도면의 주요 부분에 대한 부호의 설명 〉
100 : 금속베이스 106 : 금속산화물
108 : 접합층 110 : 소성접합층
112 : 접착제 130 : 베이스 판
200 : 그린쉬트 202 : 바이어
204 : 인쇄패턴 210 : 적층테이프
300 : LTCC-M 기판
이하, 본 발명을 첨부된 예시 도면에 의거 상세히 설명한다.
본 발명에 따른 Ni 42 합금을 이용한 LTCC-M 모듈제작을 공정 순서에 따라 크게 금속베이스를 이용하여 베이스 판을 준비하는 과정과 그린쉬트를 이용하여 적층테이프를 준비하는 과정 및 이 준비된 베이스판 과 적층테이프를 기초로 하여 실질적인 LTCC-M 기판을 제작하는 과정으로 이루어진다.
여기서 베이스 판(130)을 준비하는 과정은 도 2a 내지 도 2f에 도시된 바와같이 먼저 재질이 Ni 42 합금인 금속베이스(100)를 원하는 사이즈로 절삭하여 준비한다. 이때, 그 금속베이스(100)의 두께는 0.25 내지 2.0mm의 두께를 갖도록 한다. 그리고 이 준비된 금속베이스(100)에 재질이 Ni 또는 Ni/Cu층(105)을 도금작업, 클레딩(cladding), diffusion 본딩방법을 이용하여 형성시킨다.
여기서 diffusion 본딩방법에 의한 Ni 또는 Cu/Ni층 형성방법은 10 내지 50 ㎛ 두께의 박막을 지그에 배열시킨 후 불활성 개스 분위기 또는 진공중의 분위기에서 800 내지 1000oC에서 30분 내지 90분동안 10 내지 50MPa의 압력을 가함으로서 형성된다.
즉, 이와같이 금속베이스(100)에 Ni 또는 Cu/Ni층 형성을 3가지 방법의 택일으로 형성하고, 표면에 열처리에 의하여 금속산화물(106)을 형성시킨다. 이 금속산화물(106)의 표면에 유약을 인쇄하여 접합층(108)을 형성한다. 그 후 이 접합층(108)을 소성(燒成)하여 소성접합층(110)을 형성한다. 그리고 이 금속산화물(106)의 표면에 형성된 소성접합층(110)에 결합제(binder) 및 용제( solvent)로 구성된 접착제(112)를 접착함으로서 최종적으로 베이스 판(130)의 준비과정은 완료된다.
다음에는 그린쉬트를 이용한 적층테이프(210)를 준비하는 과정은 도 3a내지 도 3e에 도시된 바와같이 먼저 결정화유리, 비 결정유리 및 충전재를 예비 혼합 후에 이 혼합된 물질에 결합제(binder), 가소제(plasticizer) 및 용제(solvent)를 혼합하여 공지된 doctor-blade 방법으로 건조 두께가 100 내지 200 ㎛ 정도의 그린쉬트(200)를 생성한다.
이후 이 그린쉬트(200)에 최종 모듈 내부에 다층회로를 구성하고자 층간 회로를 연결할 수 있는 비아(202)를 펀처(puncher)를 통해 형성한다. 그리고 각층의 알맞은 회로를 스크린 인쇄기를 이용하여 페이스트로 인쇄함으로서 도 11에 도시된 바와가 같이 원하는 수 만큼의 다수의 회로패턴(204)을 형성된 그린쉬트(200) 가 형성한다.
그리고 상기 다수의 회로가 인쇄된 그린쉬트(200)를 건조시킨 후 도 12에 도시된 바와 같이 각각의 층을 이루는 그린쉬트(200)를 적층(lamination)하여, 하나의 성형체인 적층테이프(210)를 형성하게 된다.
다음에는 상기 준비된 베이스 판(130) 및 적층 테이프(210)를 기초로 하여 최종적인 LTCC-M기판(300)을 제작하는 공정을 살펴보면 다음과 같다.
먼저, 준비된 베이스판(130)위에 적층테이프(210)를 올려 놓고 다시 가압하여 동시 적층(Co-Lamination) 및 동시 소성(Co-firing)에 의해 성형한다. 여기서 베이스판(130)을 적층테이프(210)와 동시 적층하는 이유는 적증테이프(210)가 소성시 x-y방향 수축에 의해 기판이 변형됨을 방지함이다. 그러므로 이와 같은 동시소성이 끝나면 도 13에 도시된 바와 같이 다수의 모듈이 형성되어 있는 LTCC-M 기판(300)이 완성된다. 또한, 이 LTCC-M 기판(300)에는 상부도체 및 오버글래즈를 인쇄하는 등의 작업이 추가되며, 그 밖의 표면 실장부품의 납땜, 베어 IC 또는 플립 칩의 결합 및 모듈 치수 절삭등을 거쳐 LTCC-M 모듈은 완성된다.
한편,이와같은 LTCC-M 기판(300)에 실리콘 칩은 와이어 본딩( wire-bonding) 혹은 플립 쉽 본딩(filp ship-bonding) 형태로 실장하는데, 이때 와이어 본딩을 사용하는 경우 실리콘(Si) 칩을 엑포시 혹은 납땜을 이용하여 모듈 표면에 접착하고 열처리를 하게 된다. 이때 금속베이스는 Ni 42 합금이므로 실리콘 칩을 페키징 상태가 아닌 베어 칩 상태로 모듈에 실장함에 있어 잔류응력에 따른 영향은 최소화 된다.
이상 설명에서와 같이 본 발명은 LTCC-M 기판에서 금속베이스를 Kovar 대신 열 팽창계수 측면에서 Si(α=4×10-6/0C)에 유사한 Ni 42합금을 사용함으로서 모듈제작에 따른 플립 칩 본딩작업에 유리하고 가격적인 측면에서 Kovar에 비하여 1/3수준이므로 경제적으로 우수하다. 그러므로 LTCC-M 공정에 따라 금속베이스에 의하여 모듈이 기계적으로 수축하는 것으로 방지함으로 사용 유효 면적이 늘고 수율이 높아지는 효과가 있다.
또한, 실리콘 칩을 페키징 상태인 아닌 bare 칩 상태로 모듈에 직접 실장시키는 경우 실장 후 냉각하여 솔더부분, 칩 및 모듈 자체에서 받고 있는 잔류응력의 영향을 최소화하여 제품의 신뢰성이 향상되는 효과가 있다.

Claims (5)

  1. 베이스 판(130)의 준비과정과 그린쉬트를 이용한 적층테이프(210)의 준비과정 후에 이 베이스판에 적층된 적층테이프를 동시 적층시킨 후에 동시소성을 통해 LTCC-M 기판(300)을 형성하고, 이 LTCC-M 기판(300)에 상부도체 및 오버글래즈를 인쇄 그밖의 표면 실장부품의 납땜등을 통한 LTCC-M 모듈을 제작에 있어서,
    상기 베이스판(130)의 준비과정에서 금속베이스(100)의 재료를 실리콘(Si)과 열 팽창계수가 비슷한 Ni 42합금을 사용하는 것을 특징으로 하는 니켈42 합금을 이용한 금속상 저온 동시 소성 세라믹 기판.
  2. 제 1항에 있어서, 상기 금속베이스(100)인 Ni 42합금은 0.25 내지 2.0mm의 두께를 갖는 것을 특징으로 하는 니켈42 합금을 이용한 금속상 저온 동시소성 세라믹 기판.
  3. 제 1항에 있어서, 상기 금속베이스(100)인 Ni 42합금의 표면을 Ni strip 혹은 Ni/Cu strip을 이용하여 글레딩(Cladding)작업 또는 도금작업에 의하여 Ni 혹은 Ni/Cu층이 생성되는 것을 특징으로 하는 니켈42 합금을 이용한 금속상 저온 동시소성 세라믹 기판.
  4. 제 1항에 있어서, 상기 금속베이스(100)인 Ni 42 합금에 Ni 혹은 Ni/Cu 박막 을 diffusion 본딩 방법으로 800-1000oC에서 30-180분간 유지시간에 10-50MPa 의 압력을 가하여 접합시키는 것을 특징으로 하는 니켈42 합금을 이용한 금속상 저온 동시소성 세라믹 기판.
  5. 제 3항에 있어서, 금속베이스(100)인 Ni 42합금의 표면에 생성되는 Ni 혹은 Ni/Cu층의 두께는 10 내지 50 ㎛로 하는 것을 특징으로 하는 니켈42 합금을 이용한 금속상 저온 동시소성 세라믹 기판.
KR1019980061756A 1998-12-30 1998-12-30 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판 KR100285089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061756A KR100285089B1 (ko) 1998-12-30 1998-12-30 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061756A KR100285089B1 (ko) 1998-12-30 1998-12-30 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판

Publications (2)

Publication Number Publication Date
KR20000045205A KR20000045205A (ko) 2000-07-15
KR100285089B1 true KR100285089B1 (ko) 2001-03-15

Family

ID=19568460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061756A KR100285089B1 (ko) 1998-12-30 1998-12-30 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판

Country Status (1)

Country Link
KR (1) KR100285089B1 (ko)

Also Published As

Publication number Publication date
KR20000045205A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
US6432239B1 (en) Method of producing ceramic multilayer substrate
US8683682B2 (en) Method for the production of a metal-ceramic substrate
US5277724A (en) Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
KR20040031680A (ko) 전자 장치 및 그 제조 방법
JPH07176864A (ja) 多層セラミック基板の製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR100285089B1 (ko) 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2006140513A (ja) セラミック多層基板の製造方法
JP4329253B2 (ja) フリップチップ用セラミック多層基板の製造方法
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
CN110265363B (zh) 用于封装四个二极管且原位替换sop8塑封器件的陶瓷外壳及其制备方法
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
KR100388279B1 (ko) Mcm-c 모듈부품의 고주파용 수동소자 내장기판
KR100696859B1 (ko) 금속상 저온 동시 소성 세라믹 기판 제조 방법
KR100302371B1 (ko) 저온동시소성세라믹기판및그제조방법
JPH02146791A (ja) 混成集積回路用多層配線回路を有するハーメチックパッケージ構造体およびその製造方法
JPH07202372A (ja) セラミック配線基板とその製造方法及びその実装構造
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
JP2006041241A (ja) セラミック配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee