KR100284762B1 - 반도체 레이저 다이오드 및 그 제조 방법 - Google Patents

반도체 레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100284762B1
KR100284762B1 KR1019940015230A KR19940015230A KR100284762B1 KR 100284762 B1 KR100284762 B1 KR 100284762B1 KR 1019940015230 A KR1019940015230 A KR 1019940015230A KR 19940015230 A KR19940015230 A KR 19940015230A KR 100284762 B1 KR100284762 B1 KR 100284762B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist
flat bottom
laser diode
cap layer
Prior art date
Application number
KR1019940015230A
Other languages
English (en)
Other versions
KR960002992A (ko
Inventor
김택
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019940015230A priority Critical patent/KR100284762B1/ko
Publication of KR960002992A publication Critical patent/KR960002992A/ko
Application granted granted Critical
Publication of KR100284762B1 publication Critical patent/KR100284762B1/ko

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

본 발명은 SAS 구조의 반도체 레이저 다이오드에 관한 것으로, 상세하게는 포토레지스트에 대한 적절한 노광과 정류성 접촉에 의한 선택적 전류 차단 효과를 이용한 SAS 구조의 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
즉, 본 발명에 따른 레이저 다이오드는 평저부 V자형 굴곡이 형성된 적층 상면에 포토레지스트를 스핀 코팅하고, 이 스핀 코팅된 포토레지스트의 유동성으로 평활화된 도포면과 상기 굴곡 적층의 평저부 및 어깨부와의 도포 두께차를 이용하여, 어깨부 상면의 두께 만큼의 포토레지스트 만 노광 현상하여 제거하는 방법으로 서로 다른 에너지 밴드 갭을 갖는 층을 동일 평면에 형성하여 금속 전극을 형성함으로써, 금속 전극과 중앙 굴곡부는 저항성 접촉을 이루게하여 통전 가능하게 하고, 양쪽 어깨부에서는 정류성 접촉을 이루게하여 쇼트키 장벽에 의해 전류가 차단되게 한 것이다. 따라서 중앙 굴곡부의 캡층으로 주입된 전류가 원활하게 평저면을 통하여 활성층의 활성 영역(평저부)에 주입되므로 소자의 효율이 높아지고, 또한 제작 공정이 간단하고 용이하여 생산성이 향상되는 효과가 있다.

Description

반도체 레이저 다이오드 및 그 제조 방법
제1도 내지 제5도는 종래의 SAS구조의 레이저 다이오드의 제조 공정단계별 수직 단면도로서,
제1도는 에피택시 성장 후의 수직 단면도이고,
제2도는 포토레지스트를 도포하고 현상한 후의 수직 단면도이고,
제3도는 현상된 포토레지스트를 이용하여 절연층을 선택적으로 식각한 후의 수직 단면도이고,
제4도는 잔류 포토레지스트 제거후의 수직 단면도이고,
제5도는 저항성 접촉 전극으로 금속을 증착하여 소자를 완성한 후의 수직 단면도이다.
제6도 내지 제9도는 본 발명에 따른 SAS 구조의 레이저 다이오드의 제조 공정 단계별 수직 단면도로서,
제6도는 에피택시 성장한 다음 포토레지스트를 전면에 스핀 도포한 후의 수직 단면도이고,
제7도는 포토레지스트에 적당히 노광한 다음 현상한 후의 수직 단면도이고,
제8도는 현상후의 잔류 포토레지스트 양측면의 캡층을 식각한 후의 수직 단면도.
제9도는 잔류 포토레지스트를 제거하고 전극용 금속을 증착하여 소자를 완성한 후의 수직 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs 기판 2 : 하부 크래드층
3 : 활성층 4 : 상부 크래드층
5 : 캡층 6 : SiO2절연층
7 : 제1금속 전극 8 : 제2금속 전극
9 : 포토레지스트 11 : GaAs 기판
12 : 하부 크래드층 13 활성층
14 : 상부 크래드층 15 : 캡층
17 : 제1금속 전극 18 : 제2금속 전극
19 : 포토레지스트
본 발명은 SAS 구조의 반도체 레이저 다이오드에 관한 것으로, 상세하게는 포토레지스트에 대한 적절한 노광과 정류성 접촉에 의한 선택적 전류 차단 효과를 이용한 SAS 구조의 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 레이저 다이오드는 기체 및 고체 레이저 장치에 비해 소형, 경량이며, 전류에 의한 직접 변조가 가능하여 산업상 널리 이용되고 있다.
제1도 내지 제5도는 종래의 SAS 구조의 레이저 다이오드의 제조 공정 단계별 수직 단면도이다. 제5도의 완성된 소자의 수직 단면도를 통해 그 구조를 살펴보면 다음과 같다.
상부에 평저면을 가지는 V자형 홈(groove)이 형성된 GaAs 기판(1) 상부에 하부 크래드층(2), 활성층(3), 상부 크래드층(4) 및 캡층(5)이 순차로 에피택시 성장되어 있다. 그리고 평저면의 V자형 홈(groove) 구조를 가지는 캡층(5) 상면 및 기판 저면에 전극용 금속(7,8)이 증착되며, 이 금속 전극(7)과 캡층(5)의 양쪽 어깨부 사이에 SiO2절연층(6)이 형성되어 전류를 차단하는 구실을 하여 그 중앙의 평저부로만 전류가 흐르도록 제한하고 있다.
이와 같은 SAS 구조의 반도체 레이저 다이오드의 제조 방법은 다음과 같다.
먼저 제1도에 도시된 바와 같이, GaAs 기판(1) 상부에 평저면을 가지는 V자형 홈(groove)이 형성되고, 그 상부에 하부 크래드층(2), 활성층(3), 상부 크래드층(4) 및 캡층(5)이 순차로 에피택시 성장된다.
그리고 평저면의 V자형 홈(groove) 구조를 가지는 캡층(5) 상면에 SiO2절연층(6)이 형성된 다음 그 중앙의 평저부로만 전류가 흐르도록 제한하기 위하여 제2도에 도시된 바와 같이, 포토레지스트(9)를 도포하고, 제3도에 도시된 바와 같이 중앙 평저부의 절연층이 식각된다.
다음으로 제4도에 도시된 바와 같이, 잔류 포토레지스트(9)를 제거하고, 제5도에 도시된 바와 같이, 저항성 접촉 전극용의 금속(7, 8)증착되어 소자가 완성된다.
그러나 이상과 같이 제작되는 SAS 구조의 반도체 레이저 다이오드가 적절히 동작하기 위해서는 평저부 V-홈 위에 정착히 전류 통로를 형성하여 주어야 하는데, 이는 그 하부의 활성층의 평저부가 할성 영역이 되어야 하기 때문이다. 이와 같이 평저부 V-홈 위에 정확히 어라인(align)하여 SiO2절연층을 개구(opening)하는 것은 매우 어려우며, 따라서 어라인이 잘못되어 개구될 경우 전류가 활성층의 평저부 밖으로도 유입되어 빔 특성을 악화시키는 문제점을 야기시킨다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 포토레지스트에 대한 적절한 노광과 자기 정렬형 어라인으로 전류가 정확하게 활성층의 평저부로 유입되도록 하는 반도체 레이저 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 레이저 다이오드는, 그 상면에 평저면을 가지는 V자형 홈(groove)이 형성된 GaAs 기판과, 상기 기판 상면에 순차적으로 형성되어 상기 홈에 대응하는 V자형 홈을 가지는 하부 크래드층, 활성층, 상부 크래드층 및 캡층을 구비한 반도체 레이저 다이오드에 있어서, 상기 캡층은 상기 상부 크래드층의 평저부 V자형 홈에 형성되며, 상기 캡층 및 상기 하부 크래드층 상면에 금속 전극이 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 금속 전극은 상기 캡층과는 저항성 접촉 구조를 이루고, 상기 상부 크래드층과는 정류성 접촉 구조를 이루는 것이 바람직하다.
또한 상기와 같은 구조의 반도체 레이저 다이오드의 제조 방법은, 기판 상면에 평저면을 가지는 V자형 홈(groove)을 형성하는 단계와 상기 평저부 V자 홈이 형성된 기판 상면에 하부 크래드층, 활성충, 상부 크래드층 및 캡층을 순차로 에피택시 성장시키는 성장 단계와, 상기 성장 단계에서 형성된 평저부 V자형 홈을 가지는 캡층 상면에 절연층을 형성시키는 절연층 형성 단계와, 상기 절연층 상면에 포토레지스트를 평탄하게 도포하고 소정의 깊이까지만 일정하게 노광하는 노광 단계와, 상기 노광된 포토레지스트를 현상하여 상기 캡층의 양쪽 어깨부를 식각하는 식각 단계와, 상기 식각 단계에서 잔류된 포토레지스트를 제거하고 상기 캡층 상면 및 상기 상부 크래드층의 양쪽 어깨부 상면에 전극용 금속을 증착하는 금속 증착 단계를 포함하는 것을 특징으로 한다.
본 발명의 방법에 있어서, 상기 노광 단계는 빛을 소정의 시간 동안만 상기 포토레지스트에 쬐는 것이 바람직하다.
또한 본 발명의 방법에 있어서, 상기 식각 단계는 상기 캡층의 평저부를 제외한 어깨부가 완전히 식각되도록 상기 포토레지스트의 최저면 까지 식각하는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 레이저 다이오드 및 그 제조 방법을 설명한다.
제6도 내지 제9도는 본 발명에 따른 SAS 구조의 레이저 다이오드의 제조 공정 단계별 수직 단면도이다. 먼저 제9도의 소자 완성한 후의 수직 단면도를 통해 그 구조를 살펴보면 다음과 같다.
상부에 평저면을 가지는 V자형 홈(groove)이 형성된 GaAs 기판(11) 상부에 하부 크래드층(12), 활성층(13) 및 상부 크래드층(14)이 순차로 에피택시 성장된다. 그리고 평저면의 V자형 홈(groove) 구조를 가지는 상부 크래드층(14)의 평저 V자 굴곡부에는 캡층(15)이 상기 상부 크래드층의 어깨부 상면과 나란하도록 형성된다.
이와 같이 상부 크래드층(14)의 양쪽 어깨부 및 그 중앙의 캡층(15) 상면에 전극용 금속(17)이 증착되며, 기판(11) 저면에도 금속 전극(18)이 증착된다.
이와 같은 SAS 구조의 반도체 레이저 다이오드의 제조 방법은 다음과 같다.
먼저 제6도에 도시된 바와 같이, GaAs 기판(11) 상부에 평저면을 가지는 V자형 홈(groove)이 형성되고, 그 상부에 하부 크래드층(12), 활성층(13), 상부 크래드층(14) 및 캡층(15)이 순차로 에피택시 성장된다.
그리고 평저부 V자형 굴곡 구조를 가지는 캡층(15) 상면에 포토레지스트(19)를 스핀 코팅법으로 평탄하게 도포한다.
다음에 평탄하게 도포된 포토레지스트(19)에 상기 캡층(15)의 어깨부 상면에 도포된 포토레지스트 두께 까지만 노광되도록 일정 시간 동안만 노광한 다음, 제7도에 도시된 바와 같이, 노광된 부분을 현상하여 제거한다.
다음으로 제8도에 도시된 바와 같이, 포토레지스트(19)의 저면 까지 식각하여 캡층의 양쪽 어깨부가 완전히 제거되도록 한다.
다음에 잔류 포토레지스트(19)를 제거하고, 제9도에 도시된 바와 같이, 제1금속 전극(17) 및 제2금속 전극(18)을 증착하여 소자를 완성한다.
이렇게 제작된 반도체 레이저 다이오드는 상부의 GaAs 캡층(15)은 제1금속 전극(17)과는 저항성 접촉(ohmic contact)을 이루어 통전되나, 평저부 V자형 굴곡의 상부 크래드층(14)은 그 양쪽 어깨부 상면이 제1금속 전극과 정류성 접촉(rectifying contact)을 이루어 쇼트키 장벽(Schottky barrier)이 그 계면에 형성되기 때문에 전류가 차단된다.
따라서 주입된 전류가 효율적으로 캡층(15)이 형성된 굴곡부를 통하여 활성층(13)의 활성 영역(평저부)에 원활하게 주입되므로 소자의 효율이 높아진다. 또한 제작 공정이 간단하고 용이하여 생산성이 향상된다.
이상 설명한 바와 같이, 본 발명에 따른 레이저 다이오드는 평저부 V자형 굴곡이 형성된 적층 상면에 포토레지스트를 스핀 코팅하고, 이 스핀 코팅된 포토레지스트의 유동성으로 평활화된 도포면과 상기 굴곡 적층의 평저부 및 어깨부와의 도포 두께차를 이용하여, 어깨부 상면의 두께 만큼의 포토레지스트 만 노광 현상하여 제거하는 방법으로 서로 다른 에너지 밴드 갭을 갖는 층을 동일 평면에 형성하여 금속 전극을 형성함으로써, 금속 전극과 중앙 굴곡부는 저항성 접촉을 이루게하여 통전 가능하게 하고, 양쪽 어깨부에서는 정류성 접촉을 이루게하여 쇼트키 장벽에 의해 전류가 차단되게 한 것이다. 따라서 중앙 굴곡부의 캡층으로 주입된 전류가 원활하게 평저면을 통하여 활성층의 활성 영역(평저부)에 주입되므로 소자의 효율이 높아지고, 또한 제작 공정이 간단하고 용이하여 생산성이 향상되는 효과가 있다.

Claims (5)

  1. 그 상면에 평저면을 가지는 V자형 홈(groove)이 형성된 GaAs 기판과, 상기 기판 상면에 순차적으로 형성되어 상기 홈에 대응하는 V자형 홈을 가지는 하부 크래드층, 활성층, 상부 크래드층 및 캡층을 구비한 반도체 레이저 다이오드에 있어서, 상기 캡층은 상기 상부 크래드층의 평저부 v자형 홈에 형성되며, 상기 캡층 및 상기 하부 크래드층 상면에 금속 전극이 형성된 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제1항에 있어서, 상기 금속 전극은 상기 캡층과는 저항성 접촉 구조를 이루고, 상기 상부 크래드층과는 정류성 접촉 구조를 이루는 것을 특징으로 하는 반도체 레이저 다이오드.
  3. 기판 상면에 평저면을 가지는 V자형 홈(groove)을 형성하는 단계와, 상기 평저부 V자 홈이 형성된 기판 상면에 하부 크래드층, 활성층, 상부 크래드층 및 캡층을 순차로 에피택시 성장시키는 성장 단계와, 상기 성장 단계에서 형성된 평저부 V자형 홈을 가지는 캡층 상면에 절연층을 형성시키는 절연층 형성 단계와, 상기 절연층 상면에 포토레지스트를 평탄하게 도포하고 소정의 깊이까지만 일정하게 노광하는 노광 단계와, 상기 노광된 포토레지스트를 현상하여 상기 캡층의 양쪽 어깨부를 식각하는 식각 단계와, 상기 식각 단계에서 잔류된 포토레지스트를 제거하고 상기 캡층 상면 및 상기 상부 크래드층의 양쪽 어깨부 상면에 전극용 금속을 증착하는 금속 증착 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  4. 제3항에 있어서, 상기 노광 단계는 빛을 소정의 시간 동안만 상기 포토레지스트에 쬐는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  5. 제3항에 있어서, 상기 식각 단계는 상기 캡층의 평저부를 제외한 어깨부가 완전히 식각되도륙 상기 포토레지스트의 최저면 까지 식각하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
KR1019940015230A 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법 KR100284762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015230A KR100284762B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015230A KR100284762B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR960002992A KR960002992A (ko) 1996-01-26
KR100284762B1 true KR100284762B1 (ko) 2001-04-02

Family

ID=66689210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015230A KR100284762B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100284762B1 (ko)

Also Published As

Publication number Publication date
KR960002992A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US5474954A (en) Method of manufacturing semiconductor laser diode using self alignment
US4950622A (en) Method for manufacturing a surface emitting type AlGaAs/GaAs semiconductor laser diode
KR100203307B1 (ko) 레이저 다이오드의 제조방법
KR100284762B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
EP0591607A2 (en) Isolated semiconductor device and production method thereof
KR100489479B1 (ko) 반도체 레이저 다이오드 어레이 및 그 제조 방법
JP2001024279A (ja) 半導体レーザ素子の製造方法
US5824453A (en) Fabricating method of GaAs substrate having V-shaped grooves
JP2001085723A (ja) 太陽電池、及び太陽電池の製造方法
KR100284763B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
KR970018883A (ko) 레이저 다이오드 제조방법
JPH03101285A (ja) 半導体レーザ装置の製造方法
KR100330592B1 (ko) 반도체레이저다이오드및그제조방법
JPH0213944B2 (ko)
KR100261247B1 (ko) 레이저 다이오드의 제조방법
JPH04320027A (ja) 半導体装置の製造方法
JPS61216374A (ja) 半導体装置の製造方法
KR100200302B1 (ko) 레이저 다이오드 제조방법
JP2752535B2 (ja) 半導体レーザ装置及びその製造方法
JPS5830170A (ja) 化合物半導体素子およびその電極形成法
JPH01298784A (ja) 半導体レーザの製造方法
JPH0745901A (ja) 半導体装置の製造方法
JPH06104529A (ja) 半導体発光素子の溝形成方法
JPH0578196B2 (ko)
JPH05235487A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940629

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990219

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19940629

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051004

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060913

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20070927

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091110