KR100284763B1 - 반도체 레이저 다이오드 및 그 제조 방법 - Google Patents

반도체 레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100284763B1
KR100284763B1 KR1019940015232A KR19940015232A KR100284763B1 KR 100284763 B1 KR100284763 B1 KR 100284763B1 KR 1019940015232 A KR1019940015232 A KR 1019940015232A KR 19940015232 A KR19940015232 A KR 19940015232A KR 100284763 B1 KR100284763 B1 KR 100284763B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
laser diode
semiconductor laser
blocking layer
Prior art date
Application number
KR1019940015232A
Other languages
English (en)
Other versions
KR960002994A (ko
Inventor
김택
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019940015232A priority Critical patent/KR100284763B1/ko
Publication of KR960002994A publication Critical patent/KR960002994A/ko
Application granted granted Critical
Publication of KR100284763B1 publication Critical patent/KR100284763B1/ko

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그 제조 방법에 관한 것으로서, 상세하게는 III-V족 원소를 이용한 개선된 구조의 화합물 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
즉, 본 발명에 따른 반도체 레이저 다이오드는 전류 차단층의 중앙부를 비둘기 꼬리 모양으로 식각하고 제2크래드층을 그 상면이 평저면을 지닌 V자형 골짜기 모양으로 유기 금속 화학 증착법으로 형성하고 같은 모양의 활성층을 형성하는 방법으로, 전류 차단층의 어깨부와 활성층의 골짜기 경사면의 간격을 최대한 좁혀 줌으로써, 전류의 누설 통로가 좁아겨 누설 전류를 최소화할 수 있을 뿐만 아니라 소자의 구동 전류값이 낮아지고 효율이 높아겨 고출력 동작이 가능하다는 장점이 있다.
또한 전류 차단층의 어깨 부분에서 빔의 횡모드를 흡수하여 빔 특성이 향상되고 기본 모드에 유리한 장점이 있다.

Description

반도체 레이저 다이오드 및 그 제조 방법
제1도는 종래의 SAS 구조의 반도체 레이저 다이오드의 수직 단면도이고,
제2도 내지 제5도는 본 발명에 따른 반도체 레이저 다이오드의 제조단계별 공정 도로서,
제2도는 기판 상면에 전류 차단층을 성장시킨 후의 수직 단면도이고,
제3도는 전류 차단층의 중앙부를 선택적으로 식각한 후의 수직 단면도이고,
제4도는 선택적으로 식각된 전류 차단층 상면에 레이저 발진층 및 캡층을 성장시킨후의 수직 단면도이고,
제5도는 본 발명에 따른 반도체 레이저 다이오드의 완성 수직 단면도로서, 전극용 금속을 증착한 후의 수직 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs 기판 2 : 전류 차단층
3 : 제1크래드층 4 : 활성층
5 : 제2크래드층 6 : 캡층
7 : 제2 저항 접촉 금속 8 : 제1저항 접촉 금속
11 : GaAs 기판 12 : 전류 차단층
13 : 제1크래드층 14 : 활성층
15 : 제2크래드층 16 : 캡층
17 : 제2 저항 접촉 금속 18 : 제1저항 접촉 금속
본 발명은 반도체 레이저 다이오드 및 그 제조 방법에 관한 것으로서, 상세하게는 III-V족 원소를 이용한 개선된 구조의 화합물 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
반도체 레이저 다이오드는 고체 및 기체 레이저 장치에 비해 소형, 경량이며 소비 전력이 작고 직접 변조가 가능하기 때문에 점차 산업상의 응용 범위를 넓혀가고 있다.
제1도는 종레의 SAS(self alignment structure) 구조의 반도체 레이저 다이오드의 수직 단면도이다. 이도면에서 그 구조를 살펴보면 다음과 같다.
GaAs 기판(1) 양쪽 상면에 전류 차단층(2)이 형성되어 그 중앙부에 통전 채널이 형성되게 된다. 기판(1)의 중앙 상면 및 전류 차단층(2) 상면에는 제1크래드층(3) 및 활성층(4)이 U 자 굴곡을 이루도록 적층되어 있고, 그 위로는 제2크래드층(5) 및 캡층(6)이 평탄면으로 적층되어 있다. 그리고 기판(1) 및 캡층(6)의 각 외면에는 제1및 제2 저항 접촉 금속층들(7,8)이 증착되어 있다.
이와 같은 구조의 반도체 레이저 다이오드는 다음과 같이 제작된다.
GaAs 기판(1) 상면에 전류 차단층(2)이 1차 에피택시로 성장된 다음 사진 식각 공정으로 그 중앙부가 식각되어 통전 채널이 형성된다.
그리고 통전 채널이 형성된 기판(1)의 중앙 상면 및 전류 차단층(2) 상면에 제1크래드층(3), 활성층(4), 제2크래드층(5) 및 캡층(6)이 2차 에피택시로 순차 적층된다. 이때 제1크래드층(3) 및 활성층(4)은 기상 성장법의 특성에 의해 통전 채널과 같은 굴곡을 유지하며 성장하게 되며, 제2크래드층(50)은 평탄면을 가지도록 성장된다.
또한 기판(1) 및 캡층(6)의 각 외면에는 제1및 제2 저항 접촉 금속층들(7,8)이 증착되어 소자가 완성된다.
그러나 이와 같은 구조의 레이저 다이오드는 굴곡 도파(bent waveguide)로서 비점 수차가 작고 단일 모드에 적합하나 전류 차단층과 활성층 간의 거리가 멀어 (1㎛ 이상) 전류 퍼짐(current spreading)이 발생하며, 기상 성장법의 특성상 (100)면으로 이루어진 기판 보다는 고지수면으로 이루어진 기판에서의 성장 속도가 빠르기 때문에 특히 경사면에서의 활성층과 전류 차단층간의 거리가 더욱 멀어 전류 퍼짐이 심하게 일어나 소자의 효율을 감소시켜 구동 전류값을 높이고 고출력 동작을 방해한다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 통전 채널을 통과한 전류가 활성층의 계곡부 밖으로 확산되어 나가는 것을 방지해 줄 수 있는 반도체 레이저 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 다이오드는, 기판 상부에 전류 차단층과, 제1크래드층, 활성층 및 제2크래드층이 순차로 적층되어 형성된 레이저 발진층과, 캡층으로 이루어진 반도체 레이저 다이오드에 있어서, 상기 전류 차단층은 그 중앙에 상협하광의 사다리꼴 단면의 스트라이프 형으로 식각된 통전 채널을 가지며, 상기 제1크래드층은 상기 전류 차단층 상면과 상기 통전 채널을 채우도록 성장되어 그 상면이 상기 통전 채널에 대웅하는 평저부의 V자형으로 형성되며, 상기 활성층은 상기 제1크래드층 상면에 성장되어 그 중앙부가 상기 평저부의 V자형으로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 전류 차단층의 상협하광의 사다리꼴구조의 스트립형으로 식각된 통전 채널에 있어서의 스트립 방향은 [110] 인 것이 바람직하며, 제1크래드층의 두께는 1㎛이하인 것이 바람직하며, 상기 활성층의 경사면과 상기 전류 차단층의 어깨부의 최단 간격은 0.2㎛ 이하인 것이 바람직하다.
또한 이와 같은 구조의 레이저 다이오드를 제조하는 방법은, 기판 상면에 전류 차단층을 에피택시 성장시키는 제1차 성장 단계와, 상기 제1차 성장 단계에서 성장된 전류 차단층의 중앙부를 사진 식각법으로 식각하여 통전 채널용의 상협하광 사다리꼴 구조의 개구부를 스트립형으로 식각하는 식각 단계와, 상기 식각 단계에서 식각된 개구부를 기상 성장법으로 매립하면서 제1크래드층을 성장시키고, 활성층, 제2크래드층 및 캡층을 순차적으로 성장시키는 제2성장 단계를 포함하는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 반도체 레이저 다이오드 및 그 제조 방법을 설명한다.
제2도 내지 제5도는 본 발명에 따른 반도체 레이저 다이오드의 제조 단계별 공정도로서, 먼저 제5도는 본 발명에 따른 반도체 레이저 다이오드의 완성 수직 단면도로 부터 그 구조를 살펴보면 다음과 같다.
GaAs 기판(11) 양쪽 상면에 전류 차단층(12)이 형성되어 그 중앙부에 통전 채널이 비둘기 꼬리 모양으로 형성되게 된다. 기판(11)의 중앙 상면 및 전류 차단층(2) 상면에는 제1크래드층(13)이 적층되어 그 상면이 평저면을 지닌 V 자 굴곡을 이루도록 형성되게 하여 전류 차단층(12)의 어깨부와 활성층(14)의 굴곡의 경사부를 좁게한다. 이렇게 함으로써, 전류의 확산 통로가 최대한 좁게되어 확산 전류가 차단된다.
또한 제1크래드층(13) 위로는 활성층(14)이 역시 그 중앙부에 평저면을 지닌 V자 굴곡 형태로 적층되고, 그 상면에 제2크래드층(15) 및 캡층(16)이 평탄면으로 적층된다. 그리고 기판(11) 및 캡층(16)의 각 외면에는 제1및 제2저항 접촉 금속층들(17,18)이 증착된다.
이와 같이 전류 차단층의 중앙부를 비둘기 꼬리 모양으로 식각하고 제2크래드층을 그 상면이 평저면을 지닌 V자형 골짜기 모양으로 형성되게 하면, 그상부에 형성되는 활성층도 같은 모양의 굴곡을 가지게 되어, 전류 차단층의 어깨부와 활성층의 골짜기 경사면의 간격이 최대한 좁아지므로 전류의 누설 통로가 좁아져 누설 전류를 최소화할 수 있다.
따라서 소자의 구동 전류값이 낮아지고 효율이 높아져 고출력을 실현할 수 있게 된다.
이상과 같은 구조의 반도체 레이저 다이오드는 다음과 같이 제작된다.
GaAs 기판(11) 상면에 전류 차단층(12)을, 제2도에 도시된 바와 같이, 1차 에피택시로 성장시킨 다음, 통상의 습식 식각 공정으로 그 중앙부를 식각하여 제3도에 도시된 것과 같은, 비둘기 꼬리 모양의 통전 채널이 되는 개구부를 형성한다.이때 개구부는 스트립 형태로 형성되는데 이 스트립의 방향을 [110] 방향으로 하여비둘기 꼬리 모양으로 식각되게 한다. 전류 제한 층(12)은 역 메사형 구조가 된다.
그리고 통전 채널이 형성된 기판(11)의 중앙 상면 및 전류 차단층(12) 상면에 제1크래드층(13)을 MOCVD기법으로 증착시켜, 제4도에 도시된 것과 같이, 그 상면이 평저면을 지닌 V자 굴곡 모양이 되도록 성장시키며, 연이어 활성층(14), 제2크래드층(15) 및 캡층(16)을 순차로 적층하는 2차 에피택시 공정을 실시한다. 이때 제1크래드층(13)의 상면 및 활성층(14)은 통전 채널과 같은 평저면을 지닌 V자형 골짜기 모양으로 형성되도록 성장되도록 하며, 제2크래드층(15)은 평탄면을 가지도록 유기 금속 화학 기상 증착법(MOCVD)에 의해 성장되도록 한다.
이와 같이 전류 차단층(12)의 어깨부와 활성층의 골짜기의 경사부의 간격을 최대한 좁혀 줌으로써 전류 확산(current spreading)을 방지할 수 있게 된다. 따라서 활성층의 활성 영역(골짜기의 평저부) 하부에 성장된 제1크래드층(13)의 두께는 약 1㎛를 유지하여도 경사면에서 전류 차단층과 활성층간의 간격은 약 0.2㎛ 이하가 되어 전류 누설(퍼짐 )이 최소화된다.
또한 제5도에 도시된 바와 같이, 기판(11) 및 캡층(16)의 각 외면에는 제1및 제2저항 접촉 금속층들(17, 18)이 증착되어 소자가 완성된다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 레이저 다이오드는 전류 차단층의 중앙부를 비둘기 꼬리 모양으로 식각하고 제2크래드층을 그 상면이 평저면을 지닌 V자형 골짜기 모양으로 유기 금속 화학 증착법으로 형성하고 같은 모양의 활성층을 형성하는 방법으로, 전류 차단층의 어깨부와 활성층의 골짜기 경사면의 간격을 최대한 좁혀 줌으로써, 전류의 누설 통로가 좁아져 누설 전류를 최소화할 수 있을뿐만 아니라 소자의 구동 전류값이 낮아지고 효율이 높아져 고출력 동작이 가능하다는 장점이 있다.
또한 전류 차단층의 어깨 부분에서 빔의 횡모드를 흡수하여 빔 특성이 향상되고 기본 모드에 유리한 장점이 있다.

Claims (7)

  1. 기판 상부에 전류 차단층과, 제1크래드층, 활성층 및 제2크래드층이 순차로 적층되어 형성된 레이저 발진층과, 캡층으로 이루어진 반도체 레이저 다이오드에 있어서, 상기 전류 차단층은 그 중앙에 상협하광의 사다리꼴 단면의 스트립형으로 식각된 통전 채널을 가지며, 상기 제1크래드층은 상기 전류 차단층 상면과 상기 통전 채널을 채우도록 성장되어 그 상면이 상기 통전 채널에 대응하는 평저부의 V자형으로 형성되며, 상기 활성층은 상기 제1크래드층 상면에 성장되어 그 중앙부가 상기 평저부의 V자형으로 형성된 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제1항에 있어서, 상기 전류 차단층의 상협하광의 사다리꼴 구조의 스트립형으로 식각된 통전 채널의 스트립 방향이 [110] 인 것을 특징으로 하는 반도체 레이저 다이오드.
  3. 제1항에 있어서, 제1크래드층의 두께가 1㎛이하인 것을 특징으로 하는 반도체 레이저 다이오드.
  4. 제3항에 있어서, 상기 활성층의 경사면과 상기 전류 차단층의 어깨부의 최단 간격이 0.2㎛ 이하인 것을 특징으로 하는 반도체 레이저 다이오드.
  5. 기판 상면에 전류 차단층을 에피택시 성장시키는 제1차 성장단계와, 상기 제1차 성장 단계에서 성장된 전류 차단층의 중앙부를 사진 식각법으로 식각하여 통전 채널용의 상협하광 사다리꼴 구존의 개구부를 스트립형으로 식각하는 식각 단계와, 상기 식각 단계에서 식각된 개구부를 기상 성장법으로 매립하면서 제1크래드층을 성장시키고, 활성층, 제2크래드층 및 캡층을 순차적으로 성장시키는 제2성장 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  6. 제5항에 있어서, 상기 기상 성장법은 유기 금속 기상 성장법인 것을 특징으로 하는 반도체 레이저 다이오드.
  7. 제5항에 있어서, 상기 식각 단계는 전류 차단층의 중앙부를 [110] 방향의 스트립으로 식각하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
KR1019940015232A 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법 KR100284763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015232A KR100284763B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015232A KR100284763B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR960002994A KR960002994A (ko) 1996-01-26
KR100284763B1 true KR100284763B1 (ko) 2001-04-02

Family

ID=66688930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015232A KR100284763B1 (ko) 1994-06-29 1994-06-29 반도체 레이저 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100284763B1 (ko)

Also Published As

Publication number Publication date
KR960002994A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
KR960014732B1 (ko) Rwg형 반도체 레이저장치 및 제조방법
US5093278A (en) Method of manufacturing a semiconductor laser
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US5149670A (en) Method for producing semiconductor light emitting device
KR100284763B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
US5518954A (en) Method for fabricating a semiconductor laser
US4416011A (en) Semiconductor light emitting device
KR100584333B1 (ko) 반도체 레이저 장치 및 그 제조방법
US4841535A (en) Semiconductor laser device
US5111471A (en) Semiconductor laser device
KR100281919B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JPH077232A (ja) 光半導体装置
JPH1056200A (ja) 発光ダイオードおよびその製造方法
US20030062517A1 (en) Semiconductor device with current confinement structure
KR100244237B1 (ko) 매립형 반도체 레이저 다이오드
KR100681294B1 (ko) 반도체 레이저 소자 및 그 제조 방법
KR100363240B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR100265804B1 (ko) 반도체 레이저 다이오드
KR100200304B1 (ko) 레이저 다이오드 제조방법
KR100284766B1 (ko) 반도체 레이저 다이오드와 그 어레이 및 그 제조 방법
KR100311459B1 (ko) 레이져다이오드의제조방법
KR100896371B1 (ko) 질화물 반도체 레이저 다이오드 제조 방법
CN118117442A (zh) Vcsel器件的制作方法及vcsel器件
JPS5834988A (ja) 半導体レ−ザの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee