KR100278915B1 - 반도체 소자의 감광막 패턴 제조방법 - Google Patents
반도체 소자의 감광막 패턴 제조방법 Download PDFInfo
- Publication number
- KR100278915B1 KR100278915B1 KR1019940028183A KR19940028183A KR100278915B1 KR 100278915 B1 KR100278915 B1 KR 100278915B1 KR 1019940028183 A KR1019940028183 A KR 1019940028183A KR 19940028183 A KR19940028183 A KR 19940028183A KR 100278915 B1 KR100278915 B1 KR 100278915B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive film
- chemically amplified
- pattern
- amplified photosensitive
- polymer layer
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체소자의 감광막 패턴 제조방법에 관한것으로서, 소프트 베이크를 실시한 화학증폭형 감광막의 노광 공정 전 또는 후에 반도체 기판과 감광막과의 접착력을 향상시키는 물질을 이용하여 기상 프라임 방법으로 감광막상에 폴리머층을 형성하고 후속 공정을 진행하여 화학 증폭형 감광막 패턴을 형성하였으므로, 공기중의 오염원에 의한 감광막의 불용해층 생성이 방지되어 공정이 간단하고 T-탑 현상이나 패턴간의 브릿지등이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자의 감광막패턴 제조방법에 관한것으로서, 특히 화학증폭형 감광막이 노광 공정전.후 그리고 포스트 익스포저 베이크(post exposure bake; 이하 PEB라 칭함) 공정 전에는 매우 불안정한데 그 상측에 보호막을 형성하여 화학적인 오염을 방지하여 공정이 간단하고 안정된 패턴을 형성하여 공정수율을 향상시킬 수 있는 반도체소자의 감광막 패턴 제조방법에 관한것이다.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 감광막패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다. 따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되어 많은 연구가 진행되고 있다.
또한 반도체 장치 전반에 걸친 고집적화 추세에 따라 감광막 패턴의 미세화가 필수 요건이며, 이를 위하여 축소노광 장비인 스테퍼의 광분해능 향상이 필요하다.
상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소 노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다.
일반적으로 비교적 큰 파장의 빛에 노광되는 용해억제 저지형 감광막 패턴 제조공정을 살펴보면 다음과 같다.
먼저, 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 패턴을 형성하고자하는 기판 상에 균일한 두께로 도포하여 감광막을 형성한 후, 비교적 낮은 온도, 예를들어 70~120℃ 정도의 온도에서 소프트 베이크(soft bake) 하고, 축소노광장치로 노광 마스크를 통하여 빛을 선택적으로 조사하여 패턴으로 예정된 부분을 중합시킨다. 그후, 상기 노광 공정을 진행한 웨이퍼를 열처리 장치에서 80~130℃의 온도로 60~120초간 열처리하는 PEB 공정을 실시한다. 그다음 티.엠.에이.에이치(tetra methylammonium hydroxide)를 주원료로 하는 약알카리성 현상액을 사용하여 상기 감광막의 노광/비노광 영역들을 선택적으로 제거하고, 상기 웨이퍼를 탈이온수로 세척하고, 건조시켜 감광막 패턴을 형성한다.
상기와 같은 용해억제 저지형 감광막패턴으로는 고집적화에 한계가 있으므로 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultraviolet), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF레이저를 광원으로 사용하는 축소노광장치를 이용하는데, 상기의 원자외선 축소노광장치들은 광원의 세기가 5~20mj/㎠ 으로 통상의 G 또는 i라인 광원에 비해 약 1/10 정도로 매우 약하다.
따라서 원자외선을 광원으로 사용하는 감광막은 용해억제 저지형 감광막에 비해 광감도가 매우 높아야 하며, 이러한 필요성에 의해 화학증폭형 감광막(chemical amplification resist)이 사용되고 있다.
도시되어 있지는 않으나, 종래 반도체소자의 화학증폭형 감광막 패턴 제조방법은 살펴보면 다음과 같다.
먼저, 패턴 형성이 예정된 반도체기판 상에 비노광 영역이 패턴이 되는 포지티브 화학증폭형 감광막을 도포한 후, 소프트 베이크(soft bake; 이하 SB라 칭함) 열처리를 실시한다. 그다음 선택 노광을 실시하고, 상기 화학증폭형 감광막을 PEB 한 후, 현상 공정으로 패턴이 아닌 부분을 제거하여 화학증폭형 감광막 패턴을 형성한다.
여기서 상기 선택 노광 공정시의 광에너지에 의하여 화학증폭형 감광막내의 광감응제가 분해되어 강산이 발생되는 광화학 반응이 일어나며, 상기에서 발생된 강산이 PEB 공정시의 열에너지에 의하여 촉매 역할을 수행하여 노광 지역의 폴리머를 변환시켜 분자량을 작게한다. 이때 상기 화학 증폭형 감광막이 네가티브형이면 노광지역의 폴리머는 분자량이 커진다.
따라서, 상기 화학 증폭형 감광막은 노광 공정에서 현상까지 수시간이 소요되는 종래 용해억제 저지형 감광막에 비해 감광제의 감광도가 매우 높으며, 노광 에너지, 열처리 온도 및 시간, 주변의 화학 오염 농도등에 민감하여, 이러한 요인들이 현상후의 감광막 패턴의 선폭 및 프로파일에 영향을 미친다.
즉 상기와 같은 종래 화학 증폭형 감광막 패턴 제조공정은 공기중에 노출될때 또는 노광공정후에 화학성분의 변화폭이 매우 커지는데 비해 화학반응 시간의 정밀한 조절이 어려워 선폭 변화가 크므로 임계크기(critical dimension) 조절이 어렵다.
또한 화학증폭형 감광막은 노광 공정 전.후에서 PEB 공정전까지 공기중에 노출되는 동안 상측 표면이 공기중에 수 ppm 존재하는 오염원, 예를 들어 암모니아나 아민등의 화학 성분과 접촉되어 쉽게 반응하는 에어본(airbone) 오염이 발생하여 후속 현상 공정시 화학증폭형 감광막의 상측에 불용해층이 생성되어, 패턴의 상측이 폭 넓게 형성되는 T-탑(top) 현상이 일어나며, 노출시간이 증가될 수록 상기 불용해층이 커져 패턴간에 브릿지가 발생하거나, 잔사가 남아 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
이러한 문제점을 해결하기 위한 방법으로서, 1). 감광막의 패턴 설계나 조성을 최적화하거나, 2). 노광이나 PEB 및 현상 공정 장비에 오염원을 수 ppb 이하로 조절할 수 있는 화학 필터 시스템을 설치하거나, 3). 노광파장에 대하여 높은 광투과 특성을 갖고 광콘트라스트 특정을 저하시키지 않는 폴리머를 화학증폭형 감광막 상에 500~3000Å 정도의 두께로 도포하여 오염원과의 접촉을 방지하는 방법등이 사용되고 있다.
그러나 상기의 1). 감광막의 패턴 설계나 조성을 최적화하는 방법은 많은 시간과 연구가 필요하며, 2). 화학 필터 시스템은 고가의 장비가 라이로프 타임이 6개월~1년으로 매우 짧아 제조 단가를 상승시키며, 3). 별도의 상부층을 형성하는 방법은 별도의 재료를 사용하여 도포 및 제거 공정이 필요하여 공정이 복잡하고, 다른 오염발생의 가능성이 높아 공정 수율이 떨어지는 등의 문제점이 있다.
본발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본발명의 목적은 노광공정전후에 화학증폭형 감광막 상에 반도체기판과 감광막의 접착력을 향상시키기 위하여 일반적으로 사용되는 에치.엠.디.에스(HexaMethylDisilane; 이하 HMDS라 칭함)등의 용액으로 폴리머층을 형성하여 화학증폭형 감광막의 오염을 방지하여 T-탑 현상 방지 및 공정 안정성을 향상시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 감광막 패턴 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 감광막 패턴 제조방법의 특징은, 반도체기판상에 화학증폭형 감광막을 형성하는 공정과, 상기 화학증폭형 감광막을 선택노광하는 공정과, 상기 화학증폭형 감광막을 PEB하는 공정과, 상기 화학증폭형 감광막에서 패턴으로 예정되지 않은 부분을 제거하여 화학증폭형 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 감광막 패턴 제조방법에 있어서, 상기 화학 증폭형 감광막의 선택 노광 공정의 전 또는 후에 상기 화학 증폭형 감광막 상에 탄소를 포함하는 폴리머층을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 감광막 패턴 제조방법에 관하여 상세히 설명한다.
먼저, 패턴을 형성하고자하는 반도체기판상에 화학증폭형 감광막을 도포한 후, 70~120℃ 정도의 온도에서 SB를 실시한다. 그다음 상기 화학증폭형 감광막상에 오염 방지를 위하여 탄소를 포함하는 폴리머층을 형성한 후, 노광마스크를 사용하여 상기 화학증폭형 감광막을 선택 노광한다.
이때 상기 탄소를 포함하는 폴리머층은 상기 반도체기판과 감광막과의 접착력을 향상시키기 위한 물질, 예를들어 HMDS, 티.엠.디.에스(1,1,3,3-TetraMethyl Disilazane; 이하 TMDS라 칭함), 티.엠.에스.디.엠.에이(n,n- DiMethylAmino-TriMethylSilane; 이하 TMDS라 칭함), 티.엠.에스.디.이.에이(n,n- DiethylAmino-TriMethylSilane; 이하 TMDS라 칭함) 등을 오븐 내에서 질소 버블링(bubbling)에 의한 기상 프라임(vapor prime) 방법으로 도포하면 CH3에 의해 10~80Å 정도 두께의 탄소를 포함하는 폴리머층이 형성되어 암모니아나 아민등에 의한 화학 증폭형 감광막의 오염을 방지한다.
이때 상기 탄소를 포함하는 폴리머층의 두께는 기상 프라임 시간에 비례 하므로, 오염 정도에 따라 폴리머층의 두께를 조절한다.
상기의 기상 프라임 공정은 상온~SB 온도 정도의 범위에서, 400mmHg~대기압 정도의 압력, 10초~10분 정도의 기상 프라임 시간의 조건에서 형성한다.
그후, 소정온도, 예를들어 80-120℃ 정도의 온도에서 PEB를 실시하여 패턴으로 예정된 부분을 중합시키고, 비패턴 영역의 감광막을 현상하여 화학증폭형 감광막 패턴을 형성한다. 이때 상기 폴리머층은 현상 공정시의 물에 쉽게 제거된다.
상기에서는 노광 공정전에 탄소를 포함하는 폴리머층이 형성되는데, 노광 공정후, PEB 전에 폴리머층을 형성하여도 동일한 효과를 얻을 수 있다.
또한 상기 화학 증폭형 감광막은 소정 광파장, 예를들어 G, i 및 원자외선에 감광되거나, E-빔이나 X-선 등의 비광학적인 에너지에 감광되는 재질을 사용할 수 있다.
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 감광막 패턴 제조방법은 소프트 베이크를 실시한 화학증폭형 감광막의 노광 공정 전 또는 후에 반도체기판과 감광막과의 접착력을 향상시키는 물질을 이용하여 기상 프라임 방법으로 감광막상에 폴리머층을 형성하고 후속 공정을 진행하여 화학 증폭형 감광막 패턴을 형성하였으므로, 공기중의 오염원에 의한 감광막의 불용해층 생성이 방지되어 공정이 간단하고 T-탑 현상이나 패턴간의 브릿지등이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (9)
- 반도체기판상에 화학증폭형 감광막을 형성하는 공정과, 상기 화학증폭형 감광막을 선택노광하는 공정과, 상기 화학증폭형 감광막을 PEB하는 공정과, 상기 화학증폭형 감광막에서 패턴으로 예정되지 않은 부분을 제거하여 화학증폭형 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 감광막 패턴 제조방법에 있어서, 상기 화학 증폭형 감광막의 선택 노광 공정의 전 또는 후에 상기 화학 증폭형 감광막 상에 탄소를 포함하는 폴리머층을 형성하는 공정을 구비하는 반도체소자의 감광막패턴 제조방법.
- 제1항에 있어서, 상기 화학증폭형 감광막을 G 또는 I 라인 이나 E빔이나 X선 으로 노광하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제1항에 있어서, 상기 폴리머층을 10~800Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제1항에 있어서, 상기 폴리머층을 HMDS, TMDS, TMSDMA 및 TMSDEA로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제1항에 있어서, 상기 폴리머층을 기상 프라임 방법으로 형성하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제5항에 있어서, 상기 기상 프라임 공정은 상온~120℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제5항에 있어서, 상기 기상 프라임 공정은 400mmHg~대기압 정도의 압력에서 실시하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제5항에 있어서, 상기 기상 프라임 공정은 10초~10분 정도 실시하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
- 제1항에 있어서, 상기 감광막 현상 공정시 폴리머층도 함께 제거되는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028183A KR100278915B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체 소자의 감광막 패턴 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028183A KR100278915B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체 소자의 감광막 패턴 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015705A KR960015705A (ko) | 1996-05-22 |
| KR100278915B1 true KR100278915B1 (ko) | 2001-01-15 |
Family
ID=66687301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028183A KR100278915B1 (ko) | 1994-10-31 | 1994-10-31 | 반도체 소자의 감광막 패턴 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278915B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577785B1 (ko) * | 1999-06-25 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시소자의 포토레지스트막 형성방법 |
-
1994
- 1994-10-31 KR KR1019940028183A patent/KR100278915B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015705A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639680B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JP3727335B2 (ja) | フォトレジスト用底部反射防止塗料における金属イオンの低減 | |
| JP4105106B2 (ja) | 微細パターン形成方法 | |
| US6337175B1 (en) | Method for forming resist pattern | |
| JPH05127369A (ja) | レジスト材料 | |
| EP0037708B1 (en) | Method of forming patterns | |
| US4469778A (en) | Pattern formation method utilizing deep UV radiation and bisazide composition | |
| US6218082B1 (en) | Method for patterning a photoresist | |
| KR20040094706A (ko) | 이중 파장을 이용한 자기정렬 패턴 형성 방법 | |
| US5262283A (en) | Method for producing a resist structure | |
| JP2994501B2 (ja) | パターン形成方法 | |
| KR100278915B1 (ko) | 반도체 소자의 감광막 패턴 제조방법 | |
| EP0244572B1 (en) | Capped two-layer resist process | |
| US5275920A (en) | Method of dry development utilizing quinone diazide and basic polymer resist with latent image intensification through treatment with silicon-organic compound in water | |
| KR19990003857A (ko) | 감광막 형성 방법 | |
| JP2768139B2 (ja) | 半導体装置の製造方法 | |
| JP2745443B2 (ja) | レジストパターン形成方法 | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| KR0140469B1 (ko) | 반도체 소자의 감광막 패턴 제조방법 | |
| JPH11153867A (ja) | レジストパターン形成方法 | |
| KR940011204B1 (ko) | 미세패턴 형성방법 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JP2583987B2 (ja) | 半導体装置の製造方法 | |
| JPH04338960A (ja) | レジストパターンの形成方法 | |
| KR0172587B1 (ko) | 미세 레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |