KR100278716B1 - 절연배리어의시뮬레이션장치 - Google Patents

절연배리어의시뮬레이션장치 Download PDF

Info

Publication number
KR100278716B1
KR100278716B1 KR1019970078528A KR19970078528A KR100278716B1 KR 100278716 B1 KR100278716 B1 KR 100278716B1 KR 1019970078528 A KR1019970078528 A KR 1019970078528A KR 19970078528 A KR19970078528 A KR 19970078528A KR 100278716 B1 KR100278716 B1 KR 100278716B1
Authority
KR
South Korea
Prior art keywords
signal
input
output
low
reference voltage
Prior art date
Application number
KR1019970078528A
Other languages
English (en)
Other versions
KR19990058427A (ko
Inventor
성관수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970078528A priority Critical patent/KR100278716B1/ko
Publication of KR19990058427A publication Critical patent/KR19990058427A/ko
Application granted granted Critical
Publication of KR100278716B1 publication Critical patent/KR100278716B1/ko

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 디지탈 인터페이스에서 기기간에 전기적으로 절연할 수 있는 절연배리어(isolation Barrier)에 관한 것으로 최소한의 블록으로 신서시스(synthesis) 가능한 절연배리어 블록을 구현하도록 하는 절연배리어의 시뮬레이션(simulation) 장치에 관한 것이다.
이러한 본 발명은 출력신호로 하이, 로우, 하이임피던스의 세가지 종류의 신호를 사용하여 이 신호를 발생시키기 위하여 입력신호로 입력, 인에이블 신호를 사용하는 3-스테이트 버퍼를 사용하는 출력장치와, 출력장치의 패시브소자인 미분기를 사용하여 하이, 로우, 하이임피던스의 3가지 입력신호로부터 기준전압인 접지전위에 대해 포지티브 방향의 스파이크와 네가티브방향의 스파이크를 만드는 신호변환장치와, 신호변환장치의 접지전위인 기준전압에 대해 포지티브 또는 네가티브로 들어오는 입력신호를 받아서 슈미트 트리거와 같은 히스테리시스 비교기로 신호를 검출하여 하이 또는 로우신호를 만드는 입력장치를 구비시킴으로써 이루어진다.

Description

절연 배리어의 시뮬레이션 장치{Simulation system of isolation barrier}
본 발명은 디지탈 인터페이스에서 기기간에 전기적으로 절연할 수 있는 절연배리어(isolation Barrier)에 관한 것으로 최소한의 블록으로 신서시스(synthesis) 가능한 절연배리어 블록을 구현하도록 하는 절연배리어의 시뮬레이션(simulation) 장치에 관한 것이다.
두 개의 디지탈 기기를 인터페이스하기 위해 신호선으로 연결하는 경우 두 개의 기기가 서로 다른 대지접지에 접지되어 있음으로 인하여 그라운드 루프(Ground loop)가 형성되어 과도한 전류로 인해 그라운드 라인에 용해(Melting)가 일어나거나 또는 불필요한 노이즈가 신호선을 타고 들어가 문제를 일으키게 된다.
따라서 IEEE 1394 규격의 디지탈 인터페이스에서는 기기간에 전기적으로 절연할 수 있는 절연 배리어를 추천하고 있으나 추천된 절연 배리어는 아나로그 기능(Analog function)을 내장하고 있어 HDL(Hardware Description Language)에서 신서시스하여 그 동작을 검증하기 어려운 것이었다.
도 1 은 기존 회로도이고 도 2 는 그에 대한 동작 파형도로써 도 1은 미분을 이용하는 방법으로 본래 신호를 디지탈 미분하여 1.O.Z(high impedence)의 3가지 상태로 한 후 이것을 콘덴서 커플링을 통해서 상대방으로 전달하고 이를 슈미트 트리거를 이용하여 본래의 신호로 복귀시키는 방법을 사용하고 있다.
즉 두기기(Link)(PHY)를 신호선으로 연결함에 있어서 신호라인에 미분소자인 콘덴서(C)를 연결하고 각각의 기기(Link)(PHY)에는 슈미트 트리거(ST)를 설치한 것으로, 기기(Link)에서 기기(PHY)로 도 2의 Dout와 같은 디지탈 신호를 보냄에 있어 Dout 신호는 Sclk 신호에 의해 OUT₁신호로 출력되고 기기(Link)에서 출력된 OUT₁ 신호는 콘덴서(C)에 의해 디지탈 미분되어 1.O.Z의 3가지 형태로 만들어(도 2의 IN₁) 기기(PHY)에 인가시키며 기기(PHY)에서는 IN₁ 파형을 슈미트 트리거(ST)에 인가시켜 도 2의 IN₂와 같이 원래의 신호로 복귀시키게 된다.
기기(PHY)에서 기기(Link)로 신호를 전달하는 경우도 상기와 역순으로 동일한 구동을 하게 된다.
이러한 기술은 기기에서 출력되는 출력신호가 콘덴서(C)로 디지탈 미분되어 1.O의 디지탈 신호와 하이임피던스신호(Z)로 구성되므로 HDL(Hardware Description Language)로 기술하여 시뮬레이션하고 신서시스 할 수는 있지만 상기 신호를 받아들이고 이를 입력신호로 복귀해 내는 슈미트 트리거(ST)는 시뮬레이션 할 수 없게되는 문제점이 따르게 된다.
본 발명은 최소한의 블럭으로 시뮬레이션이 가능한 절연 배리어를 구현하도록 한 것으로 본 발명은 출력신호로 하이, 로우, 하이임피던스의 세가지 종류의 신호를 사용하며 이 신호를 발생시키기 위하여 입력신호로 입력, 인에이블 신호를 사용하는 3-스테이트 버퍼를 사용하는 출력장치와,
미분기인 패시브소자를 사용하여 하이, 로우, 하이임피던스의 3가지 입력신호로부터 기준전압인 접지전위에 대해 포지티브 방향의 스파이크와 네가티브방향의 스파이크를 만드는 신호변환장치와,
상기 기준전압인 접지전위에 대해 포지티브 또는 네가티브로 들어오는 입력신호를 받아서 슈미트 트리거와 같은 히스테리시스 비교기로 신호를 검출하여 하이 또는 로우신호를 만드는 입력장치를 구비시킴으로써 이루어진다.
도 1 은 기존 회로도
도 2 는 종래기술의 동작 파형도
도 3 은 본 발명의 시뮬레이션 연결상태도
도 4 는 본 발명의 실제연결 상태도
도 5 는 본 발명의 출력파형도
도 6 은 본 발명의 슈미트 트리거 시뮬레이터의 동작방법과 코드
[도면의주요부분에대한부호의설명]
10 : 미분기 20 : 3-스테이트버퍼
30 : 슈미트 트리거 시뮬레이터 40 : 슈미트 트리거
도 3 은 본 발명의 시뮬레이션 상태 연결도로써,
패시브 소자인 미분기(10)는 하이, 로우, 하이임피던의 3가지 입력신호로부터 기준전압인 접지전위에 대해 포지티브방향과 네가티브방향의 스파이크를 발생시키게 되며,
슈미트 트리거 시뮬레이터(30)는 기준전압인 접지전위에 대해 포지티브 또는 네가티브로 들어오는 입력신호를 검출하여 하이 또는 로우신호를 만들게 된다.
도 4 는 본 발명의 실제연결상태도로써,
3-스테이트 버퍼(20)의 출력시그널(sig out)이 직접 슈미트 트리거(40)에 연결시키게 되며 슈미트 트리거 시뮬레이터(30)에서 시뮬레이션 한 후 슈미트 트리거(40)로 대체하게 되어 최소한의 수정으로 실제 칩(Chip)제작에 사용할 수 있다.
이러한 구성의 본 발명을 도 3에 의거 살펴본다.
출력측(output side)에서는 도 5의 인에이블 신호(EN)를 그대로 만들어 내는 한편 미분기(10)에서 Dout로부터 미분된 신호를 만들어내게 된다.
출력측(output side)은 디지탈 파트이므로 시뮬레이션 가능한 부분이다.
그러나 입력측(input side)의 슈미트 트리거(40)는 아나로그 부분이므로 그대로 시뮬레이션이 불가능하다.
따라서 시뮬레이션시에는 출력측(output side)에서 Dout 신호와 인에이블 신호(EN)를 직접출력으로 뽑아내어 입력측(input side)의 슈미트 트리거 시뮬레이터(30)로 인가시킨다.
슈미트 트리거 시뮬레이터(30)는 실제 구성될 슈미트 트리거(40)의 동작을 시뮬레이션 하는 블록으로써 출력측(outputside)에서 뽑아낸 신호(sim)의 값이 바뀔때마다 이를 체크하여 출력신호(sig out)이 1인 구간에서는 출력에 1을 내고 0인구간에서는 출력에 0을 내며 하이임피던스 구간에서는 값의 변화가 없도록 한다.
이같이 연결하면 절연 배리어의 기능을 신서시스가 가능하게 할 뿐 아니라 후에 슈미트 트리거 시뮬레이터(30)를 진짜 슈미트 트리거(40)로 대체할 경우 최소한의 수성으로 실제칩을 만드는데 쓸 수 있다.
본 발명은 간단한 구성에 의거 절연 배리어의 동작을 신서시스하여 검증해 볼 수 있는 것으로 실제 절연 배리어 구성시 시뮬레이션 결과에 따라 최소한의 수정을 칩을 만드는데 쓸 수 있는 효과가 제공된다.

Claims (2)

  1. 출력신호로 하이, 로우, 하이임피던스의 세가지 종류의 신호를 사용하며 이 신호를 발생시키기 위하여 입력신호로 입력, 인에이블 신호를 사용하는 3-스테이트 버퍼를 사용하는 출력장치와,
    상기 출력장치의 패시브소자인 미분기를 사용하여 하이, 로우,하이임피던스의 3가지 입력신호로부터 기준전압인 접지전위에 대해 포지티브 방향의 스파이크와 네가티브방향의 스파이크를 만드는 신호변환장치와,
    상기 신호변환장치에서 기준전압인 접지전위에 대해 포지티브 또는 네가티브로 들어오는 입력신호를 받아서 슈미트 트리거와 같은 히스테리시스 비교기로 신호를 검출하여 하이 또는 로우신호를 만드는 입력장치로 구성된 것을 특징으로 하는 절연 배리어의 시뮬레이션 장치.
  2. 제 1 항에서, 신호변환장치의 접지전위인 기준전압에 대한 스파이크를 갖는 신호를 받아 들이지 않고 출력장치에서 입력신호와 인에이블 신호를 바로 받아 히스테리시스 비교기로 인가시켜 시뮬레이션 하게 구성된 절연 배리어의 시뮬레이션 장치.
KR1019970078528A 1997-12-24 1997-12-24 절연배리어의시뮬레이션장치 KR100278716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078528A KR100278716B1 (ko) 1997-12-24 1997-12-24 절연배리어의시뮬레이션장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078528A KR100278716B1 (ko) 1997-12-24 1997-12-24 절연배리어의시뮬레이션장치

Publications (2)

Publication Number Publication Date
KR19990058427A KR19990058427A (ko) 1999-07-15
KR100278716B1 true KR100278716B1 (ko) 2001-01-15

Family

ID=66180949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078528A KR100278716B1 (ko) 1997-12-24 1997-12-24 절연배리어의시뮬레이션장치

Country Status (1)

Country Link
KR (1) KR100278716B1 (ko)

Also Published As

Publication number Publication date
KR19990058427A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
EP0848329A3 (en) Test access interface for integrated circuits
DE60002897D1 (de) System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten
CA2353950A1 (en) A reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system
EP0390376A3 (en) Process sensor simulators
KR100278716B1 (ko) 절연배리어의시뮬레이션장치
WO2001056031A3 (en) Full swing voltage input/full swing voltage output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor
CN108768405A (zh) 一种系统中各模块的地址定位装置及方法
DE59712321D1 (de) Verfahren und Anordnung zum Einbeziehen von abgesetzten Kommunikationssystemen in ein Corporate Network
EP0820009B1 (en) Emulation device with no fear of faulty operation due to noise
ATE274705T1 (de) Automatische abtastprüfung von komplexen integrierten schaltungen
DE60010873D1 (de) Schnittstelle
JPS62267673A (ja) 雷電流波形の模擬装置
JP2559495Y2 (ja) タイミング抽出回路
SU1501031A1 (ru) Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры
Biryukova et al. Influence of Electromagnetic Interference on the Operation of the Measuring and Control Unit
JPS586418B2 (ja) 信号受信方式
ATE205031T1 (de) System und verfahren zur bestimmung der end-zu- end-eigenschaften eines kommunikationskanals
JP3025551B2 (ja) 直流特性試験回路
WO2001046704A3 (en) A differential, low voltage swing reducer
JP2850844B2 (ja) 動作周波数切替可能な伝送システム
JP3532327B2 (ja) 電力系統の保護制御装置
JPH01203984A (ja) 半導体デバイス試験機のテスト信号送出方法
JPH03101432A (ja) データ受信回路
WO1999063664A3 (de) Vorrichtung und verfahren zur synchronisation eines asynchronen signals in synthese und simulation einer getakteten schaltung
SU1723662A1 (ru) Способ регистрации измен ющихс сигналов и устройство дл его осуществлени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee