KR100276078B1 - 평면 매립형 반도체 구조 및 그 제조방법 - Google Patents

Abstract

본 발명은 평면 매립형 반도체 레이저의 구조 및 그 제조방법으로 특히, 부가적인 공정없이 전류차단층 구조를 변화시켜 반도체 레이저와 광섬유와의 결합 효율을 향상시키는 방법에 관한 것으로서, 평면 매립형 반도체 레이저의 제작은 활성층 영역을 정의하기 위한 메사식각 공정, 활성층 영역으로의 전류 주입을 위하여 활성층 주변에 전류차단층의 1차 재성장 공정 및 활성층 영역 위의 클래드층과 오옴접촉층을 형성하기 위한 2차 재성장 공정으로 구성함으로써, 전류차단층의 구조를 바꾸어 줌으로 인해 효율적으로 출사광의 형태가 변형되는 것을 방지할 수 있을 뿐만 아니라, 전류차단층 구조를 자유롭게 조절할 수 있으므로 출사광의 크기를 증가시킬 수 있어 높은 광결합효율을 가진 평면 매립형 반도체 레이저를 얻을 수 있는 효과가 있다.

Description

평면 매립형 반도체 구조 및 그 제조방법

본 발명은 반도체 레이저의 제조방법 및 구조에 관한 것으로서, 특히 평면 매립형 이종접합 구조를 갖는 반도체 레이저 구조 및 그 제조방법에 관한 것이다.

광통신에 사용되는 고성능 반도체 레이저는 일반적으로 낮은 발진임계전류, 높은 양자효율 등을 갖는 평면 매립형 반도체 레이저가 사용된다.

현재 광통신 분야에서 최종적으로 도달해야 하는 목표는 가입자까지 광통신이 가능하도록 한 것으로서, 이 경우 사용되는 광송신기는 저가격화를 동시에 만족시켜야 한다.

따라서 가입자망에 사용되는 광송신기 모듈은 반도체 레이저에 광섬유를 부착할 때 렌즈계를 사용하지 않고 모듈 제작 공정을 단순화시킨 방법이 사용되는데, 통상의 평면 매립형 반도체 레이저에서의 출사광의 형태는 활성층에 수직한 방향과 수평한 방향의 비가 다른 타원형을 이루게 되고, 이를 원형의 수광 단면적을 가지는 광섬유와 직접 광결합을 할 경우 많은 광손실을 가져오게 된다.

또한 원시야상의 각도가 크기 때문에 광섬유와의 광정렬시 허용오차가 작다는 문제점을 가지고 있다.

반도체 레이저의 출사광의 형태를 원형으로 유지하고 정렬오차를 줄이기 위해, 반도체 레이저의 활성층 두께를 출사면에 접근할수록 감소시켜 주거나, 활성층 폭을 감소시켜 주는 방법 등이 있다.

이 때에도 평면 매립형 반도체 레이저의 경우 활성층의 수직 방향으로의 광의 퍼짐은 클래드층의 두께나 구조에 의해 광의 크기 및 형태가 좌우되는 양상을 보인다.

종래의 평면 매립형 반도체 레이저의 공정 구조도를 도 1a에서 1d에 도시하였다.

도 1a에서 n형 InP 기판(13) 위에 이종접합 구조의 활성층(12)과 P형 InP 층(11)을 액상결정성장 장비나 유기금속화학증착 장비를 이용하여 성장시킨다.

도 1b에서 절연막 마스크(10)를 사진식각 공정을 통해 형성시킨 후 식각에 의해 메사 구조를 형성시킨다.

도 1c에서 활성층의 전류 및 광을 가두기 위하여 p형 InP 전류차단층(14)과 n형 InP 전류차단층(15)을 재성장시킨다.

도 1d에서는 메사식각을 위해 사용된 절연막(10)을 제거한 후 p형 InP 클래드층(16)과 p형 오옴 접촉층(17)을 성장시킨 후 금속층을 증착시켜 최종적인 반도체 레이저를 제작한다.

상기 도 1d에서 클래드층의 구조는 메사 주변을 감싸고 있는 p-n-p(14-15-16) 구조를 하고 있는데, 측면의 구조는 대칭으로 형성되어 있는 반면, 상하로 활성층 위는 p형 InP(11, 16)으로 되어 있고, 아래는 n형 InP(13)로 되어 있는 형태를 취하게 된다.

따라서 n형 InP의 경우 플라즈마 효과에 의해 도핑을 하지 않은 InP나 p형 InP에 비해 굴절율이 감소되므로, p형 InP 클래드(16) 쪽으로 쏠리게 되어 출사광의 형태가 치우친 비대칭의 타원 모양을 갖게 된다.

이와 같이 타원형 출사광이 왜곡되는 현상이 발생하면, 광섬유와의 결합효율이 감소할 뿐만 아니라 활성층의 두께나 폭이 출력면에 근접할수록 감소시킴으로써 정렬오차를 줄여주는 경우에도 광결합효율을 좋게 할 수 없다는 문제점을 가진다.

이러한 문제점을 해결하기 위해 제안된 평면 매립형 반도체 레이저의 경우 p-n-p 전류차단층 중 n형 InP(15)의 위치와 활성층(12)과의 높이 차 h를 크게 하여 p형 InP 클래드층 쪽의 유효굴절율을 낮추는 방법이 사용되고 있지만, 활성층(12)과 n형 InP(15)의 직선 거리 d가 증가하게 되어 활성층과 전류차단층 사이를 흐르는 누설 전류가 급격히 늘어나는 문제점이 발생한다.

누설전류의 증가는 반도체 레이저의 전체 동작특성에 심각한 영향을 미쳐서, 발진임계전류의 증가, 외부양자효율의 감소, 고온동작특성의 열화 등이 발생한다.

한편, 본 발명과 관련된 선행논문의 제 1 예로서, "Optical spot-size converters for low-loss coupling between fibers and optoelectronic semiconductor devices[저자: Y.Mitomi, Journal of Lightwave Technology, vol.14, no.7, pp.1714-1720, 1996년 7월]"은, Spot-size converter가 부착된 평면 매립형 반도체 레이저 구조에 관한 디자인과 모의 실험을 행한 논문에 관한 것으로서, 이 예는 매립형 반도체 레이저의 클래드층 구조에 따른 광결합손실 계산에 관한 것으로서, 활성층의 구조에 따른 영향을 주로 연구 분석하고, 클래드층을 동일물질로 하였을 경우와 전류차단층을 하였을 경우의 구조에 따른 영향을 분석하기 위해 n-InP층과 메사식각 깊이를 변수로 하고, 그리고 리지 형태의 반도체 레이저를 제작하였을 경우의 활성층 폭에 따른 광결합 효율도 계산하였으며, 특히 중점적인 변수는 활성층을 둘러싸고 있는 전류차단층의 구조가 p-n-p 구조를 한 경우와 전체를 단일 클래드층으로 감싼 경우, 그리고 평면 매립형 구조를 제작한 후 리지 도파관(ridge waveguide)을 형성한 구조에 대한 광결합 효율의 계산에 관한 것이다.

따라서 활성층 폭과 메사 에칭 깊이 조절에 의한 광결합효율을 개선하였다.

또한, 다음의 선행논문은, “High-performance strain-compensated MQW heterostructure laser diodes with low leakage current[저자: H. S. Cho, Japanese Journal of Applied Physics, vol. 35, no.3, pp. 1751-1757, 1996년 3월]”은, 평면 매립형 반도체 레이저의 온도에 따른 누설전류의 영향을 살펴보기 위하여, 활성층과 n-InP 전류차단층의 거리를 변수로 하기 위하여 메사 에칭 방법을 달리하면서 조사한 것으로서, 매립형 반도체 레이저의 누설전류에 의한 동작특성의 조사에서 누설전류에 의한 영향을 조사하고, 식각방법과 무관하게 전류차단층의 위치를 변화시켜 누설전류를 억제하였으며, 이에 따라 누설전류를 감소시켜 반도체 레이저의 특성을 개선시켰다.

다음으로 “High-coupling efficiency of a 1.3㎛ spot-size converter integrated laser diode with pn-buried heterostructure for high-temperature operation[저자: Y. Suzaki, Journal of Lightwave Technology, vol. 15, no.8, pp. 1602-1607, 1997년 8월]”은, Spot-size converter가 부착된 pn형 전류차단층을 가진 집적형 반도체 레이저에서 광결합 효율이 좋고 고성능을 유지할 수 있는 디자인 개념을 나타낸 것으로서, 매립형 반도체 레이저의 n-InP 전류차단층 위치에 따른 영향분석을 위해 전류차단층 구조를 달리하여 광의 형태뿐만 아니라 누설전류를 줄이고, n-InP층과 활성층 높이를 변수로 하여, 도핑과 전류차단층의 높이에 의해 광결합을 개선시켰다.

그리고 본 발명과 관련된 선행특허로, “Method for fabricating a planar buried heterostructure laser diode[권리권자: J. K. Lee, 등록번호 5665612, 등록일 1997. 9.9]”는, 메사식각 방법을 달리하여 누설전류를 줄여주기 위하여 식각 방법 자체에 의한 누설전류 억제보다는 구조를 변화시켰고, 비선택 식각과 선택식각을 동시에 행하여 누설전류를 줄일 수 있도록 식각 방법에 제한되지 않고, 전류차단층 구조의 변화를 꾀했으며, 이에 따라 누설전류를 감소시켰다.

다음 선행특허로 “Method of fabricating semiconductor laser[권리권자: K. Fujihara, 등록번호 5227015, 등록일 1993년 7월 13일”는, 전류차단층의 설계 변수에 대한 구체적인 언급이 없고, 2단계 식각 방법에 의해 전류차단층 재성장을 용이하게 할 수 있도록 전류차단층을 변수로 하지 않았으며, 재성장 횟수를 줄여 주어 고성능 평면 매립형 반도체 레이저 제작을 하는데 재성장층 구조에 의한 효과가 언급되지 않았다.

또한 다음 선행특허로 “반도체 레이저의 제조방법[권리권자: 堀川英明, 일본등록번호 平 4-130691, 등록일 1992년 5월 1일]”은, 평면 매립형 반도체 레이저의 제조방법에 관한 것으로, 특히 활성층의 폭을 재현성 있게 구현하고 메사 측면부의 전류차단층 성장에 있어서 유기금속화학증착법을 사용할 경우 이상 성장이 되는 것을 방지하는 방법에 관한 것으로서, 매사 식각 방법의 개선을 통하여 재성장 특성을 개선시켜, 고성능의 반도체 레이저를 제작하는데 있어서, 재성장 측면에서가 아니라 재성장 된 층의 구조의 변화를 통해 특성 개선을 하는 것으로 비선택 식각 후 활성층 측면만 선택식각하여 재성장층의 이상 성장을 억제하도록 형성하여, 재성장층의 성장메카니즘보다는 구조적인 문제를 해결하여, 재성장층의 이상 성장을 억제하는데 누설전류와 광결합 측면에서 반도체 레이저의 특성을 개선하였다.

상기 문제점을 해결하기 위해 본 발명은 별도의 부가 공정없이 기존의 공정 단계에서 전류차단층의 구조만을 변화시킴으로써, 전류 차단 특성을 유지하면서 동시에 출사광의 크기를 크게 할 수 있고, 출사광의 형태가 변형되는 것을 억제할 수 있어 광섬유와의 결합시 광손실을 줄일 수 있는 평면 매립형 반도체 레이저를 제공하는 것을 목적으로 한다.

즉, 본 발명은 기존의 전류차단층의 효율을 높여 줌으로써, 활성층 주변을 흐르는 누설전류를 억제하여 레이저의 동작특성을 개선시킬 수 있다.

도 1a 에서 도 1d 는 종래의 평면 매립형 반도체 레이저의 제조공정 단면도,

도 2a 에서 도 2d 는 본 발명이 적용되는 평면 매립형 반도체 레이저 제조공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

20 : 절연막

21, 28 : p-InP 클래드층

22 : 활성층

23 : n-InP 기판

24, 26 : p-InP 전류차단층

25, 27 : n-InP 전류차단층

29 : p-InGaAs 오옴접촉 층

상기 목적을 달성하기 위해 본 발명은, 활성층 영역을 정의하기 위한 메사식각 공정과, 활성층 영역으로의 전류 주입을 위하여 활성층 주변에 전류차단층의 1차 재성장 공정 및 활성층 영역 위의 클래드층과 오옴접촉층을 형성하기 위한 2차 재성장 공정을 포함하는 것을 특징으로 한다.

본 발명의 평면 매립형 반도체 레이저는 반도체 기판 상에 형성된 활성층, 전류차단층, 오옴접촉층을 포함하여 이루어진 평면 매립형 반도체에 있어서, 상기 전류차단층을 p-n-p-n-p 구조를 가진다.

즉, 상부의 n형 InP 층은 p형 클래드층의 유효굴절율을 낮추는 기능을, 하부의 n형 InP층은 누설전류를 차단 기능을 수행한다.

이러한 구조의 전류차단층은 상기 도 1d의 기존의 평면 매립형 반도체 레이저의 구조에 비해 활성층 상부의 p형 InP 클래드층에 의한 출사광 형태의 변형을 보장할 수 있으며, 전류 차단 효율 측면에서도 훨씬 좋은 특성을 갖는다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 2a에서 도 2d는 본 발명이 적용되는 평면 매립형 반도체 레이저 제조공정 구조도로서, 상기 도 2a에 도시한 바와 같이 먼저, n형 InP 기판(23) 상에 이종접합 구조의 활성층(22)과 p형 InP 클래드층(21)을 액상결정성장 장비 또는 유기금속화학증착 장비를 이용하여 성장시킨 후, 절연막(20)을 증착하고 메사 형성을 위한 스트라이프를 형성시킨다.

도 2b에 나타난 바와 같이 절연막을 식각 마스크로 하여 메사식각을 행한다.

도 2c에서 전류차단층을 재성장시키게 되는데, 재성장층은 p형 InP층(24), n형 InP층(25), p형 InP층(26), 그리고 n형 InP층(27)으로 이루어진다.

이 경우 첫번째 n형 InP층(25)은 활성층 측면을 통해 흐르는 누설전류를 줄여주기 위해 최대한 활성층과 가깝게 형성하여 주어야 하고, 두번째 n형 InP층(27)의 활성층으로부터의 높이는 p형 InP 클래드층에 의해 변형되는 광의 형태를 바로 잡아 주기 위하여 0.7㎛ 이상을 유지하도록 한다.

다음으로 도 2d와 같이 메사식각을 위해 사용된 절연막(20)을 제거한 후, p형 InP 클래드층(28)과 p형 InGaAs 오옴 접촉층(29)을 성장시킨다.

상기한 공정을 통해 제조된 평면 매립형 반도체 레이저의 경우, 활성층(22) 측면을 흐르는 누설전류는 첫번째 n형 InP 전류차단층(25)에 의해 효과적으로 억제되며, 전류차단층을 통해 흐르는 누설전류는 p-n-p-n-p(24-25-26-27-28) 구조에 의해 p-n-p(14-15-16) 구조보다 훨씬 더 효과적으로 억제될 수 있다.

따라서 전류차단층으로 이루어진 싸이리스터에서인가 전류가 증가하게 되면 도통하게 되어 누설전류가 급격하게 증가하는데, 이러한 현상을 방지할 수 있으므로, 고출력뿐만 아니라 고온 특성을 향상시킬 수 있다.

또한 n형 기판(23)이 플라즈마 효과에 의해 굴절율이 낮아지기 때문에, 상대적으로 p형 InP 클래드층(21, 22)의 굴절율이 증가하여 광은 활성층의 위쪽으로 치우치게 되어서 출사광의 형태가 변형되는 문제가 있는데, 본 발명에서 제안한 전류차단층 구조에 의해 이러한 현상을 억제할 수 있다.

도 2d의 두번째 n형 InP(27)의 위치를 활성층으로부터의 높이 h를 자유롭게 조정할 수 있으므로 활성층 위쪽의 유효굴절율을 자유롭게 조절함으로써 출사광의 변형을 방지할 수 있기 때문에 광섬유와의 직접 결합시에 광결합효율을 증대시킬 수 있다.

그리고 본 발명에서 제안한 전류차단층의 구조는 누설전류와 출사광의 형태를 독립적으로 조정할 수 있기 때문에 상기 도 1d의 기존의 평면 매립형 반도체 레이저에 비해 광결합 효율뿐만 아니라 낮은 임계전류, 높은 기울기 효율, 양호한 고온 특성을 동시에 실현할 수 있다.

상술한 바와 같이 본 발명은 전류차단층의 구조를 택하게 되면, 활성층 측면을 통해 흐르는 누설전류뿐만 아니라 전류차단층 자체에서 생겨나는 누설전류를 감소시킬 수 있으며, 활성층 위에 형성된 클래드층의 굴절율을 전류차단층의 위치를 변화함에 따라 유효굴절율을 변화시켜 출사광의 변형을 방지함으로써, 광섬유와의 결합시 광결합효율을 증대시킬 수 있으며, 누설전류와 출사광의 형태를 독립적으로 조절하는 것이 가능하여, 고성능의 반도체 레이저를 제작할 수 있는 효과를 가진다.

Claims (9)

1. 반도체 기판 상에 형성된 메사식각된 이종접합 구조의 활성층과, 상기 활성층 주변에 흐르는 누설전류를 차단하기 위한 전류차단층과, 이 전류차단층 위에 금속을 증착하기 위한 오옴 접촉층이 형성된 평면 매립형 이종접합 구조를 갖는 반도체 레이저에 있어서,

   상기 전류차단층은, 제1의 p 형 전류차단층 위에 제1의 n형 전류차단층, 제2의 p형 전류차단층, 제2의 n형 전류차단층, p형 클래드층이 순차로 형성된 구조(p-n-p-n-p)를 가지는 것을 특징으로 하는 평면 매립형 반도체 레이저 구조.
2. 제 1 항에 있어서,

   상기 제 1의 n형 전류차단층은 상기 p형 클래드층의 유효굴절율을 낮춤과 동시에 상기 활성층 측면을 통해 흐르는 누설전류를 감소시키기 위해 최대한 활성층과 가깝게 형성된 것을 특징으로 하는 평면 매립형 반도체 레이저 구조.
3. 제 1 항에 있어서,

   상기 제 2 의 n형 전류차단층은, 상기 활성층의 누설전류를 차단함과 동시에 상기 활성층으로부터의 높이가 상기 p형 클래드층에 의해 변형되는 광의 형태를 바로 잡아주기 위한 높이로 형성된 것을 특징으로 하는 평면 매립형 반도체 구조.
4. 평면 매립형 반도체 제조방법에 있어서,

   활성층 영역을 정의하기 위한 메사식각의 제 1 공정과;

   활성층 영역으로의 전류 주입을 위하여 활성층 주변에 전류차단층을 제 1 차 재성장하는 제 2 공정과;

   활성층 영역 위의 클래드층과 오옴접촉층을 형성하기 위한 제 2 차 재성장하는 제 3 공정을 포함하는 것을 특징으로 하는 평면 매립형 반도체 레이저 제조방법.
5. 제 4 항에 있어서, 상기 제 1 공정은

   n형 InP 기판(23) 상에 이종접합 구조의 활성층(22)과 p형 InP 클래드층(21)을 액상결정성장 및 유기금속화학증착 장비를 이용하여 성장시키는 제 1 단계와;

   n형 InP 기판(23) 상에 이종접합 구조의 활성층(22)과 p형 InP 클래드층(21)을 성장시킨 후 절연막(20)을 증착하고 메사 형성을 위한 스트라이프를 형성시키는 제 2 단계와;

   상기 절연막을 식각 마스크로 하여 메사식각을 수행하는 제 3 단계로 이루어진 것을 특징으로 하는 평면 매립형 반도체 구조의 제조방법.
6. 제 4 항에 있어서, 상기 제 2 공정은

   전류차단층을 재성장시키기 위해, 재성장층을 p형 InP층(24), n형 InP층(25), p형 InP층(26), n형 InP층(27)으로 형성하는 것을 특징으로 하는 평면 매립형 반도체 구조의 제조방법.
7. 제 6 항에 있어서, 상기 제 1 n형 전류차단층(25)은

   활성층 측면을 통해 흐르는 누설전류를 줄여주기 위해 최대한 활성층과 가깝게 형성하는 것을 특징으로 하는 평면 매립형 반도체 구조의 제조방법.
8. 제 6 항에 있어서, 상기 제 2 n형 전류차단층(27)은

   활성층으로부터의 높이를 p형 InP 클래드층에 의해 변형되는 광의 형태를 바로 잡아 주기 위한 높이로 형성하는 것을 특징으로 하는 평면 매립형 반도체 구조의 제조방법.
9. 제 4 항에 있어서, 제 3 공정은

   메사식각을 위해 사용된 절연막(20)을 제거하는 제 1 단계와;

   상기 절연막(20) 제거 후 p형 InP 클래드층(28)과 InGaAs 오옴접촉층을 성장시키는 제 2 단계로 이루어진 것을 특징으로 하는 평면 매립형 반도체 구조의 제조방법.