KR100275719B1 - 반도체장치의제조공정평가방법 - Google Patents
반도체장치의제조공정평가방법 Download PDFInfo
- Publication number
- KR100275719B1 KR100275719B1 KR1019960030154A KR19960030154A KR100275719B1 KR 100275719 B1 KR100275719 B1 KR 100275719B1 KR 1019960030154 A KR1019960030154 A KR 1019960030154A KR 19960030154 A KR19960030154 A KR 19960030154A KR 100275719 B1 KR100275719 B1 KR 100275719B1
- Authority
- KR
- South Korea
- Prior art keywords
- hsg
- silicon film
- hsg silicon
- capacitor
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명에 의한 반도체 장치의 제조공정 평가방법은 AFM을 이용하여 HSG 실리콘막의 특성들, 예컨대 HSG 실리콘막의 표면 거칠기, HSG의 높이 및 면적 등을 정량화한다. 이렇게 정량화된 값들은 작업 명세서에 기재된 값들과 비교되고 그 결과에 따라 상기 HSG 실리콘막 형성공정이 평가되고 필요에 따라 상기 HSG 실리콘막 형성공정이 조절된다. 또한, 측정된 HSG 실리콘막을 이용하여 커패시터를 형성한 다음 커패시터의 커패시턴스를 측정함으로써 원하는 커패시터를 얻기 위한 HSG 실리콘막의 HSG 높이가 결정되고 HSG 실리콘막 형성조건이 결정된다. 이와 같은 평가법을 이용하면 반도체 기판의 손상없이 HSG 실리콘막의 특성을 분석할 수 있을 뿐만 아니라 HSG 실리콘막을 형성하는 이상적인 작업 명세서가 작성될 수 있고 이를 기준으로 상기 HSG 실리콘막 형성공정을 진행함으로써 상기 HSG 실리콘막의 재현성을 높일 수 있다. 뿐만 아니라 상기 HSG 실리콘막 형성공정의 조건이 정해지면 상기 HSG 실리콘막 형성에 사용되는 장비의 이상 유, 무도 판단할 수 있다.
Description
본 발명은 반도체 장치의 제조공정 평가방법에 관한 것으로서, 특히 하부전극 전면에 반구형 그레인(Hemi Spherical Grain:이하, HSG라 한다)막을 구비하는 반도체장치의 커패시터 제조공정의 평가방법에 관한 것이다.
반도체 장치의 커패시터의 커패시턴스는 메모리 장치의 기억용량을 결정하는 중요한 변수로 집적도가 증가함에 따라 제한된 셀 면적내에서 커패시턴스를 증가시키기 위해 많은 방법들이 제안되고 있다. 커패시터의 정전용량(C)는 C=ε0εr(A/d)로 표시되는데, 여기서, εr은 커패시터의 유전막이 유전율이다. 그리고 A는 전극의 면적이고, d는 전극간의 간격이다. 따라서 커패시터이 정전용량을 증가시키기 위해서는 커패시터 전극의 면적을 증가시키던가 전극간의 간격을 좁게하던가 고유전막을 사용해야한다.
유전막의 유전율(εr)을 증가시키기 위해서 기존의 산화막(oxide) 대신에 ONO(Oxide-Nitride-Oxide)막이나 NO(Nitride-Oxide)막을 유전막으로 사용해왔으나, 최근에는 PZTO(Pb(Zr, Ti)03)막, PTO(PbTiO3), PLZTO(Pb,La)(Zr,Ti)03), BTO(BaTiO3), BSTO((Ba, Sr)TiO3), TO(Ta2O5) 및 STO(SrTiO3)와 같은 강유전물질을 박막화하여 커패시터의 전극에 적용하는 연구가 활발히 진행되고 있다. 그러나 이러한 새로운 물질을 사용하기 위해서는 강유전물질의 박막공정 개발과 이러한 강유전물질과 화학적으로 안정된 새로운 전극의 개발 및 강유전물질을 식각할 수 있는 식각공정등이 개발되어야 한다.
커패시터의 전극간의 두께(d)를 감소시켜 커패시터의 정전용량을 증가시키는 방법은 고집적화의 가속화와 함께 두께 감소가 계속 이루어져 어느 정도의 정전용량의 증가는 있지만, 누설전류의 증가가 심해져서 그 한계에 다다르고 있다.
정전용량의 증가시키기 위한 세번째 방법인 커패시터의 전극면적을 증가시키는 방법은 가장 일반적으로 채택되어온 방법이다. 예컨대, 폴리실리콘의 HSG형성을 통한 전극 표면적 증가에 의한 정전용량의 증가, 스택(stack)형, 트랜치(trench)형 또는 실리던형과 같은 3차원적인 방법으로 전극의 구조를 변경시키는 방법으로 계속 커패시터의 정전용량을 증가시켜 오고 있다. 이와 같은 방법중에는 비정질 실리콘층 위에 씨딩(seeding)과 어닐링(annealing) 공정을 통한 선택적 HSG의 형성은 하부전극에만 HSG가 형성되는 장점과 공정조건에 따라 약 2배의 면적증가 효과를 얻을 수 있다.
이와 같은 HSG공정을 실제 커패시터를 구비하는 반도체장치에 적용하기 위해서는 각 단계의 공정의 진행이 완료되면 공정 이상유/무를 공정진행중에(in-line) 평가할 수 있는 평가법과 장비상태와 공정조건을 모니터링할 수 있는 방법이 요구된다. 하지만, 종래 기술에서는 도체장치의 커패시터를 평가할 수 있는 별다른 방법이 없다. 현재까지 HSG 공정은 형성된 표면에는 HSG의 물리적 특성을 측정하여 평가할 수 있는 방법, 특히 데이터를 정량화하여 HSG의 전기적특성과 연결시킬 수 있는 방법이 확립되어 있지 못하다.
따라서, 본 발명이 이루고자하는 기술적 과제는 종래 기술에 나타나는 문제점을 해결하기 위한 것으로서, 반도체 기판의 손상없이 최적의 HSG 실리콘막 형성공정의 기준을 설정할 수 있으며, 결과적으로 원하는 커패시턴스를 얻을 수 있는 커패시터를 형성할 수 있는 반도체 장치의 제조공정 평가방법을 제공함에 있다.
도 1은 HSG의 물리적 특성의 정량화의 일 예를 나타낸 도면이다.
도 2 내지 도 5는 온도에 따른 HSG의 물리적 변화를 나타낸 도면들이다.
도 6은 온도변화에 따른 HSG의 높이 변화를 나타낸 그래프이다.
도 7은 HSG의 높이에 따른 커패시터의 커패시턴스의 변화를 나타낸 도면이다.
도 8은 본 발명에 의한 반도체 장치의 제조공정 평가방법의 진행과정을 나타낸 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
40:HSG.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 장치의 제조공정에서의 HSG 실리콘막 평가방법을 제공한다.
즉, (a) 반도체기판 상에 HSG 실리콘막을 형성한다. (b) 상기 HSG 실리콘막의 특성을 측정하여 정량화한다. (c) 상기 정량화된 특성을 작업 명세서와 비교한다.
상기 HSG 실리콘막의 특성은 AFM(Atomic Force Microscopy)을 이용하여 측정한다.
이때, 상기 AFM을 이용하여 상기 HSG의 높이, HSG의 면적 및 상기 HSG 실리콘막의 표면 거칠기(roughness)를 측정한다.
상기 HSG 실리콘막의 표면 거칠기, HSG 높이 및 면적을 상기 HSG 실리콘막 형성공정을 평가하기 위한 기준 값으로 사용한다.
상기 (b) 단계는 다음과 같이 세분화할 수 있다. (1) 상기 AFM 장비에 상기 반도체 기판을 로딩한다. (2) 상기 반도체 기판에서 상기 AFM 테스트용 HSG 실리콘막의 위치를 확인한다. (3) 상기 AFM 테스트용 HSG 실리콘막의 일정부분을 스캐닝한다. (4) 상기 스캐닝된 면적을 필터링과 플레터닝(flattening)하여 스캐닝되는 신호를 처리한다. (5) 상기 처리된 신호를 보정한다.
본 발명에 의한 반도체 장치의 제조공정 평가방법은 AFM을 이용하여 HSG 실리콘막의 특성들, 예컨대 HSG 실리콘막의 표면 거칠기, HSG의 높이 및 면적 등을 정량화한다. 이렇게 정량화된 값들은 작업 명세서에 기재된 값들과 비교되고 그 결과에 따라 상기 HSG 실리콘막 형성공정이 평가되고 필요에 따라 상기 HSG 실리콘막 형성공정이 조절된다. 또한, 측정된 HSG 실리콘막을 이용하여 커패시터를 형성한 다음 커패시터의 커패시턴스를 측정함으로써 원하는 커패시턴스를 얻기 위한 HSG 실리콘막의 HSG 높이가 결정되고 HSG 실리콘막 형성조건이 결정된다.
이와 같은 평가법을 이용하면 반도체 기판의 손상없이 HSG 실리콘막의 특성을 분석할 수 있을 뿐만 아니라 HSG 실리콘막을 형성하는 이상적인 작업 명세서가 작성될 수 있고 이를 기준으로 상기 HSG 실리콘막 형성공정을 진행함으로써 상기 HSG 실리콘막의 재현성을 높일 수 있다. 뿐만 아니라 상기 HSG 실리콘막 형성공정의 조건이 정해지면 상기 HSG 실리콘막 형성에 사용되는 장비의 이상 유, 무도 판단할 수 있다.
이하, 본 발명에 의한 반도체장치의 제조공정의 평가방법을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 HSG의 물리적 특성의 정량화의 일 예를 나타낸 도면이고, 도 2 내지 도 5는 온도에 따른 HSG의 물리적 변화를 나타낸 도면들이다.
도 6은 온도변화에 따른 HSG의 높이 변화를 나타낸 그래프이고, 도 7은 HSG의 높이에 따른 커패시터의 커패시턴스의 변화를 나타낸 도면이며, 도 8은 본 발명에 의한 반도체장치의 커패시터 평가방법의 진행과정을 나타낸 흐름도이다.
커패시터의 하부전극의 전면에 HSG막을 형성하여 HSG의 물리적 특성을 평가하기 위해 먼저 반도체기판 상에 통상적인 방법으로 트랜지스터를 형성한다. 계속해서 상기 트랜지스터를 포함하는 반도체기판 전면에 층간절연막을 사이에 두고 상기 트랜지스터와 연결되는 비 정실 실리콘층을 상기 층간절연막 상에 형성한다. 상기 층간절연막 상에는 비 정실 실리콘층의 테스트 패턴도 함께 형성한다. 상기 테스트 패턴은 후속 HSG의 물리적 특성을 평가할 때 평가 대상으로 사용된다. 상기 층간절연막의 상기 비 정실 실리콘층은 커패시터의 하부전극이 된다. 상기 비 정질 실리콘층은 계속되는 씨딩(seeding)공정 및 어닐링공정을 거치면서 그 전면에 HSG막이 형성된다. 상기 테스트 패턴의 전면에도 상기 HSG막이 형성된다.
상기 HSG막이 형성된 반도체기판을 상기 HSG의 물리적 특성 평가를 위해 ATM장비의 로딩시킨다. 상기 반도체기판이 ATM장비에 로딩되면, 상기 HSG의 물리적 특성 평가가 이루어지는데, 평가의 대상은 상기 테스트 패턴이다. 상기 테스트 패턴의 전면에도 상기 하부전극에 형성된 것과 동일한 HSG막이 형성되어 있다. 따라서 상기 테스트 패턴에 형성된 HSG막을 구성하는 HSG의 물리적 특성 평가는 곧 상기 하부전극에 형성되어 있는 HSG의 물리적 특성평가가 된다. 상기 HSG의 물리적 특성평가의 구체적인 내용은 상기 ATM을 이용하여 상기 테스트 패턴의 일부영역을 스캐닝한다. 이 결과 상기 스캐닝영역에 있는 HSG의 물리적 특성, 예컨대 HSG의 높이와 표면적 그리고 표면의 거칠기등이 수치적으로 측정된다. 상기 HSG의 물리적 특성을 측정한 일예를 도 1에 도시하였다. 도 1의 결과는 상기 테스트 패턴에서 1㎛2×1㎛2의 면적을 스캐닝한 결과이다. 이렇게 계산된 값들 중 상기 HSG의 높이와 표면거칠기의 정량화된 값을 HSG형성시의 기준값으로 취한다. 즉, 원하는 커패시턴스를 얻을 수 있는 크기의 HSG를 형성할 수 있는 공정으로 진행한 뒤 상기 테스트 패턴과 ATM을 이용하여 여러번 측정하여 상기 HSG의 평가기준과 오차범위를 결정한다.
HSG는 그 형성온도에 따라 크기가 변한다. 예를 들면, 도 2 내지 도 5에는 온도의 변화에 따라 상기 HSG의 밀도와 크기가 변화는 과정을 나타내었다. 구체적으로 상기 각 도면을 설명하면, 도 2는 735℃에서 형성한 상기 HSG의 밀도와 크기를 나타낸다. 그리고 도 3은 745℃에서 형성한 상기 HSG의 밀도와 크기를 나타내며, 도 4는 755℃에서 형성한 상기 HSG의 밀도와 크기를 나타낸다. 마지막으로 도 5는 765℃에서 형성했을 때의 상기 HSG의 밀도와 크기를 나타낸다. 상기 도 2 내지 도 5를 참조하면, 각 도면에서 하얀 부분(40)이 상기 HSG를 나타내는데, 온도가 높아질수록 밀도는 높아지고 크기는 커지는 것을 알 수 있다.
상기 도 2 내지 도 5에 도시한 것은 주사전자 현미경(SEM)사진인데, 이러한 SEM사진 결과는 상기 AFM을 이용하는 것 처럼 상기 HSG의 물리적 특성을 정량화 하기가 어렵다. 상기 도 2 내지 도 5에 도시한 SEM사진에 찍힌 것과 동일한 시료를 상기 ATM을 사용하여 분석하면, 공정조건에 따라 상기 HSG의 높이로써 정량화가 가능하다. 이 결과를 도 6에 도시하였는데, 여기서 "■"는 중간값(median valur)을 나타내고 "●"는 평균값(mean value)을 나타낸다. 도 6을 참조하면, 공정온도가 증가함에 따라 상기 상기 시료상에 형성되는 상기 HSG의 높이는 증가된다는 것을 알 수 있다. 이러한 결과는 상기 도 2 내지 도 5의 SEM결과와 잘 일치한다.
계속해서 상기 AFM의 측정이 끝나면, 상기 HSG의 크기에 따라 커패시터의 커패시턴스가 어떻게 변하는 가를 측정하기 위해 상기 HSG막 형성이후의 공정을 진행한다. 즉, 상기 HSG막이 형성된 반도체기판을 상기 AFM으로부터 반응챔버로 다시 로딩하여 공정을 계속 진행한다. 구체적으로는 서두에서 상술한 고유전물질중 선택된 어느 하나로 이루어진막으로 상기 HSG막 전면에 고유전막을 형성한다. 이어서, 상기 고유전막 전면에 상부전극으로 사용될 도전층을 형성한 후 셀 단위로 상기 도전층을 패터닝한다. 이 결과 셀 커패시터가 완성된다. 이렇게 형성된 상기 커패시터의 커패시턴스를 측정하여 상기 AFM으로 측정한 상기 HSG의 물리적 특성에 따라 상기 커패시터의 커패시턴스가 어떻게 변화하는가를 분석한다. 상기 분석결과를 도 7에 도시하였다. 상기 도 7을 참조하면, 상기 HSG의 높이가 증가함에 따라 커패시터의 커패시턴스는 증가하는 것을 알 수 있다. 이와 같은 결과로 미루어 볼 때, 원하는 커패시턴스의 값에 알맞는 HSG의 높이를 결정할 수 있으며, 상기 HSG의 높이가 결정되면, 상기 HSG가 형성되는 공정은 알고 있으므로 그에 맞는 HSG형성 조건을 새로이 정립할 수 있다. 이와 같은 조건이 정해지면, 장비에 이상이 없는 한 상기 AFM측정에 의한 오차 범위를 벗어나지 않는 범위내에서 상기 HSG막의 재현성이 크게 달라지면, 장비의 이상을 생각해 볼 수 있다. 이와 같이 본 발명에 의한 커패시터의 평가 방법에서는 박막의 재현성과 함께 장비의 이상유, 무도 판단할 수 있다. 또한, 상기 조건이 결정되면, 상기 AFM분석에 의한 오차범위내에서 형성되는 상기 HSG막의 형태를 짐작할 수 있으므로 커패시터의 구조를 예측 할 수 있다.
도 8에는 지금까지 상술한 AFM을 이용한 상기 HSG의 물리적 특성을 평가과 그 이후의 과정의 흐름도를 나타내었다.
이상, 본 발명은 AFM을 이용하여 형성단계에서의 HSG의 물리적 특성을 평가한다. 이를 위해 별도의 테스트 패턴을 층간절연막 상에 하부전극과 함께 형성하여 사용한다. 이에 따라 반도체기판의 손상없이 상기 HSG의 높이를 측정할 수 있고 측정된 데이타를 커패시터의 커패시턴스와 결합함으로써 원하는 커패시턴스에 맞는 HSG의 높이를 결정할 수 있고 상기 HSG막을 형성하는 공정조건을 결정할 수 있다. 이러한 공정조건을 바탕으로 상기 HSG막을 형성할 수 있는 공정시방서(specification)를 작성하고 이를 기준으로 공정을 진행함으로써 상기 HSG막의 재현성을 높일 수 있다. 뿐마 아니라 공정에 사용하는 장비의 이상 유, 무도 판단할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.
Claims (8)
- 반도체 기판 상에 HSG 실리콘막을 형성하되, 커패시터 형성용과 HSG 특성 측정을 위한 테스트용으로 구분하여 형성하는 단계;상기 HSG 실리콘막 특성으로 HSG의 높이, 면적 및 HSG 실리콘막 표면 거칠기를 측정하여 정량화하는 단계;상기 정량화된 특성을 작업 명세서와 비교하는 단계; 및상기 비교에 따라 상기 HSG 실리콘막 형성 조건을 조정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조공정 평가방법.
- 제 1 항에 있어서, 상기 HSG 실리콘막 특성은 AFM(Atomic Force Microscopy)을 이용하여 측정하는 것을 특징으로 하는 반도체 장치의 제조공정 평가방법.
- 제 1 항에 있어서, 상기 HSG 높이를 상기 HSG 실리콘막 형성공정을 평가하기 위한 기준 값으로 사용하는 것을 특징으로 하는 반도체 장치의 제조공정 평가방법.
- 제 1 항에 있어서, 상기 HSG 면적을 상기 HSG 실리콘막 형성공정을 평가하기 위한 기준 값으로 사용하는 것을 특징으로 하는 반도체 장치의 제조공정 평가방법.
- 제 1 항에 있어서, 상기 HSG 실리콘막의 표면 거칠기를 상기 HSG 실리콘막 형성공정을 평가하기 위한 기준 값으로 사용하는 것을 특징으로 하는 반도체 장치의 제조공정 평가방법.
- 제 2 항에 있어서, 상기 HSG 실리콘막의 특성을 측정하는 단계는(1) 상기 AFM 장비에 상기 반도체 기판을 로딩하는 단계;(2) 상기 반도체 기판에서 상기 AFM 테스트용 HSG 실리콘막의 위치를 확인하는 단계;(3) 상기 AFM 테스트용 HSG 실리콘막의 일정부분을 스캐닝하는 단계;(4) 상기 스캐닝된 면적을 필터링과 플레터닝(flattening)하여 스캐닝되는 신호를 처리하는 단계; 및(5) 상기 처리된 신호를 보정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 공정 평가 방법.
- 제 1 항에 있어서, 상기 커패시터 형성용 HSG 실리콘막 상에 유전막과 상부 전극을 순차적으로 형성하여 커패시터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 공정 평가 방법.
- 제 7 항에 있어서, 상기 커패시터의 커패시턴스를 측정한 다음 상기 HSG의 높이와 커패시턴스를 결부시켜 상기 HSG 실리콘막 형성조건을 결정하는 것을 특징으로 하는 반도체 장치의 제조 공정 평가 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030154A KR100275719B1 (ko) | 1996-07-24 | 1996-07-24 | 반도체장치의제조공정평가방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030154A KR100275719B1 (ko) | 1996-07-24 | 1996-07-24 | 반도체장치의제조공정평가방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012411A KR980012411A (ko) | 1998-04-30 |
| KR100275719B1 true KR100275719B1 (ko) | 2001-01-15 |
Family
ID=40749646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960030154A KR100275719B1 (ko) | 1996-07-24 | 1996-07-24 | 반도체장치의제조공정평가방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275719B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347764B1 (ko) * | 2000-10-19 | 2002-08-09 | 삼성전자 주식회사 | 주사전자현미경 이미지를 이용한 반도체 웨이퍼 표면의 입자성장도 수치적 분석방법과 이를 위한 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980965A (ja) * | 1982-10-29 | 1984-05-10 | Matsushita Electric Ind Co Ltd | 固体撮像素子検査装置 |
| JPH0412547A (ja) * | 1990-05-02 | 1992-01-17 | Toshiba Corp | 膜厚分布測定装置 |
| JPH07249598A (ja) * | 1994-03-14 | 1995-09-26 | Mitsubishi Materials Corp | 張り合わせ半導体ウェーハの製造方法および張り合わせ用半導体ウェーハ |
-
1996
- 1996-07-24 KR KR1019960030154A patent/KR100275719B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980965A (ja) * | 1982-10-29 | 1984-05-10 | Matsushita Electric Ind Co Ltd | 固体撮像素子検査装置 |
| JPH0412547A (ja) * | 1990-05-02 | 1992-01-17 | Toshiba Corp | 膜厚分布測定装置 |
| JPH07249598A (ja) * | 1994-03-14 | 1995-09-26 | Mitsubishi Materials Corp | 張り合わせ半導体ウェーハの製造方法および張り合わせ用半導体ウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012411A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416042A (en) | Method of fabricating storage capacitors using high dielectric constant materials | |
| US5913117A (en) | Method for manufacturing ferroelectric capacitor | |
| US6368909B2 (en) | Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof | |
| KR100322220B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| EP0817259A2 (en) | Thin film capacitor with resistance measuring element | |
| US6037206A (en) | Method of fabricating a capacitor of a dynamic random access memory | |
| KR100275719B1 (ko) | 반도체장치의제조공정평가방법 | |
| JP3732524B2 (ja) | 集積化半導体メモリ装置の製造方法 | |
| KR100430792B1 (ko) | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 | |
| US5834804A (en) | Ferroelectric structure including MgTiO3 passivation | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| KR100190025B1 (ko) | 반도체장치의 커패시터 형성방법 | |
| US6806135B2 (en) | Method of manufacturing a semiconductor device using a two-step deposition process | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| US5846870A (en) | Method of measuring a semiconductor device and a method of making a semiconductor device | |
| US7233040B2 (en) | Semiconductor device contains a PbxSr(1−x)[Zr, Ti]xRu(1−x)O3 film in a capacitor | |
| KR20000025180A (ko) | 반도체 제조장치 및 이를 이용한 반도체 제조방법 | |
| US20030022415A1 (en) | Method for manufacturing a semiconductor device haveing a metal-insulator-metal capacitor | |
| KR960006720B1 (ko) | 반도체 메모리장치의 제조방법 | |
| Kim et al. | Development of Ru/Ta/sub 2/O/sub 5//Ru capacitor technology for giga-scale DRAMs | |
| KR0151059B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100234363B1 (ko) | 강유전막의 식각 가스 | |
| DE10393802T5 (de) | Ferroelektrischer Kondensator und Prozeß zu seiner Herstellung | |
| KR100253593B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JPH10223717A (ja) | 素子評価方法及び素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080904 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |