KR100275541B1 - 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 - Google Patents
인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 Download PDFInfo
- Publication number
- KR100275541B1 KR100275541B1 KR1019970070321A KR19970070321A KR100275541B1 KR 100275541 B1 KR100275541 B1 KR 100275541B1 KR 1019970070321 A KR1019970070321 A KR 1019970070321A KR 19970070321 A KR19970070321 A KR 19970070321A KR 100275541 B1 KR100275541 B1 KR 100275541B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- layer
- capacitor
- layer metal
- high frequency
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 86
- 239000010408 film Substances 0.000 claims description 33
- 238000013461 design Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/145—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of resonant circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 초고주파 공진 집적회로에 관한 것으로서, 특히 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 설계방법 및 그 구조에 관한 것이다. 본 발명은 집적형 인덕터와 집적형 커패시터를 이용하여 초고주파 공진회로를 구성하는 단계; N층 금속선과 N-1층 금속선 및 금속층간 절연막으로 집적형 인덕터를 구성하는 단계; 인덕터의 입력단을 N층 금속선으로 구성하고 인덕터의 종단을 콘택홀을 통해 N-1금속층과 연결한뒤 N-1층 금속선으로 출력단을 구성하는 단계; 불순물이 도핑된 M층 다결정실리콘과 M-1층 다결정실리콘 및 다결정실리콘층간의 절연막으로 구성된 커패시터를 구성하는 단계; 상기의 커패시터를 인덕터의 내경에 배치하는 단계; N-1층 금속선을 이용하여 M층 및 M-1층 다결정실리콘을 각각 연결하여 커패시터를 구성하는 단계; 커패시터의 연결 금속선인 N-1층 금속선을 인덕터 내경에서 인덕터 바깥쪽인 입력단까지 연결하고 인덕터 입력단의 N층 금속막과 콘택홀을 통해 연결하는 단계; 인덕터 내경에 배치되어 있는 인덕터 종단의 N층 금속막과 커패시터의 연결 금속선인 N-1층 금속선을 콘택홀을 통해 연결하고 N-1층 금속막을 인덕터 외부로 연결, 배치하는 단계; 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이 되게 구성하는 단계; 혹은 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이 되게 함으로써 인덕터 내경에 커패시터를 배치하여 커패시터 배치를 위한 별도의 칩 면적을 없애줌으로써 칩면적을 줄이고 이와 동시에 별도배치에 따른 기생성분을 감소시키는 것을 특징으로 하는 초고주파 공진회로를 구현하는 것이다.
Description
본 발명은 인덕터와 커패시터로 구성되는 초고주파 공진회로를 설계함에 있어 집적형 인덕터(Integrated Inductor 혹은 Monolithic Inductor) 의 내경에 집적형 커패시터를 배치함으로써 공진회로의 칩면적을 대폭 감소시키는 초고주파 공진회로 구조 및 그 설계방법에 관한 것이다.
이동통신기술이 발달하면서 초고주파 반도체 소자의 수요가 크게 증가하고 있다. 종래의 초고주파 공진회로의 구성에서는 인덕터나 커패시터등을 외장형 부품을 사용한 혼성회로(Hybrid IC)를 채택 해왔으나, 가격을 낮추고 성능을 개선시키기 위해 최근 이들 부품을 한 소자에 집적시키는 모노리딕(Monolithic) IC의 개발이 활발하다.
도 1은 커패시터와 인덕터가 노드 A 및 노드 B를 접점으로 병렬 연결된 공진 회로도이다.
실제 인덕터(50)는 손실이 없는 이상적인 인덕터(Ideal Inductor, L)와 직렬 저항(Rs)으로 구성되며, 공진주파수(fr)는 하기 수학식 1과 같다.
이때, 상기 'Q'는 인덕터의 충실도를 나타내며, Q는 하기 수학식 2로 표현된다.
여기서, XL은 임의의 주파수에서 인덕터의 임피던스이다.
도 2는 상기 도 1의 등가회로를 집적화 시킨 종래의 배치도이다.
인덕터(1)과 커패시터(2)가 접점 A와 B를 통해 병렬로 연결되어 있다. 인덕터(1)는 N층 금속막으로 구성되며, 인덕터의 종단에서 콘택홀(5)을 통해 N-1층 금속막(4)과 연결 시킨후, 접점 B와 연결된다. 한편, 커패시터(2)는 콘택홀(7)을 통해 N-1층 금속막(8)과 연결되고 금속막(8)은 콘택홀(9a, 9b)를 통해 M-1층 다결정실리콘막(14a, 14b)과 연결한다. 한편, M층 다결정실리콘막(13)은 각각 콘택홀(10a, 10b)를 통해 N-1층 금속막(11)과 연결되고, 이들은 다시 콘택홀(12)과 N층 금속막(15)을 통해 접점 B에서, 인덕터의 종단에서 연결된 N-1층 금속막(4)와 연결됨으로써 인덕터(1)와 커패시터(2)를 병렬 시키는 배치도를 구성한다.
이와 같은 종래의 공진회로 배치는 인덕터(1)의 큰 내경(16)의 면적을 사용하지 않은채 별도의 면적을 할애하여 커패시터(2)를 배치함으로써 면적 활용성이 낮고 결과적으로 칩 면적이 증대되는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여 인출된 본 발명의 주된 목적은, 초고주파 공진 집적회로를 설계함에 있어 집적형 인덕터의 내경에 커패시터를 배치함으로써 공진회로의 칩면적을 줄일수 있게 하는데 있다. 또한 본 발명의 다른 목적은 커패시터 배치를 인덕터와 근접하게 함으로써 종래의 방법에 의한 별도의 커패시터 배치에 따른 긴 연결선과 이로 인한 기생성분의 발생을 억제함으로써 기생성분이 감소되는 공진회로를 구현하는데 있다.
도 1은 커패시터와 인덕터가 노드 A 및 노드 B를 접점으로 병렬 연결된 공진회로도,
도 2는 도 1의 등가회로를 집적화시킨 종래의 배치도,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 초고주파 공진회로 배치도,
도 4는 본 발명의 주파수에 따른 공진회로의 임피던스 특성도.
〈도면의 주요 부분에 대한 부호의 설명〉
20,30,34 : N층 금속막 22,26,33 : N-1층 금속막
21,25,29,41,42,43 : 층간 금속막 콘택홀
23,27,39,40 : 다결정실리콘과 N-1층 금속막간의 콘택 홀
24,37 : M-1층 다결정 실리콘 28,36 : M층 다결정 실리콘
38 : 커패시터 박막 35 : 금속 층간 절연막
31 : 기판 32 : 절연막
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 집적형 초고주파 공진회로를 설계함에 있어 집적형 인덕터와 집적형 커패시터를 이용하여 초고주파 공진회로를 구성하는 단계; N층 금속선과 N-1층 금속선 및 금속층간 절연막으로 집적형 인덕터를 구성하는 단계; 인덕터의 입력단을 N층 금속선으로 구성하고 인덕터의 종단을 콘택홀을 통해 N-1금속층과 연결한뒤 N-1층 금속선으로 출력단을 구성하는 단계; 불순물이 도핑된 M층 다결정실리콘과 M-1층 다결정실리콘 및 다결정실리콘층간의 절연막으로 구성된 커패시터를 구성하는 단계; 상기의 커패시터를 인덕터의 내경에 배치하는 단계; N-1층 금속선을 이용하여 M층 및 M-1층 다결정실리콘을 각각 연결하여 커패시터를 구성하는 단계; 커패시터의 연결 금속선인 N-1층 금속선을 인덕터 내경에서 인덕터 바깥쪽인 입력단까지 연결하고 인덕터 입력단의 N층 금속막과 콘택홀을 통해 연결하는 단계; 인덕터 내경에 배치되어 있는 인덕터 종단의 N층 금속막과 커패시터의 연결 금속선인 N-1층 금속선을 콘택홀을 통해 연결하고 N-1층 금속막을 인덕터 외부로 연결, 배치하는 단계; 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이 되게 구성하는 단계; 혹은 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이 되게 함으로써 인덕터 내경에 커패시터를 배치하여 커패시터 배치를 위한 별도의 칩 면적을 없애줌으로써 칩면적을 줄일뿐 아니라 별도배치에 따른 기생성분을 감소시키는 것을 특징으로 하는 초고주파 공진회로를 구현하는 것이다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하겠다.
도 3a 및 도 3b는 은 본 발명에 의한 인덕터 내경에 커패시터가 배치된 집적형 초고주파 공진회로 배치도 및 단면도이다. 이에 대한 설명을 간단히 하기 위해 인덕터 내경에 커패시터를 배치하는 과정은 상세하게 설명하고 본 발명과 직접적인 관계가 없는 부가적인 구성의 설명은 생략하였다.
첫 단계로, 집적형 인덕터와 집적형 커패시터를 이용하여 초고주파 공진회로를 구성한다. 인덕터는 N층 금속선(20, 34)과 N-1층 금속선(22, 26, 33) 및 금속층간 절연막(35)으로 집적형 인덕터를 구성하되 인덕터의 입력단을 N층 금속선(20, 34)으로, 인덕터의 종단을 콘택홀(25, 43)을 통해 N-1금속층(26, 33)과 연결한뒤 N-1층 금속선(26, 33)으로 출력단을 구성한다. 커패시터는 불순물이 도핑된 M-1층 다결정실리콘(24, 37)과 M층 다결정실리콘(28, 36) 및 다결정실리콘층간의 절연막(38)으로 구성된다. 상기의 커패시터를 인덕터의 내경에 배치하면서 N-1층 금속선(26)이 각각 콘택홀(23a,23b, 39)을 통하여 M-1층 다결정실리콘(24, 37)에 연결되고, 또 다른 콘택홀 (27a, 27b, 40)을 통해 및 M층 다결정실리콘(28, 36)과 연결하여 커패시터 전극을 구성한다. 또한, 커패시터의 연결 금속선인 N-1층 금속선을 인덕터 내경에서 인덕터 바깥쪽인 입력단까지 연결하고 인덕터 입력단의 N층 금속막(20, 34)과 콘택홀(21, 41)을 통해 연결하는 한편, 인덕터 내경에 배치되어 있는 인덕터 종단의 N층 금속막과 커패시터의 연결 금속선인 N-1층 금속선(26, 33)을 콘택홀(25, 43)을 통해 연결하고 N-1층 금속막(26, 33)을 인덕터 외부로 연결, 배치한다.
상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이 되게 구성하거나 혹은 상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이 되게 구성한다. 인덕터와 커패시터는 기판(31) 위에 절연막(32)으로 박막 위에 구성한다.
도 4는 본 발명에 의한 배치방법으로 실리콘 기판위에 집적형 인덕터 및 커패시터를 제조하되 인덕터의 내경에 커패시터를 배치시킨 공진회로의 출력 모사(Simulation) 실험으로써 주파수에 따른 공진회로의 임피던스 특성을 나타낸다.
실험에 사용된 인덕터의 인덕턴스는 34nH, 커패시터의 커패시턴스는 500fF이고 인덕터의 내경은 100um×100um이며 커패시터는 50um × 50um이다.
이와 같은 본 발명에 의해 배치된 인덕터 및 커패시터 병렬회로가 공진회로 뿐아니라 소자의 부하, 정합회로 등 기타의 회로에 적용할 수가 있다.
본 발명의 가장 큰 특징은, 집적형 초고주파 공진회로를 설계함에 있어 인덕터의 내경에 커패시터를 배치함으로써 공진회로의 칩면적을 크게 감소 시킬수 있게 한 점이다. 특히, 본 발명에 의한 인덕터와 커패시터의 배치는 종래에 비해 이들 두 소자를 효율적으로 근접 시킬수 있어서 별도 배치에 의한 기생성분을 크게 감소 시킬수 있는 특징이 있다.
상기와 같이 이루어지는 본 발명은 집적형 초고주파 공진회로를 설계함에 있어 인덕터의 내경에 커패시터를 배치함으로써 공진회로의 칩 면적을 크게 감소 시킬수 있어서 초고주파 회로의 집적도를 향상 시킬 수 있을 뿐 아니라 인덕터와 커패시터의 배치를 효율적으로 근접 시킬 수 있어서 별도 배치에 의한 기생성분을 크게 감소 시킬 수 있어 보다 안정되고 우수한 공진회로 특성을 기대할 수 있다.
Claims (6)
- 집적형 초고주파 공진회로를 설계하는 방법에 있어서,집적형 인덕터와 집적형 커패시터를 이용하여 초고주파 공진회로를 구성하는 제 1 단계와;N층 금속선과 N-1층 금속선 및 금속층간 절연막으로 집적형 인덕터를 구성하는 제 2 단계와;인덕터의 입력단을 N층 금속선으로 구성하고 인덕터의 종단을 콘택홀을 통해 N-1금속층과 연결한뒤 N-1층 금속선으로 출력단을 구성하는 제 3 단계와;불순물이 도핑된 M층 다결정실리콘과 M-1층 다결정실리콘 및 다결정실리콘층간의 절연막으로 구성된 커패시터를 구성하는 제 4 단계와;상기의 커패시터를 인덕터의 내경에 배치하는 제 5 단계와;N-1층 금속선을 이용하여 M층 및 M-1층 다결정실리콘을 각각 연결하여 커패시터를 구성하는 제 6 단계와;커패시터의 연결 금속선인 N-1층 금속선을 인덕터 내경에서 인덕터 바깥쪽인 입력단까지 연결하고 인덕터 입력단의 N층 금속막과 콘택홀을 통해 연결하는 제 7 단계와; 및인덕터 내경에 배치되어 있는 인덕터 종단의 N층 금속막과 커패시터의 연결 금속선인 N-1층 금속선을 콘택홀을 통해 연결하고 N-1층 금속막을 인덕터 바깥쪽인 출력단으로 연결, 배치하는 제 8 단계를 포함하고,상기의 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이 되게 구성함으로써 커패시터 배치를 위한 별도의 칩 면적을 없애주어 칩면적을 줄일뿐 아니라 별도배치에 따른 기생성분을 감소시키는 것을 특징으로 하는 초고주파 공진회로 설계방법.
- 제 1 항에 있어서,상기 인덕터와 커패시터를 연결하는 단계에서 입력단 금속선과 연결되는 커패시터의 다결정실리콘이 M층이고 인덕터의 종단 금속선과 연결되는 커패시터의 다결정실리콘이 M-1층이 되게 구성하는 것을 특징으로 하는 초고주파 공진회로 설계방법.
- 제 1 항에 있어서,상기 인덕터를 구성하는 단계에서 금속선 층간 절연막을 2층, 3층 혹은 그 이상의 층으로 구성함으로써 N층 금속선 및 N-2, N-3 혹은 그 이하의 금속선으로 제조된 집적형 인덕터 내경에 커패시터를 배치하는 것을 특징으로 하는 초고주파 공진회로 설계방법.
- 제 1 항에 있어서,상기 집적형 공진회로를 제조하는 기판을 실리콘, 화합물반도체, 유리 혹은 기타의 집적공정이 가능한 기판을 사용하는 것을 특징으로 하는 초고주파 공진회로 설계방법.
- 인덕터와 커패시터가 연결된 집적형 초고주파 공진회로에 있어서,상기 인덕터 내경에 커패시터가 배치된 것을 특징으로 하는 초고주파 공진 공진회로 구조.
- 제 5 항에 있어서,입력단인 N층 금속선(20)과, 상기 N층 금속선(20)의 입력단의 콘택홀(21)과 상기 N층 금속선(20)의 종단의 콘택홀(25)을 통해 각각 연결되는 N-1층 금속선(22, 26) 과, 그리고 상기 N층 금속선(20) 하부와 상기 N-1층 금속선(22) 상부 사이에 형성되는 금속층간 절연막(35)으로 구성된 인덕터와;상기 N-1층 금속선(26)과 상기 종단의 콘택홀(25)을 다른 콘택홀(27a, 27b, 40)을 통해 연결되는 M층 다결정실리콘(28)과, 상기 N-1층 금속선(22)과 콘택홀(23a, 23b, 39)을 통해 연결되는 불순물이 도핑된 M-1층 다결정실리콘(24)과, 상기 다결정실리콘층간의 절연막(38)으로 구성되되, 상기 인덕터 내경에 배치되는 커패시터로 구성되며, 상기한 인덕터와 커패시터가 기판(31) 위에 절연막(32)으로 박막위에 구성된 것을 특징으로 하는 초고주파 공진회로 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070321A KR100275541B1 (ko) | 1997-12-19 | 1997-12-19 | 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070321A KR100275541B1 (ko) | 1997-12-19 | 1997-12-19 | 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990051082A KR19990051082A (ko) | 1999-07-05 |
| KR100275541B1 true KR100275541B1 (ko) | 2001-01-15 |
Family
ID=40749625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970070321A KR100275541B1 (ko) | 1997-12-19 | 1997-12-19 | 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275541B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492822B2 (en) | 2009-03-11 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of manufacturing LC circuit and LC circuit |
| US9723766B2 (en) | 2010-09-10 | 2017-08-01 | Intersil Americas LLC | Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides |
| US10111333B2 (en) | 2010-03-16 | 2018-10-23 | Intersil Americas Inc. | Molded power-supply module with bridge inductor over other components |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692645B1 (ko) * | 2015-11-25 | 2017-01-03 | 숭실대학교산학협력단 | 집적 회로 상에 형성되는 차동 증폭기 |
-
1997
- 1997-12-19 KR KR1019970070321A patent/KR100275541B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492822B2 (en) | 2009-03-11 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of manufacturing LC circuit and LC circuit |
| US10111333B2 (en) | 2010-03-16 | 2018-10-23 | Intersil Americas Inc. | Molded power-supply module with bridge inductor over other components |
| US9723766B2 (en) | 2010-09-10 | 2017-08-01 | Intersil Americas LLC | Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990051082A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6160303A (en) | Monolithic inductor with guard rings | |
| US8782876B1 (en) | Method of manufacturing MEMS based quartz hybrid filters | |
| US7418251B2 (en) | Compact radio frequency harmonic filter using integrated passive device technology | |
| US20060038635A1 (en) | Integrated passive filter incorporating inductors and ESD protectors | |
| CN110959197B (zh) | 分布式lc滤波器结构 | |
| JP2003529936A (ja) | 電力増幅器の超微細ｃｍｏｓのトランジスタ・キャパシタ組み合わせ構造 | |
| CN111540712B (zh) | 集成器件制造方法及相关产品 | |
| US7068140B2 (en) | Coplanar transformer with a capacitor | |
| US6177716B1 (en) | Low loss capacitor structure | |
| CN218827106U (zh) | 异构封装基板和异构封装模组 | |
| US4213141A (en) | Hybrid transistor | |
| KR100275541B1 (ko) | 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 | |
| JP2012029289A (ja) | スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体 | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| US7893795B2 (en) | Circuit device having inductor and capacitor in parallel connection | |
| CN100511640C (zh) | 具有多重导线结构的螺旋电感元件 | |
| US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN212648439U (zh) | 一种ipd宽通带高通滤波器 | |
| US20020097128A1 (en) | Electronic component and method of manufacturing | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| CN106253873A (zh) | 一种薄膜体声波谐振器谐波调谐放大模块 | |
| JP2004221317A (ja) | 半導体装置 | |
| CN1659716B (zh) | 半导体设备、半导体电路及制造半导体设备的方法 | |
| CN117749116B (zh) | 射频前端模组 | |
| Naveen et al. | Stacked Multi-layer Zig-Zag On-chip Inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090901 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |