JP2012029289A - スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体 - Google Patents

スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体 Download PDF

Info

Publication number
JP2012029289A
JP2012029289A JP2011159337A JP2011159337A JP2012029289A JP 2012029289 A JP2012029289 A JP 2012029289A JP 2011159337 A JP2011159337 A JP 2011159337A JP 2011159337 A JP2011159337 A JP 2011159337A JP 2012029289 A JP2012029289 A JP 2012029289A
Authority
JP
Japan
Prior art keywords
frequency
metal line
node
signal
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011159337A
Other languages
English (en)
Other versions
JP5671420B2 (ja
Inventor
Harvey Woods Wein Jr
ジュニア ウェイン・ハーヴェイ・ウッズ
Guoan Wang
グオアン・ワン
Ding Hani
ハニ・ディン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2012029289A publication Critical patent/JP2012029289A/ja
Application granted granted Critical
Publication of JP5671420B2 publication Critical patent/JP5671420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/12—Auxiliary devices for switching or interrupting by mechanical chopper
    • H01P1/127—Strip line switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Filters And Equalizers (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】スイッチ素子と、複数の周波数依存インダクタンス範囲を有するオンチップ・インダクタとを含む、構造体を提供する。
【解決手段】半導体スイッチ素子は、電界効果トランジスタと、並列接続状の周波数依存インダクタンスを提供するインダクタ構造体とを含む。この半導体スイッチ素子のオフ状態中に、スイッチ素子のオフ状態寄生キャパシタンスによる周波数依存インピーダンス・コンポーネントは、周波数の関数として非線形インピーダンスを提供する、インダクタ構造体の周波数依存インダクタンス・コンポーネントによって相殺される。インダクタ構造体は、低い動作周波数のときより高い動作周波数のときの方が少ないインダクタンスを提供し、寄生キャパシタンスおよびインダクタンスの２通りのインピーダンス・コンポーネントについてより効果的な相殺を可能にする。したがって、この半導体スイッチ素子は、複数の動作周波数で低い寄生結合を提供する。
【選択図】図６

Description

本発明は、トランジスタと、周波数依存インダクタンスを備えたオンチップ・インダクタとを含むスイッチ素子を含む構造体に関する。
ミリメートル波とは、電磁放射の波長が真空中で１．０ｍｍ〜１０ｍｍである、電磁放射のスペクトル域を指す。この電磁放射の範囲は３０ＧＨｚ〜３００ＧＨｚの周波数範囲に対応し、これは超高周波（ＥＨＦ：extremely high frequency）範囲とも呼ばれる。この範囲の周波数は最高の無線周波数帯域と見なされ、それより上の電磁放射は遠赤外光と見なされる。ミリメートル波は、無線通信を含むブロードバンド・インターネット・アクセスに使用される。
ミリメートル波範囲、すなわち、ＥＨＦ範囲内での動作のためのオンチップ・スイッチは、デジタルおよびアナログ適用例を含む多くの適用例のための需要が大きい。このようなオンチップ・スイッチはトランジスタを使用し、このトランジスタは典型的に低損失信号伝送路を提供するために低いオン状態抵抗を提供するための電界効果トランジスタである。しかし、オンチップ・スイッチとして使用されるトランジスタは典型的に重大なオフ状態キャパシタンスを有し、このキャパシタンスはオンチップ・スイッチの出力ノードに容量結合するための入力信号を結合するのに十分高い寄生キャパシタンスを提供する。オフ状態で入力ノードと出力ノードとの間の信号の容量結合を防止するために、従来のオンチップ・スイッチは、オンチップ・スイッチの入力ノードと出力ノードとの間のキャパシタと並列に接続されたインダクタを含む。
図１を参照すると、第１の従来技術の回路は従来技術のオンチップ・スイッチを表している。第１の従来技術の回路は、第１のノードＮ１と第２のノードＮ２との間に並列接続状に接続された、電界効果トランジスタＴと、インダクタンスＬを有する固定インダクタンス・インダクタとを含む。たとえば、第１のノードＮ１は入力ノードにすることができ、第２のノードＮ２は出力ノードにすることができる。
図２を参照すると、第２の従来技術の回路は、図１の従来技術のオンチップ・スイッチを１組の相互接続された同等の電子部品として表している。第１の従来技術の回路の電界効果トランジスタＴは、理想スイッチＳと、トランジスタのオン状態抵抗Ｒonを有する寄生抵抗器と、オフ状態キャパシタンスＣoffを有する寄生キャパシタの組み合わせによって表される。第１および第２の従来技術の回路のオン状態インピーダンス、すなわち、トランジスタＴがオンになっている間の第１および第２の従来技術の回路の実効インピーダンスＺeffは、トランジスタのオン状態抵抗Ｒonに等しい。第１および第２の従来技術の回路のオフ状態インピーダンス、すなわち、トランジスタＴがオフになっている間の第２の従来技術の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
ｆ0という最適動作周波数で第２の従来技術の回路のオフ状態キャパシタンスを最大限にするために、インダクタンスＬの値は以下のようにする必要がある。
Figure 2012029289
 換言すれば、インダクタンスＬの値が（式２）を満足するときに第２の従来技術の回路の実効インピーダンスＺeffは無限大に発散する。この場合、トランジスタＴがオフになっている間の一般的な動作周波数ｆにおける第２の従来技術の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
動作周波数ｆがｆ0という最適動作周波数であるときに、第２の従来技術の回路の実効インピーダンスＺeffは無限大に発散する。この場合、第２の従来技術の回路は第１のノードＮ１と第２のノードＮ２との間の完全な減結合を提供する。しかし、動作周波数ｆがｆ0という最適動作周波数から逸脱すると、第２の従来技術の回路の実効インピーダンスＺeffは有限数になる。
たとえば、６０ＧＨｚで動作するように設計されている従来技術のスイッチング回路は、５４ＧＨｚまたは６６ＧＨｚでの動作に供される可能性がある。例示的な一例では、準最適動作周波数が最適動作周波数の０．９倍になるように選択された場合、６０ＧＨｚの動作用に最適化された回路を５４ＧＨｚで動作させる場合のように、周波数比ｆ／ｆ0は０．９であり、第２の従来技術の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
他の例示的な例では、超最適動作周波数が最適動作周波数の１．１倍になるように選択された場合、６０ＧＨｚの動作用に最適化された回路を６６ＧＨｚで動作させる場合のように、周波数比ｆ／ｆ0は１．１であり、第２の従来技術の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
したがって、図１および図２の第１および第２の従来技術の回路によって表される従来技術のオンチップ・スイッチの動作周波数が最適動作周波数から逸脱する場合、最終的な効果として、第１のノードＮ１と第２のノードとの間の結合は、オフ状態キャパシタンスＣoffを有する寄生キャパシタのために補償されないオフ状態容量結合の約１／５の大きさを有することになる。この結合は、動作周波数が準最適である場合は容量性であり、動作周波数が超最適である場合は誘導性である。したがって、非最適周波数における第１のノードＮ１と第２のノードＮ２との間の寄生結合は、複数の動作周波数における従来技術のオンチップ・スイッチの動作を厳しく制限することになる。
しかし、多くの半導体適用例では複数の動作周波数を必要とする。このような回路では、オンチップ・スイッチが、複数の動作周波数において入力ノードと出力ノードとの間の相当な量の信号結合なしに、オフ状態中に高品質の信号絶縁を提供することが望ましい。
本発明は、スイッチ素子と、複数の周波数依存インダクタンス範囲を有するオンチップ・インダクタとを含む、構造体を提供する。
半導体スイッチ素子は、トランジスタと、並列接続状の周波数依存インダクタンスを提供するインダクタ構造体とを含む。この半導体スイッチ素子のオフ状態中に、スイッチ素子のオフ状態寄生キャパシタンスによる周波数依存インピーダンス・コンポーネントは、周波数の関数として非線形インピーダンスを提供する、インダクタ構造体の周波数依存インダクタンス・コンポーネントによって相殺される。インダクタ構造体は、低い動作周波数のときより高い動作周波数のときの方が少ないインダクタンスを提供し、寄生キャパシタンスおよびインダクタンスの２通りのインピーダンス・コンポーネントについてより効果的な相殺を可能にする。したがって、この半導体スイッチ素子は、複数の動作周波数で低い寄生結合を提供することができる。この半導体スイッチ素子の動作周波数は、ミリメートル波適用例の場合にギガヘルツの範囲にすることができる。
インダクタ構造体は、それぞれが異なる信号周波数に対応する、少なくとも２通りのインダクタンス値を提供する。少なくとも２通りのインダクタンス値は、トランジスタの寄生キャパシタンスによる周波数依存寄生インピーダンスの異なる値を相殺するように選択される。したがって、半導体スイッチ素子が複数の動作周波数で高品質の信号絶縁を提供するように、複数の動作周波数で容量性インピーダンスと誘導性インピーダンスの相殺が行われる。
インダクタ構造体として、１組の金属線構造体を使用することができ、これは、誘電体材料層内に埋め込まれた信号伝送金属線と、接地式誘導結合金属線（grounded inductively coupled metal line）と、容量接地式誘導信号結合金属線（capacitively-grounded inductively-signal-coupled metal line）とを含む。接地式誘導結合金属線は、入力信号側および出力信号側で接地される。キャパシタは、容量接地式誘導信号結合金属線と局部電気接地（local electrical ground）との間に直列に接続され、これは入力側または出力側にすることができる。基板は、信号入力側の第１の局部接地と信号出力側の第２の局部接地との間に有限抵抗を有する。
低周波数では、キャパシタは、容量接地式誘導信号結合金属線を局部電気接地から電気的に切断し、それにより、信号伝送金属線と容量接地式誘導信号結合金属線との間の誘導結合を抑止する。高周波数では、キャパシタは、容量接地式誘導信号結合金属線を局部電気接地に電気的に接続し、それにより、信号伝送金属線と容量接地式誘導信号結合金属線との間の誘導結合を可能にする。
この１組の金属線構造体とキャパシタは共同で周波数依存インダクタを提供する。周波数依存インダクタのＱファクタは、複数の周波数で周波数依存インダクタの動作を可能にする複数のピークを有する。
周波数依存インダクタ内に複数の容量接地式誘導信号結合金属線を設けることができ、そのそれぞれはキャパシタにより局部電気接地に接続される。キャパシタのために異なるキャパシタンス値を選択することにより、異なる信号周波数のときに周波数依存インダクタ内で複数の値のＱファクタを入手することができる。このような半導体構造を取り入れた半導体回路も提供される。
本発明の一態様により、スイッチ素子とインダクタ構造体とを含む半導体構造が提供され、インダクタ構造体の第１のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第２のノードはスイッチ素子の出力ノードに電気的に接続され、インダクタ構造体は周波数依存インダクタンスを有する。
本発明の他の態様により、スイッチ素子と、周波数依存インダクタンスを有するインダクタとを含む半導体回路が提供され、インダクタ構造体の第１のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第２のノードはスイッチ素子の出力ノードに電気的に接続される。
本発明のさらに他の態様により、設計構造を実施する非一時的な機械可読媒体が提供される。この設計構造は、スイッチ素子を表す第１のデータと、インダクタ構造体を表す第２のデータとを含み、インダクタ構造体の第１のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第２のノードはスイッチ素子の出力ノードに電気的に接続され、インダクタ構造体は周波数依存インダクタンスを有する。
オンチップ・スイッチとインダクタとを含む第１の従来技術の回路である。 図１の従来技術のオンチップ・スイッチを１組の相互接続された同等の電子部品として表す第２の従来技術の回路である。 本発明により第１のノードＮ１と第２のノードＮ２との間に並列接続状のスイッチ素子と可変インダクタンス・インダクタとを含む半導体構造を表す回路である。 本発明による図３の半導体構造の同等のコンポーネントを表す回路である。 本発明による可変インダクタの周波数依存インダクタンスを概略的に表すグラフである。 本発明による第１の模範的なインダクタ構造体のコンポーネントの残りの部分に関する回路概略図と１組の金属線の概略平面図からなる複合図である。 本発明による第１の模範的なインダクタ構造体の垂直断面図である。 本発明による第１の模範的なインダクタ構造体の水平断面図である。 本発明による第２の模範的なインダクタ構造体の回路概略図である。 図８の平面Ａ−Ａ’に沿った第１の模範的なインダクタ構造体の垂直断面図である。 本発明の第１の実施形態による第１の模範的なインダクタ構造体の垂直断面図である。 本発明の第２の実施形態による他の第１の模範的なインダクタ構造体の垂直断面図である。 本発明の第３の実施形態によるさらに他の第１の模範的なインダクタ構造体の垂直断面図である。 第２の模範的なインダクタ構造体の相互インダクタンスの周波数依存を示すグラフである。 第２の模範的なインダクタ構造体のＱファクタの周波数依存を示すグラフである。 本発明による第３の模範的なインダクタ構造体の垂直断面図である。 本発明による第３の模範的なインダクタ構造体の水平断面図である。 第３の模範的なインダクタ構造体のインダクタンスの周波数依存を示すグラフである。 第３の模範的なインダクタ構造体のＱファクタの周波数依存を示すグラフである。 本発明による半導体回路の設計および製造に使用可能な設計プロセスの流れ図である。
上記の通り、本発明は、トランジスタと、周波数依存インダクタンスを備えたオンチップ・インダクタとを含むスイッチ素子を含む構造体、そのための回路、ならびにそのための非一時的な機械可読媒体に関し、それらは添付図面とともに本明細書に記載されている。本発明またはその好ましい諸実施形態の諸要素を紹介するときに本明細書で使用する冠詞「ａ」、「ａｎ」、「ｔｈｅ」、および「ｓａｉｄ」は、その諸要素のうちの１つまたは複数が存在することを意味するものである。図面全体を通して、同じ参照番号または文字は、同様のまたは同等の要素を指定するために使用されている。本発明の主題を不必要に曖昧にするような既知の機能および構造の詳細な説明は、明瞭にするために省略されている。図面は必ずしも一定の縮尺で描かれているわけではない。
本明細書で使用する構造要素は、その構造要素が他の構造要素のすぐ上に位置するときに、あるいはその構造要素および他の構造要素と直接的な物理的接触を行う少なくとも１つの介在要素のセットが存在するときに、他の構造要素「上に」あると言われる。構造要素は、介在構造要素がまったく存在せず、構造要素と他の構造要素との間に物理的接触が形成されるときに、他の構造要素の「すぐ上に」あると言われる。同様に、ある要素は、その要素が他の要素に直接接続または結合されているときに、あるいは少なくとも１つの介在要素のセットがその要素および他の要素との接続または結合を提供するときに、他の要素に「接続」または「結合」されていると言われる。ある要素は、介在要素がまったく存在せず、その要素と他の要素との間に接続または結合が提供されるときに、他の要素に「直接接続」または「直接結合」されていると言われる。ある要素は、直接接触を提供する物理的境界面領域がその要素と他の要素との間に存在するときに、他の要素に「隣接」する。「周波数依存」インダクタンスとは、非定値インダクタンス、すなわち、信号周波数の関数として種々の値を有するインダクタンスを指す。
本明細書で使用する回路の第１のノードはその回路の第２のノードに「電気的に接続」され、第１のノードの電圧はその回路のすべての動作条件下で必ず第２のノードの電圧と同じになる。
図３を参照すると、本発明の一実施形態によるオンチップ・スイッチを表す回路が示されている。この回路は、スイッチ素子と、可変インダクタンスＬv（ｆ）、すなわち、周波数依存インダクタンスを有する可変インダクタンス・インダクタとを含む。たとえば、スイッチ素子は電界効果トランジスタＴにすることができる。電界効果トランジスタＴは、スイッチング関数を提供可能な任意の他の半導体デバイスで置き換えることができる。たとえば、電界効果トランジスタＴは、バイポーラ接合トランジスタまたはカーボン・ナノチューブベースのスイッチ素子などのナノスケール・スイッチ素子で置き換えることができる。スイッチ素子および可変インダクタンス・インダクタは、第１のノードＮ１と第２のノードＮ２との間に並列接続状に接続される。たとえば、第１のノードＮ１は入力ノードにすることができ、第２のノードＮ２は出力ノードにすることができる。
第１のノードＮ１はスイッチ素子の入力ノードにすることができ、第２のノードＮ２はスイッチ素子の出力ノードにすることができる。スイッチ素子には制御ノードＧを設けることができ、この制御ノードは、スイッチ素子が電界効果トランジスタである場合にゲート電極として物理的に実装することができる。インダクタ構造体の第１のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第２のノードはスイッチ素子の出力ノードに電気的に接続される。
スイッチ素子が電界効果トランジスタＴである場合、電界効果トランジスタＴは、３０ＧＨｚより高い周波数で信号を送信するかまたは電気的に分離するように、すなわち、ミリメートル波の周波数範囲または赤外線についてスイッチとして作用するように構成することができる。この場合、第１のノードＮ１は電界効果トランジスタＴのソースおよびドレインのうちの一方に電気的に接続することができ、第２のノードＮ２は電界効果トランジスタＴのソースおよびドレインのうちのもう一方に電気的に接続することができる。
図４を参照すると、同等の回路は、１組の相互接続された同等の電子部品として、図３のオンチップ・スイッチを表している。図３の回路のスイッチ素子は、理想スイッチＳと、トランジスタのオン状態抵抗Ｒonを有する寄生抵抗器と、オフ状態キャパシタンスＣoffを有する寄生キャパシタの組み合わせによって表すことができる。同等の回路のオン状態インピーダンス、すなわち、スイッチ素子がオンになっている間の同等の回路の実効インピーダンスＺeffは、スイッチ素子のオン状態抵抗Ｒonに等しい。同等の回路のオフ状態インピーダンス、すなわち、スイッチ素子がオフになっている間の同等の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
ｆ0という最適動作周波数で第２の従来技術の回路のオフ状態キャパシタンスを最大限にするために、最適動作周波数ｆ0における可変インダクタンスＬv（ｆ）の値は以下の式によって示す必要がある。
Figure 2012029289
換言すれば、インダクタンスＬの値が（式７）を満足するときに同等の回路の実効インピーダンスＺeffは無限大に発散する。この場合、トランジスタＴがオフになっている間の一般的な動作周波数ｆにおける同等の回路の実効インピーダンスＺeffは、以下の式によって示される。
Figure 2012029289
動作周波数ｆがｆ0という最適動作周波数であるときに、同等の回路の実効インピーダンスＺeffは無限大に発散する。この場合、図３の回路は第１のノードＮ１と第２のノードＮ２との間の完全な減結合を提供する。
本発明では、可変インダクタンスＬv（ｆ）は周波数ｆの非定値関数である。特に、可変インダクタンスＬv（ｆ）は、以下の式がｆ0以外に少なくとも１つ以上ｆの値を有するように選択される。
Figure 2012029289
換言すれば、以下の式は、ｆ0以外の周波数のときにその周波数ｆについて少なくとも１つの解を有する。
Figure 2012029289
式９または式１０の条件は、周波数依存インダクタンスによる誘導性インピーダンス・コンポーネント、すなわち、可変インダクタンスＬv（ｆ）がスイッチ素子の寄生キャパシタンスによる容量性インピーダンス・コンポーネントＺcapと一致するときの動作周波数ｆに対応し、これは以下の式によって示される。
Figure 2012029289
複数の周波数で式９および式１０において周波数ｆについて複数の解が存在するために、可変インダクタンスＬv（ｆ）は、高周波数の可変インダクタンスＬv（ｆ）が低周波数の可変インダクタンスＬv（ｆ）より小さくなるような少なくとも２通りの周波数を有する必要がある。式９および式１０の解になる周波数は本明細書では複数の解周波数と呼ぶ。この複数の解周波数は、第１の周波数と、第１の周波数より高い第２の周波数とを含み、周波数依存インダクタンスは第２の周波数のときより第１の周波数のときの方が大きい。
図５を参照すると、可変インダクタンスＬv（ｆ）の模範的な曲線が信号周波数の関数として示されている。可変インダクタンスＬv（ｆ）の曲線のそれぞれの実線部分は、可変インダクタンスＬv（ｆ）の値が周波数につれて緩やかに変化する周波数範囲を表しており、可変インダクタンスＬv（ｆ）の曲線のそれぞれの点線部分は、可変インダクタンスＬv（ｆ）の値が周波数につれて変化する周波数範囲を表している。可変インダクタンスＬv（ｆ）は、周波数につれて滑らかに変化することができ、単調に変化する部分を含むことができる。可変インダクタンスＬv（ｆ）は、可変インダクタンスＬv（ｆ）の値がＬ0になる、最適動作周波数ｆ0あたりの第１の動作範囲を有する。式７によって示される可変インダクタンスＬv（ｆ0）の値と同じになるようにＬ0の値を選択することにより、図３の回路のインピーダンスは最適動作周波数ｆ0で無限大に発散する。電界効果トランジスタＴなどのスイッチ素子がオフになっている間、図３の回路の実効インピーダンスＺeffは最適動作周波数ｆ0あたりの第１の最適周波数範囲（ＦＲ０と示されている曲線の実線部分によって表される）内で高いままになり、信号の周波数が第１の最適周波数範囲内であるときに、図３の回路は第１のノードＮ１と第２のノードＮ２との間で最小信号結合を有する有効なスイッチとして機能する。
可変インダクタンスＬv（ｆ）は、上位最適動作周波数ｆ＋あたりの周波数範囲などの最適動作周波数ｆ0より高いかまたは下位最適動作周波数ｆ−あたりの周波数範囲などの最適動作周波数ｆ0より低い、少なくとも１つの他の動作範囲を有する。上位あるいは下位またはその両方の最適動作周波数（ｆ＋あるいはｆ−またはその両方）では、式９および式１０が満足される。したがって、トランジスタＴがオフになっている間の同等の回路の実効インピーダンスＺeffは、式８によって示されるように、上位あるいは下位またはその両方の最適動作周波数で無限大に発散する。電界効果トランジスタＴなどのスイッチ素子がオフになっている間、図３の回路の実効インピーダンスＺeffは上位あるいは下位またはその両方の最適動作周波数あたりのそれぞれの最適周波数範囲（ＦＲ＋およびＦＲ−と示されている曲線の実線部分によって表される）内で高いままになり、信号の周波数が最適動作周波数ｆ＋あたりまたは下位最適動作周波数ｆ−あたりの最適周波数範囲のいずれかの内部にあるときに、図３の回路は第１のノードＮ１と第２のノードＮ２との間で最小信号結合を有する有効なスイッチとして機能する。
一実施形態では、図３および図４の回路によって表されるオンチップ・スイッチは、複数の最適信号スイッチング周波数範囲を提供することができ、そこで図３の回路の実効インピーダンスＺeffは高くなり、第１のノードＮ１と第２のノードＮ２との間の任意の誘導結合または容量結合は最小限になる。第１のノードＮ１と第２のノードＮ２との間で高インピーダンスを提供する複数の周波数範囲は、信号処理のために対応する複数の周波数範囲での信号スイッチングを可能にするために有利に使用することができる。
本明細書では、図３の回路の実効インピーダンスＺeffが高いときに４つ以上の周波数範囲が存在する諸実施形態も企図されている。
図６を参照すると、本発明による第１の模範的なインダクタ構造体は、信号伝送線１０を含む１組の金属線２０と、第１の信号入力ノード３２によって表される第１の信号入力構造体を含む信号送信デバイス３０と、第１の信号出力ノード４２によって表される第１の信号受信構造体を含む信号受信デバイス４０とを含む。第１の信号入力ノード３２および第１の信号出力ノード４２は、それぞれ、図３の回路内の第１のノードＮ１および第２のノードＮ２として使用することができる。換言すれば、第１の模範的なインダクタ構造体は、第１の信号入力ノード３２および第１の信号出力ノード４２のうちの一方を図３のスイッチ素子のＮ１ノードに接続し、第１の信号入力ノード３２および第１の信号出力ノード４２のうちのもう一方を図３のスイッチ素子のＮ２ノードに接続することにより、図３の周波数依存インダクタンスを備えたインダクタとして使用することができる。
交流（ＡＣ）電気信号は、第１の信号入力ノード３２と、第１の局部接地に電気的に接地された第２の信号入力ノード３４との間に加えられる。ＡＣ電気信号は約１ＧＨｚ〜約１ＴＨｚの周波数を有することができるが、本発明の構造体は任意のＡＣ周波数に使用することができる。ＡＣ電気信号は、第１の信号出力ノード４２と、第２の局部接地に電気的に接地された第２の出力ノードとの間の信号受信デバイス４２に送信される。
「局部接地」という用語は、局部的に効果的な電気接地を示すために本明細書で使用されている。この現象は、電気接地を構成する導体材料が伝送線に対してより小さいかまたは匹敵する導電率を有するときに発生する。たとえば、第１および第２の局部電気接地を構成する半導体の一部分は、伝送線より低い導電率を有する半導体材料を含むことができる。この場合、半導体基板は、信号入力側の第１の局部接地と信号出力側の第２の局部接地との間に有限抵抗を有する。第１の局部接地と第２の局部接地との間の半導体基板の抵抗は抵抗器８によって表される。
１組の金属線２０は、第１の局部接地と第２の局部接地との間のキャパシタに直列に接続された少なくとも１つの容量接地式金属線を含む。たとえば、１組の金属線２０は、第１の容量接地式金属線１２と第２の容量接地式金属線１４とを含むことができる。第１の容量接地式金属線１２と第１のキャパシタ２２との直列接続は第１の容量接地式金属線構造体（１２、２２）を構成し、第２の容量接地式金属線１４と第２のキャパシタ２４との直列接続は第２の容量接地式金属線構造体（１４、２４）を構成する。さらに、１組の金属線２０は、第１の局部接地および第２の局部接地に直接接続された接地済み金属線（grounded metal line）１８を含むことができる。接地済み金属線１８は信号伝送線１０と誘導結合される。接地済み金属線１８は、信号送信デバイス３０に近接した接地済み金属線１８の第１の端部で半導体基板に接地される。さらに、接地済み金属線１８は、信号受信デバイス４０に近接した接地済み金属線１８の第２の端部で半導体基板に接地される。接地済み金属線１８は、抵抗器８によって表される半導体基板の抵抗より低いインピーダンスを提供するので、信号伝送線１０のための接地戻り線（ground return line）として機能する。
第１の容量接地式金属線１２、第２の容量接地式金属線１４、および接地済み金属線１８のそれぞれは、信号伝送線１０に誘導結合される。接地済み金属線１８は、第１の局部接地および第２の局部接地で接続された接地済み金属線１８と抵抗器８とを含む閉回路の一部分である。したがって、接地済み金属線１８と信号伝送線１０との間の相互インダクタンスは信号伝送線内の電流に影響する。金属線（１０、１２、１４、１８）の長さｄは約５ミクロン〜約１００００ミクロンにすることができるが、本明細書ではより短い長さおよびより長い長さも企図されている。
回路特性に対する第１および第２のキャパシタ（２２、２４）の影響は周波数依存である。第１および第２のキャパシタ（２２、２４）のインピーダンスがゼロに近づく上限周波数では、第１の容量接地式金属線構造体（１２、２２）および第２の容量接地式金属線構造体（１４、２４）のそれぞれは、抵抗器８を含む閉回路の一部になる。したがって、信号伝送線１０と、第１および第２のキャパシタ（２２、２４）のそれぞれとの間の相互インピーダンスは信号伝送線１０内の電流に影響する。
第１および第２のキャパシタ（２２、２４）のインピーダンスが無限大に近づく下限周波数では、第１の容量接地式金属線構造体（１２、２２）および第２の容量接地式金属線構造体（１４、２４）を含む回路は、電気的にオープンになる。したがって、信号伝送線１０と、第１および第２のキャパシタ（２２、２４）のそれぞれとの間の相互インダクタンスは信号伝送線１０内の電流に影響しない。
正弦波電気信号についてキャパシタンスＣを有するキャパシタのインピーダンスは１／ｊωＣによって示され、ここでｊは虚数の単位であり、ωは正弦波電気信号の角振動数であり、Ｃはキャパシタのキャパシタンスである。角振動数ωは２πｆによって示され、ここでｆは正弦波信号の周波数である。自己インダクタンスＬと相互インダクタンスＭとを有するインダクタのインピーダンスはｊω（Ｌ＋Ｍ）によって示される。したがって、キャパシタとインダクタの直列接続はｊω（Ｌ＋Ｍ）＋１／ｊωＣという合計インピーダンス（total impedance）を有し、これはｊω（Ｌ＋Ｍ）（１−１／ω2（Ｌ＋Ｍ）Ｃ）として表すことができる。キャパシタとインダクタの直列接続は、Ｌ’＝（Ｌ＋Ｍ）｛１−１／ω2（Ｌ＋Ｍ）Ｃ｝という実効インダクタンスを有するインダクタとして機能する。
Figure 2012029289
または
Figure 2012029289
である場合、Ｌ’＝（Ｌ＋Ｍ）｛１−１／ω2（Ｌ＋Ｍ）Ｃ｝によって示される実効合計インピーダンスＬ’は発散特異点（divergentsingularities）を有する。物理構造における寄生効果は実効相互インダクタンスＬ’が正または負の無限大に発散するのを防止するが、発散特異点はその寄生効果の影響によって保全される。
発散特異点のこのような特徴は、第１の容量接地式金属線構造体（１２、２２）および第２の容量接地式金属線構造体（１４、２４）のそれぞれに存在する。第１および第２のキャパシタ（２２、２４）が異なるキャパシタンス値を有する場合、第１の容量接地式金属線構造体（１２、２２）および第２の容量接地式金属線構造体（１４、２４）は異なる周波数で閉回路の一部になる。閉回路のそれぞれは互いに並列接続状になっているので、閉回路のそれぞれが追加されるにつれて信号伝送線１０の合計インピーダンスは減少する。したがって、信号伝送線１０の合計インピーダンスは、表皮厚さ効果による単なる減少以上に周波数依存が強くなる。
図７および図８を参照すると、本発明による第１の模範的なインダクタ構造体が示されている。図７は第１の模範的なインダクタ構造体の垂直断面図であり、図８は信号伝送線１０を含む水平面における第１の模範的なインダクタ構造体の水平断面図である。
第１の模範的なインダクタ構造体は半導体基板８と誘電体材料層１１とを含む。半導体基板８上には少なくとも１つの半導体デバイスが設けられる。誘電体材料層１１は少なくとも１つの誘電体材料を含む。誘電体材料層１１に使用可能な模範的な誘電体材料としては、シリケート・ガラス、有機シリケート・ガラス（ＯＳＧ）材料、化学的気相堆積によって形成されたＳｉＣＯＨベースのローｋ材料、スピン・オン・グラス（ＳＯＧ）、またはＳｉＬＫ（ＴＭ）などのスピン・オン・ローｋ誘電体材料などを含むが、これらに限定されない。シリケート・ガラスとしては、アンドープ・シリケート・ガラス（ＵＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、リン酸シリケート・ガラス（ＰＳＧ）、フルオロケイ酸ガラス（ＦＳＧ）、ボロホスホシリケート・ガラス（ＢＰＳＧ）などを含む。この誘電体材料は、３．０未満の誘電率を有する低誘電率（ローｋ）材料にすることができる。この誘電体材料は、非多孔性である場合もあれば、多孔性である場合もある。誘電体材料層１１は、上記の誘電体材料のうちの複数を含むことができる。誘電体材料層１１の誘電体材料は、プラズマ・エンハンス化学的気相堆積、高密度プラズマ化学的気相堆積、熱化学的気相堆積、スピン・コートおよび硬化などによって形成することができる。誘電体材料層１１の厚さは、約０．１μｍ〜約２０μｍ、典型的には約１μｍ〜約１０μｍにすることができるが、本明細書ではより薄い厚さおよびより厚い厚さも企図されている。
第１の模範的なインダクタ構造体は平面Ｚ−Ｚ’の回りに鏡面対称を有する。信号伝送線１０は幅ｗおよび厚さｔを有する単一線として実装される。図６の第１の容量接地式金属線１２は、表（first-side）の第１の容量接地式金属線１２Ａと裏（second-side）の第１の容量接地式金属線１２Ｂの対として実装され、そのそれぞれは第１の幅ｗ１を有し、第１の間隔Ｓ１だけ信号伝送線から横に間隔をあけて配置されている。図６の第２の容量接地式金属線１４は、表の第２の容量接地式金属線１４Ａと裏の第２の容量接地式金属線１４Ｂの対として実装され、そのそれぞれは第２の幅ｗ２を有する。表の第２の容量接地式金属線１４Ａは第２の間隔Ｓ２だけ表の第１の容量接地式金属線１２Ａから横に間隔をあけて配置されている。裏の第２の容量接地式金属線１４Ｂは第２の間隔Ｓ２だけ裏の第１の容量接地式金属線１２Ｂから横に間隔をあけて配置されている。図６の接地済み金属線１８は、表の接地済み金属線１８Ａと裏の接地済み金属線１８Ｂの対として実装され、そのそれぞれは第３の幅ｗ３を有する。表の接地済み金属線１８Ａは第３の間隔Ｓ３だけ表の第２の容量接地式金属線１４Ａから横に間隔をあけて配置されている。裏の接地済み金属線１８Ｂは第３の間隔Ｓ３だけ裏の第２の容量接地式金属線１４Ｂから横に間隔をあけて配置されている。
信号伝送線１０、表の第１の容量接地式金属線１２Ａ、裏の第１の容量接地式金属線１２Ｂ、表の第２の容量接地式金属線１４Ａ、裏の第２の容量接地式金属線１４Ｂ、表の接地済み金属線１８Ａ、および裏の接地済み金属線１８Ｂは、誘電体材料層１１内の同じレベルに位置し、すなわち、同じ距離だけ半導体基板から間隔をあけて配置されている。
金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のそれぞれは、実質的に互いに平行な側壁を有する。この側壁は実質的に垂直にすることができる。この側壁は、実質的に一定の間隔によって互いに分離されている。隣接する１対の金属線に属す２つの側壁は、誘電体材料層１１の一部分によって互いに分離されている。信号伝送線１０の１つの側壁と残りの金属線（１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）の側壁との間の間隔は約０．２ミクロン〜約１００ミクロンにすることができるが、本明細書ではより小さい間隔およびより大きい間隔も企図されている。
誘電体材料層１１内の同じレベルに位置する複数の線を含む模範的なインダクタ構造体により本発明について説明しているが、この金属線は、誘導結合がそれらの間で証明される限り、同じレベルに位置する必要はない。したがって、本明細書では、これらの金属線が誘電体材料層１１内の異なるレベルに位置する、すなわち、金属線と半導体基板との垂直間隔が金属線ごとに変化する諸実施形態が明示的に企図されている。
金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のそれぞれは、バックエンドオブライン（ＢＥＯＬ）金属相互接続構造体の形成中に形成することができる。特に、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のそれぞれは、他の金属線の形成と同時に形成することができる。
あるケースでは、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のうちの少なくとも１つは電気メッキされた銅を含み、これは本質的にＣｕと不純物で構成される。不純物としてはＯ、Ｎ、Ｃ、Ｃｌ、およびＳを含み、不純物の全濃度は約１ｐｐｍ〜約２００ｐｐｍである。すべての金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）が電気メッキされた銅を含むこともできる。
他のケースでは、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のうちの少なくとも１つはアルミニウム配線構造体を含む。たとえば、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のうちの少なくとも１つは、最下部窒化金属ライナと、最下部窒化金属ライナの上に位置するアルミニウム部分と、アルミニウム部分の上に位置する最上部窒化金属ライナからなる垂直スタックを含むことができる。すべての金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）がアルミニウム配線構造体を含むこともできる。
加えて、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ）のうちの少なくとも１つについて、他の金属相互接続材料を使用することもできる。このような金属相互接続材料としては、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ａｕ、およびＡｇを含む。
図９を参照すると、本発明による第２の模範的なインダクタ構造体の回路概略図が示されている。第２の模範的なインダクタ構造体は、第１の容量接地式金属線１２および第１のキャパシタ２２を除去することにより、図６の第１の模範的なインダクタ構造体から得ることができる。第２の模範的なインダクタ構造体の回路概略図は、信号伝送路１０’と、第２の容量接地式経路１４’と、接地済み経路１８’とを含む。第１の信号入力ノード３２および第１の信号出力ノード４２は、図３の回路内の第１のノードＮ１および第２のノードＮ２として使用することができる。換言すれば、第１の模範的なインダクタ構造体は、第１の信号入力ノード３２および第１の信号出力ノード４２のうちの一方を図３のスイッチ素子のＮ１ノードに接続し、第１の信号入力ノード３２および第１の信号出力ノード４２のうちのもう一方を図３のスイッチ素子のＮ２ノードに接続することにより、図３の周波数依存インダクタンスを備えたインダクタとして使用することができる。
信号伝送路１０’は、自己インダクタンスＬを有するインダクタ５０を含む。第１の相互インダクタンスＭ１を有する第１の相互誘導性インダクタ５８は信号伝送路１０’と接地済み経路１８’との間に設けられる。第２の相互インダクタンスＭ２を有する第２の相互誘導性インダクタ５４は信号伝送路１０’と第２の容量接地式経路１４’との間に設けられる。インダクタ５０を含む信号伝送路１０’は図６の信号伝送線１０に対応し、第２の容量接地式経路１４’は図６の第２の容量接地式金属線１４に対応し、接地済み経路１８’は図６の接地済み金属線１８に対応する。第２の容量接地式経路１４’および接地済み経路１８’は何らかの自己インダクタンス（図示せず）を含むことができる。
第１の相互誘導性インダクタ５８は、回路に対して実質的に周波数独立の第１の相互インダクタンスＭ１を与える。第２の容量接地式経路１４’および第２のキャパシタ２４の直列接続のインピーダンス貢献は、Ｍ２×｛１−１／（ω2×Ｍ２×Ｃ２）｝によって示され、ここでＣ２は第２のキャパシタンス、すなわち、第２のキャパシタ２４のキャパシタンスである。
信号伝送線１０の合計インピーダンスは、ｊωＬ＋ｊωＭ１＋ｊωＭ２＋１／ｊωＣ２によって示される。この回路の特徴は、第２のキャパシタ２４のインピーダンス１／ｊωＣ２の大きさが自己インダクタンスＬによる第１のインピーダンスｊωＬと合計相互インピーダンスｊωＭ１＋ｊωＭ２による第２のインピーダンスとの和に等しくなる周波数付近で変化する。好ましくは、この周波数は約１ＧＨｚ〜約１ＴＨｚの範囲内である。
図９の回路は、第１の模範的なインダクタ構造内の表および裏の第１の容量接地式金属線（１２Ａ、１２Ｂ）を除去することにより、代わって、第２のキャパシタ２４のインピーダンスが回路内の他のすべてのインピーダンスを圧倒するように十分に小さいキャパシタンスを有する第２のキャパシタ２４を設けることにより、得ることができる。
一般に、回路の挙動が複数の周波数で変化するように、複数の容量接地式金属線への複数の容量接地式経路を回路内に設けることができる。周波数変化の最終的な効果として、容量接地式経路とキャパシタとの直列接続を閉じた信号経路として追加するかまたは電気的な開路として非活動化することができる。信号経路の追加によって信号伝送路１０’のインダクタンスが効果的に削減され、信号経路の非活動化によって信号伝送路１０’のインダクタンスが効果的に増加する。
図１０を参照すると、図８の平面Ａ−Ａ’に沿った第１の模範的なインダクタ構造体の垂直断面図が示されている。第１の模範的なインダクタ構造体は、典型的にはエピタキシャル・シリコン基板などの単結晶半導体基板である半導体基板８を含む。
第１の信号入力構造体３３は、図６の信号送信デバイス３０の一部であり、半導体基板８上に設けられる。第１の信号入力構造体３３は、半導体基板８に埋め込まれた浅いトレンチ分離構造体９によって半導体基板８から電気的に分離することができる。第１の信号入力構造体３３は図６の第１の信号入力ノード３２として機能する。図６の信号送信デバイス３０は、図６の第２の信号入力ノード３４として機能する第２の信号入力構造体（図示せず）も含む。第２の信号入力構造体は、第１の信号入力構造体３３付近で電気的に接地され、すなわち、半導体基板８に直接隣接する。
第１の信号出力構造体４３は、図６の信号受信デバイス４０の一部であり、半導体基板８上に形成される。第１の信号出力構造体４３は、半導体基板８に埋め込まれたもう１つの浅いトレンチ分離構造体９によって半導体基板８から電気的に分離することができる。第１の信号出力構造体４３は図６の第１の信号出力ノード４２として機能する。図６の信号受信デバイス４０は、図６の第２の信号出力ノード４４として機能する第２の信号出力構造体（図示せず）も含む。第２の信号出力構造体は、第１の信号出力構造体４３付近で電気的に接地され、すなわち、半導体基板８に直接隣接する。
信号伝送線１０は誘電体材料層１１内に埋め込まれている。信号伝送線１０の第１の端部は、少なくとも１つの第１の導電ビア構造体６２を含む垂直相互接続構造体の第１の組み立て品に接続される。第１の組み立て品は、少なくとも１つの第１の金属線構造体６４を含むことができる。信号伝送線１０の第２の端部は、少なくとも１つの第２の導電ビア構造体７２を含む垂直相互接続構造体の第２の組み立て品に接続される。第２の組み立て品は、少なくとも１つの第２の金属線構造体７４を含むことができる。
第１の模範的なインダクタ構造体は、多種多様な物理的な諸実施形態で実装することができる。図１１を参照すると、図８の平面Ｂ−Ｂ’に沿った第１の模範的なインダクタ構造体の第１の実施形態の垂直断面図が示されている。第１の実施形態では、第１のキャパシタ２２は、誘電体材料層１１内に埋め込まれた金属−絶縁物−金属キャパシタ（ＭＩＭＣＡＰ）である。ＭＩＭＣＡＰは、垂直に積み重ねられた第１のキャパシタ電極８２と、ノード誘電体８４と、第２のキャパシタ電極８６とを含む。
第１のキャパシタ電極８２は、裏の第１の容量接地式金属線１２Ｂの一方の端部に抵抗接続される。第２のキャパシタ電極８６は、誘電体材料層１１内に埋め込まれた少なくとも１つの第３の導電ビア構造体６６を含む垂直相互接続構造体の第３の組み立て品を介して、半導体基板８にまたはシステム接地ノードに電気的に接地される。代わって、第２のキャパシタ電極８６は、金属相互接続構造体として設けられたシステム・バス接地線に接続することができる。第３の組み立て品は、少なくとも１つの第３の金属線構造体６８を含むことができる。
裏の第１の容量接地式金属線１２Ｂのもう一方の端部は、少なくとも１つの第４の導電ビア構造体７６を含む垂直相互接続構造体の第４の組み立て品を介して、第１の信号出力構造体４３に近接した電気接地に接続される。第４の組み立て品は、少なくとも１つの第４の金属線構造体７８を含むことができる。
第１のキャパシタ電極８２および裏の第１の容量接地式金属線１２Ｂは、誘電体材料層１１内の同じレベルに位置することができる。あるケースでは、第１のキャパシタ電極８２および裏の第１の容量接地式金属線１２Ｂは、第１のキャパシタ電極８２と裏の第１の容量接地式金属線１２Ｂとの間の抵抗が最小限になるように、一体型のユニット構造にすることができる。第１の模範的なインダクタ構造体の第１の実施形態の変形例では、第１のキャパシタ電極８２と裏の第１の容量接地式金属線１２Ｂは異なるレベルに形成することができる。
図１２を参照すると、図８の平面Ｂ−Ｂ’に沿った第１の模範的なインダクタ構造体の第２の実施形態の垂直断面図が示されている。第２の実施形態では、第１のキャパシタ２２は、半導体基板８のすぐ上に位置するプレーナ・キャパシタである。プレーナ・キャパシタは、垂直に積み重ねられた第１のキャパシタ電極１８２と、ノード誘電体１８４と、第２のキャパシタ電極１８６とを含む。第２のキャパシタ電極１８６は、半導体基板８の一部分にすることができる。
第２の実施形態は電界効果トランジスタなどの半導体デバイスを含むことができ、このトランジスタは、ゲート誘電体１９４と、ゲート電極１９２と、ゲート・スペーサ１９９と、半導体基板８内に形成されたソースおよびドレイン領域１９１とを含む。電界効果トランジスタ（１９１、１９２、１９４、１９９）は、浅いトレンチ分離構造体９によって、他の半導体デバイス（図示せず）、信号送信デバイス（図示せず）、および信号受信デバイス（図示せず）から電気的に分離することができる。ゲート誘電体１９４およびノード誘電体１８４は同じ材料を含むことができる。ゲート電極１９２および第１のキャパシタ電極１８２は同じ材料を含むことができる。したがって、ゲート誘電体１９４およびノード誘電体１８４は同じ処理ステップで形成することができ、ゲート電極１９２および第１のキャパシタ電極１８２は同じ処理ステップで形成することができる。
第１のキャパシタ電極１８２は、少なくとも１つの第３の導電ビア構造体６６を含む垂直相互接続構造体の第３の組み立て品を介して、裏の第１の容量接地式金属線１２Ｂの一方の端部に抵抗接続される。第２のキャパシタ電極１８６は、半導体基板８に電気的に接地される。第２のキャパシタ電極１８６は、第１の信号入力構造体（図示せず）に近接して形成することができる。第３の組み立て品は、少なくとも１つの第３の金属線構造体６８を含むことができる。
裏の第１の容量接地式金属線１２Ｂのもう一方の端部は、少なくとも１つの第４の導電ビア構造体７６を含む垂直相互接続構造体の第４の組み立て品を介して、第１の信号出力構造体（図示せず）に近接した電気接地に接続される。第４の組み立て品は、少なくとも１つの第４の金属線構造体７８を含むことができる。
図１３を参照すると、図８の平面Ｂ−Ｂ’に沿った第１の模範的なインダクタ構造体の第３の実施形態の垂直断面図が示されている。第３の実施形態では、第１のキャパシタ２２は、半導体基板８内に位置する深いトレンチ・キャパシタである。深いトレンチ・キャパシタは、横に積み重ねられた第１のキャパシタ電極２８２と、ノード誘電体２８４と、第２のキャパシタ電極２８６とを含む。第２のキャパシタ電極２８６は、半導体基板８の一部分にすることができる。
第２のキャパシタ電極２８６は、半導体基板８に埋め込まれた深いトレンチの側壁に対して横に隣接し、その側壁を横から取り囲んでいる。第１のキャパシタ電極２８２およびノード誘電体２８４は深いトレンチ内に位置する。
第１のキャパシタ電極２８２は、少なくとも１つの第３の導電ビア構造体６６を含む垂直相互接続構造体の第３の組み立て品を介して、裏の第１の容量接地式金属線１２Ｂの一方の端部に抵抗接続される。第２のキャパシタ電極２８６は、半導体基板８に電気的に接地される。第２のキャパシタ電極２８６は、第１の信号入力構造体（図示せず）に近接して形成することができる。第３の組み立て品は、少なくとも１つの第３の金属線構造体６８を含むことができる。
裏の第１の容量接地式金属線１２Ｂのもう一方の端部は、少なくとも１つの第４の導電ビア構造体７６を含む垂直相互接続構造体の第４の組み立て品を介して、第１の信号出力構造体（図示せず）に近接した電気接地に接続される。第４の組み立て品は、少なくとも１つの第４の金属線構造体７８を含むことができる。
図１４を参照すると、このグラフは、図９の回路によって表される第２の模範的なインダクタ構造体に近い条件下で第１の模範的なインダクタ構造体の実効インダクタンスの周波数依存を示している。この場合、図７および図８に示されている第１の模範的なインダクタ構造体による第２の模範的なインダクタ構造体の近似は、第１のキャパシタ２２を第１の模範的なインダクタ構造体から切断することによって行われる。
このシミュレーションでは、金属線（１０、１２Ａ、１２Ｂ、１４Ａ、１４Ｂ、１８Ａ、１８Ｂ；図７および図８を参照）の長さｄは１６０ミクロンに設定される。信号伝送線１０の幅ｗは８ミクロンに設定される。第１の幅ｗ１は２ミクロンに設定され、第２の幅ｗ２は８ミクロンに設定され、第３の幅ｗ３は８ミクロンに設定され、厚さｔは３ミクロンに設定される。第１の間隔Ｓ１は３ミクロンに設定され、第２の間隔Ｓ２は８ミクロンに設定され、第３の間隔Ｓ３は９ミクロンに設定される。第２のキャパシタンスＣ２の値は０．１５ピコファラド（ｐＦ）に設定される。第１のキャパシタ２２がないために、信号伝送線１０のシミュレートした合計インダクタンスに対する表および裏の第１の容量接地式金属線（１２Ａ、１２Ｂ）の存在の効果は最小になる。
このシミュレーションの結果は、信号伝送線１０の合計インダクタンスが６ＧＨｚ（「ｍ１」というポインタでマークされている）で約０．１３１ヘンリーになり、約１１０ＧＨｚ（「ｍ２」というポインタでマークされている）で約０．０３８ヘンリーになることを示している。第２のキャパシタンスＣ２がないので、合計インダクタンスは、表および裏の第２の容量接地式金属線（１４Ａ、１４Ｂ）の影響なしに、信号伝送線１０の自己インダクタンスと、表および裏の接地済み金属線（１８Ａ、１８Ｂ）による相互インダクタンスによって決定される。この場合、合計インダクタンスは６ＧＨｚではほぼ同じになると予想されるが、約１１０ＧＨｚでは約０．１１８ヘンリーになると予想される。したがって、表および裏の第２の容量接地式金属線（１４Ａ、１４Ｂ）ならびに０．１５ｐＦという第２のキャパシタンスを有する第２のキャパシタ２４の存在によって、約６８％だけ信号伝送線の合計インダクタンスが削減される。
図１５は、図１４と同じ条件下で第２の模範的なインダクタ構造体のＱファクタの周波数依存を示すグラフである。１０を上回るＱファクタを有する周波数範囲はいずれも信号伝送に使用可能である。したがって、約６ＧＨｚ〜約２０ＧＨｚの第１の周波数範囲および約６５ＧＨｚ〜少なくとも約１２０ＧＨｚの第２の周波数範囲は信号伝送に使用可能である。
図１６および図１７を参照すると、本発明による第３の模範的なインダクタ構造体が示されている。図１６は第３の模範的なインダクタ構造体の垂直断面図であり、図１７は信号伝送線１０を含む水平面における第３の模範的なインダクタ構造体の水平断面図である。
第３の模範的なインダクタ構造体は半導体基板８と誘電体材料層１１とを含み、これらは第１の模範的なインダクタ構造体と同じものである。第３の模範的なインダクタ構造体は、金属線に関する限り、平面Ｚ−Ｚ’の回りに鏡面対称を有する。しかし、金属線は第１の模範的なインダクタ構造体とは異なる方法で配線される。さらに、異なるキャパシタが使用される。
第３の模範的なインダクタ構造体は、幅ｗおよび厚さｔを有する信号伝送線１０と、第１の幅ｗ１を有する１対の電気的に切断された線１７と、第２の幅ｗ２を有する第１の容量接地式金属線１２と、第２の幅ｗ２を有する第２の容量接地式金属線１４と、それぞれが第３の幅ｗ３を有する１対の表の接地済み金属線１８Ａおよび裏の接地済み金属線１８Ｂとを含む。電気的に切断された線１７のそれぞれは、第１の間隔Ｓ１だけ信号伝送線１０から間隔をあけて配置されている。第１の容量接地式金属線１２と第２の容量接地式金属線１４のそれぞれは、第２の間隔Ｓ２だけ電気的に切断された線１７から間隔をあけて配置されている。表の接地済み金属線１８Ａは、第３の間隔Ｓ３だけ第１の容量接地式金属線１２から横に間隔をあけて配置されている。裏の接地済み金属線１８Ｂは、第３の間隔Ｓ３だけ第２の容量接地式金属線１４から横に間隔をあけて配置されている。すべての金属線（１０、１７、１２、１４、１８Ａ、１８Ｂ）は長さｄおよび厚さｔを有する。
１対の電気的に切断された線１７は、電気的に切断され、すなわち、他のどの電気部品にも接続されていない。第１の容量接地式金属線１２は第１のキャパシタ（図示せず）を介して接地され、そのキャパシタは図６の第１のキャパシタ２２と同じものにすることができる。第２の容量接地式金属線１４は第２のキャパシタ（図示せず）を介して接地され、そのキャパシタは図６の第２のキャパシタ２４と同じものにすることができる。表の接地済み金属線１８Ａおよび裏の接地済み金属線１８Ｂのそれぞれは図６の接地済み金属線１８と同じように電気的に接地される。
図１８を参照すると、このグラフは、シミュレーション条件下で第３の模範的なインダクタ構造体の実効相互インダクタンスの周波数依存を示している。具体的には、金属線（１０、１７、１２、１４、１８Ａ、１８Ｂ；図１６および図１７を参照）の長さｄは１６０ミクロンに設定される。信号伝送線１０の幅ｗは８ミクロンに設定される。第１の幅ｗ１は２ミクロンに設定され、第２の幅ｗ２は８ミクロンに設定され、第３の幅ｗ３は８ミクロンに設定され、厚さｔは３ミクロンに設定される。第１の間隔Ｓ１は３ミクロンに設定され、第２の間隔Ｓ２は８ミクロンに設定され、第３の間隔Ｓ３は９ミクロンに設定される。第１の容量接地式金属線１２に取り付けられる第１のキャパシタの第１のキャパシタンスの値は０．０５ｐＦに設定される。第２の容量接地式金属線１４に取り付けられる第２のキャパシタの第２のキャパシタンスの値は０．５０ｐＦに設定される。キャパシタンスの２つの値が異なるので、第１および第２のキャパシタによって異なる周波数のときに信号伝送線の合計インダクタンスに発散特異点がもたらされる。
実線で表示されているシミュレーションの結果は、信号伝送線１０の合計インダクタンスが３通りの周波数範囲で３つの平坦部を表示することを示している。点線Ａは、第１の容量接地式金属線１２および第２の容量接地式金属線１４が電気的に切断されているという仮定のケースに対応する。点線Ｂは、第１のキャパシタおよび第２のキャパシタが直接接続で置き換えられ、すなわち、第１の容量接地式金属線１２および第２の容量接地式金属線１４が直接接地されるというもう１つの仮定のケースに対応する。
図１９は、図１８と同じ条件下で第３の模範的なインダクタ構造体のＱファクタの周波数依存を示すグラフである。１０を上回るＱファクタを有する周波数範囲はいずれも信号伝送に使用可能であるので、約６ＧＨｚ〜約１６ＧＨｚの第１の周波数範囲および約２４ＧＨｚ〜約６５ＧＨｚの第２の周波数範囲ならびに約９０ＧＨｚ〜少なくとも約１２０ＧＨｚの第３の周波数範囲は信号伝送に使用可能である。それぞれの使用可能な周波数範囲内で、異なる合計インダクタンス値が信号伝送線１０に提供される。
図２０は、たとえば、半導体ＩＣの論理設計、シミュレーション、テスト、レイアウト、および製造に使用される、模範的な設計フロー９００のブロック図を示している。設計フロー９００は、上記で説明し、図３〜図１９に示されている設計構造あるいはデバイスまたはその両方の論理的にまたはそれ以外に機能的に同等の表現を生成するために、設計構造またはデバイスを処理するためのプロセスおよびメカニズムを含む。設計フロー９００によって処理あるいは生成またはその両方が行われた設計構造は、データ処理システム上で実行またはそれ以外の処理が行われたときに、ハードウェア・コンポーネント、回路、デバイス、またはシステムについて論理的に、構造上、機械的に、またはそれ以外に機能的に同等の表現を生成するデータあるいは命令またはその両方を含めるために、機械可読伝送媒体または記憶媒体上にエンコードすることができる。設計フロー９００は、設計される表現のタイプに応じて、様々になる可能性がある。たとえば、特定用途向け集積回路（ＡＳＩＣ）を構築するための設計フローは、標準的なコンポーネントを設計するための設計フロー９００またはその設計をプログラマブル・アレイ、たとえば、Ａｌｔｅｒａ（Ｒ）社あるいはＸｉｌｉｎｘ（Ｒ）社によって提供されるプログラマブル・ゲート・アレイ（ＰＧＡ）あるいはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）にインスタンス化するための設計フロー９００とは異なる可能性がある。
図２０は、好ましくは設計プロセス９１０によって処理される入力設計構造９２０を含む、複数のこのような設計構造を示している。設計構造９２０は、ハードウェア・デバイスの論理的に同等の機能表現を生産するために設計プロセス９１０によって生成および処理された論理シミュレーション設計構造にすることができる。また、あるいは代わって、設計構造９２０は、設計プロセス９１０によって処理されたときに、ハードウェア・デバイスの物理構造の機能表現を生成するデータあるいはプログラム命令またはその両方を含むことができる。機能あるいは構造またはその両方の設計特徴を表すかどうかにかかわらず、設計構造９２０は、中核開発者／設計者によって実装されるものなど、電子コンピュータ援用設計（ＥＣＡＤ）を使用して生成することができる。機械可読データ伝送、ゲート・アレイ、または記憶媒体上にエンコードされたときに、設計構造９２０は、図３〜図１９に示されているものなどの電子部品、回路、電子または論理モジュール、装置、デバイス、またはシステムをシミュレートまたはそれ以外に機能的に表現するために、設計プロセス９１０内の１つまたは複数のハードウェア・モジュールあるいはソフトウェア・モジュールまたはその両方によってアクセスし処理することができる。このため、設計構造９２０は、設計またはシミュレーション・データ処理システムによって処理されたときに、回路またはその他のレベルのハードウェア論理設計について機能的にシミュレートするかまたはそれ以外に表現する、人間あるいは機械またはその両方が読み取り可能なソース・コード、コンパイル済み構造、およびコンピュータ実行可能コード構造を含むファイルまたはその他のデータ構造を含むことができる。このようなデータ構造は、ＶｅｒｉｌｏｇおよびＶＨＤＬなどの低レベルＨＤＬ設計言語あるいはＣまたはＣ＋＋などの高レベル設計言語またはその両方に対して適合するかあるいは互換性があるかまたはその両方であるハードウェア記述言語（ＨＤＬ）設計エンティティまたはその他のデータ構造を含むことができる。
設計プロセス９１０は好ましくは、設計構造９２０などの設計構造を含むことができるネットリスト９８０を生成するために図３〜図１９に示されているコンポーネント、回路、デバイス、または論理構造について機能的に同等な設計／シミュレーションを合成、変換、またはそれ以外の処理を行うためのハードウェア・モジュールあるいはソフトウェア・モジュールまたはその両方を使用し取り入れる。ネットリスト９８０は、たとえば、集積回路設計内のその他の要素および回路に対する接続を記述する、ワイヤ、個別部品、論理ゲート、制御回路、入出力装置、モデルなどのリストを表すコンパイル済みまたはそれ以外の処理済みデータ構造を含むことができる。ネットリスト９８０は、デバイスに関する設計仕様およびパラメータに応じて、ネットリスト９８０が１回または複数回再合成される、反復プロセスを使用して合成することができる。本明細書に記載されているその他の設計構造タイプと同様に、ネットリスト９８０は、機械可読データ記憶媒体上に記録するか、またはプログラマブル・ゲート・アレイ内にプログラミングすることができる。この媒体は、永続的にまたはその媒体が破壊されるまでデータを保管できる非一時的な媒体である。この媒体は、磁気または光ディスク・ドライブ、プログラマブル・ゲート・アレイ、コンパクト・フラッシュ、またはその他のフラッシュ・メモリなどの不揮発性記憶媒体にすることができる。さらに、または代替例において、この媒体は、インターネットまたはその他のネットワーク化に適した手段を介してデータ・パケットを伝送し、中間的に保管することができる、システムまたはキャッシュ・メモリ、バッファ・スペース、もしくは電気的または光学的に伝導性のデバイスおよび材料にすることができる。
設計プロセス９１０は、ネットリスト９８０を含む様々な入力データ構造タイプを処理するためのハードウェア・モジュールおよびソフトウェア・モジュールを含むことができる。このようなデータ構造タイプは、たとえば、ライブラリ・エレメント９３０内に常駐し、所与の製造技術に関するモデル、レイアウト、および記号表現を含む１組の一般的に使用される要素、回路、およびデバイスを含むことができる（たとえば、異なる技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍなど）。このデータ構造タイプは、設計仕様９４０、特徴付けデータ９５０、検証データ９６０、設計ルール９７０、および入力テスト・パターン、出力テスト結果、およびその他のテスト情報を含むことができるテスト・データ・ファイル９８５をさらに含むことができる。設計プロセス９１０は、たとえば、鋳造、成形、金型プレス成形などの作業に関するストレス解析、熱分析、機械的イベント・シミュレーション、プロセス・シミュレーションなどの標準的な機械設計プロセスをさらに含むことができる。機械設計の当業者であれば、本発明の範囲および精神を逸脱せずに設計プロセス９１０で使用される可能性のある機械的設計ツールおよびアプリケーションの程度を認識することができる。また、設計プロセス９１０は、タイミング解析、検証、設計ルール・チェック、配置および経路作業などの標準的な回路設計プロセスを実行するためのモジュールも含むことができる。
設計プロセス９１０は、第２の設計構造９９０を生成するために、任意の追加の機械設計またはデータ（適用可能な場合）とともに、描写されているサポート・データ構造のうちの一部または全部と一緒に、設計構造９２０を処理するためのＨＤＬコンパイラおよびシミュレーション・モデル構築ツールなどの論理および物理設計ツールを使用し取り入れる。設計構造９９０は、機械的装置および構造のデータの交換に使用されるデータ・フォーマットで記憶媒体またはプログラマブル・ゲート・アレイ上に常駐する（たとえば、このような機械的設計構造を保管または表現するためのＩＧＥＳ、ＤＸＦ、ＰａｒａｓｏｌｉｄＸＴ、ＪＴ、ＤＲＧ、または任意のその他の適切なフォーマットで保管された情報）。設計構造９２０と同様に、設計構造９９０は好ましくは、伝送媒体またはデータ記憶媒体上に常駐し、ＥＣＡＤシステムによって処理されたときに、図３〜図１９に示されている本発明の諸実施形態のうちの１つまたは複数について論理的にまたはそれ以外に機能的に同等な形式を生成する、１つまたは複数のファイル、データ構造、あるいはその他のコンピュータでエンコードしたデータまたは命令を含む。一実施形態では、設計構造９９０は、図３〜図１９に示されているデバイスを機能的にシミュレートする、コンパイル済みで実行可能なＨＤＬシミュレーション・モデルを含むことができる。
また、設計構造９９０は、集積回路のレイアウト・データの交換に使用されるデータ・フォーマットあるいは記号データ・フォーマットまたはその両方を使用することができる（たとえば、このような設計データ構造を保管するためのＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップ・ファイル、または任意のその他の適切なフォーマットで保管された情報）。設計構造９９０は、たとえば、上記で説明し、図３〜図１９に示されているデバイスまたは構造体を生産するために製造業者またはその他の設計者／開発者が必要とする、記号データ、マップ・ファイル、テスト・データ・ファイル、設計内容ファイル、製造データ、レイアウト・パラメータ、ワイヤ、金属のレベル、ビア、形状、製造ラインの経路指定に関するデータ、および任意のその他のデータなどの情報を含むことができる。次に設計構造９９０はステージ９９５に移行することができ、そこで、たとえば、設計構造９９０は、テープ出力への移行、製造業者への公開、マスク業者への公開、他の設計業者への送信、顧客への返送などが行われる。
特定の諸実施形態に関して本発明について説明してきたが、上記の説明を考慮して、多数の代替例、変更例、および変形例が当業者にとって明らかになることは明白である。したがって、本発明は、本発明の範囲および精神ならびに特許請求の範囲に含まれるこのような代替例、変更例、および変形例のすべてを包含するものである。
８ 抵抗器
１０ 信号伝送線
１２ 第１の容量接地式金属線
１４ 第２の容量接地式金属線
１８ 接地済み金属線
２０ 金属線
２２ 第１のキャパシタ
２４ 第２のキャパシタ
３０ 信号送信デバイス
３２ 第１の信号入力ノード
３４ 第２の信号入力ノード
４０ 信号受信デバイス
４２ 第１の信号出力ノード
４４ 第２の信号出力ノード

Claims (25)

  1. スイッチ素子とインダクタ構造体とを含む構造体であって、前記インダクタ構造体の第１のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第２のノードが前記スイッチ素子の出力ノードに電気的に接続され、前記インダクタ構造体が周波数依存インダクタンスを有する、構造体。
  2. 前記周波数依存インダクタンスによる誘導性インピーダンス・コンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンス・コンポーネントに一致する、請求項１記載の構造体。
  3. 前記複数の周波数が、第１の周波数と、前記第１の周波数より高い第２の周波数とを含み、前記周波数依存インダクタンスが前記第２の周波数のときより前記第１の周波数のときの方が大きい、請求項２記載の構造体。
  4. 前記スイッチ素子が、３０ＧＨｚより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項１記載の構造体。
  5. 前記第１のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第２のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項４記載の構造体。
  6. 前記インダクタ構造体が、
    半導体基板上に位置する誘電体材料層内に埋め込まれた第１の金属線であって、前記第１の金属線の第１の端部で第１のデバイスに抵抗接続され、前記第１の金属線の第２の端部で第２のデバイスに抵抗接続される、第１の金属線と、
    前記誘電体材料層内に埋め込まれ、前記誘電体材料層の一部分を介して前記第１の金属線と誘導結合される、第２の金属線と、
    第１のキャパシタ電極と第２のキャパシタ電極とを有するキャパシタであって、前記第１のキャパシタ電極が前記第２の金属線の一方の端部に抵抗接続され、前記第２のキャパシタ電極が電気的に接地される、キャパシタと、
    を含む、請求項１記載の構造体。
  7. 前記第１のデバイスが信号送信デバイスであり、前記第２のデバイスが信号受信デバイスであり、前記第１の金属線が信号伝送線である、請求項６記載の構造体。
  8. 前記第１のデバイスが、前記第１の金属線の前記第１の端部に直接接続された第１の信号入力ノード構造体と、前記半導体基板に直接接続された第２の信号入力ノード構造体とを含み、前記第２のデバイスが、前記第１の金属線の前記第２の端部に直接接続された第１の信号出力ノード構造体と、前記半導体基板に直接接続された第２の信号出力ノード構造体とを含む、請求項７記載の構造体。
  9. 前記キャパシタのインピーダンスの大きさが、１ＧＨｚ〜１ＴＨｚの周波数範囲内で、前記第１の金属線の自己インダクタンスによる第１のインピーダンスと前記第１の金属線と前記第２の金属線との間の相互インダクタンスによる第２のインピーダンスとの和の大きさに等しい、請求項６記載の構造体。
  10. 前記第１の金属線および前記第２の金属線が、前記誘電体材料層内の同じレベルに位置し、同じ距離だけ前記半導体基板から間隔をあけて配置されている、請求項６記載の構造体。
  11. スイッチ素子と周波数依存インダクタンスを有するインダクタとを含む半導体回路であって、前記インダクタ構造体の第１のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第２のノードが前記スイッチ素子の出力ノードに電気的に接続される、半導体回路。
  12. 前記周波数依存インダクタンスによる誘導性インピーダンス・コンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンス・コンポーネントに一致する、請求項１１記載の半導体回路。
  13. 前記複数の周波数が、第１の周波数と、前記第１の周波数より高い第２の周波数とを含み、前記周波数依存インダクタンスが前記第２の周波数のときより前記第１の周波数のときの方が大きい、請求項１２記載の半導体回路。
  14. 前記スイッチ素子が、３０ＧＨｚより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項１１記載の半導体回路。
  15. 前記第１のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第２のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項１４記載の半導体回路。
  16. 設計構造を実施する機械可読媒体であって、前記設計構造が、
    スイッチ素子を表す第１のデータと、
    インダクタ構造体を表す第２のデータであって、前記インダクタ構造体の第１のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第２のノードが前記スイッチ素子の出力ノードに電気的に接続され、前記インダクタ構造体が周波数依存インダクタンスを有する、第２のデータと、
    を含む、機械可読媒体。
  17. 前記周波数依存インダクタンスによる誘導性インピーダンス・コンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンス・コンポーネントに一致する、請求項１６記載の機械可読媒体。
  18. 前記複数の周波数が、第１の周波数と、前記第１の周波数より高い第２の周波数とを含み、前記周波数依存インダクタンスが前記第２の周波数のときより前記第１の周波数のときの方が大きい、請求項１７記載の機械可読媒体。
  19. 前記スイッチ素子が、３０ＧＨｚより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項１６記載の機械可読媒体。
  20. 前記第１のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第２のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項１９記載の機械可読媒体。
  21. 前記第２のデータが、
    半導体基板上に位置する誘電体材料層を表す第３のデータと、
    前記誘電体材料層内に埋め込まれた第１の金属線を表す第４のデータと、
    前記誘電体材料層内に埋め込まれ、前記誘電体材料層の一部分を介して前記第１の金属線と誘導結合される第２の金属線を表す第５のデータと、
    第１のキャパシタ電極と第２のキャパシタ電極とを有するキャパシタを表す第6のデータであって、前記第１のキャパシタ電極が前記第２の金属線の一方の端部に抵抗接続され、前記第２のキャパシタ電極が電気的に接地される、第６のデータと、
    を含む、請求項１６記載の機械可読媒体。
  22. 前記半導体基板上に位置する第１のデバイスを表す第７のデータであって、前記第１の金属線の第１の端部が前記第１のデバイスに抵抗接続される、第７のデータと、
    前記半導体基板上に位置する第２のデバイスを表す第８のデータであって、前記第１の金属線の第２の端部が前記第２のデバイスに抵抗接続される、第８のデータと、
    をさらに含む、請求項２１記載の機械可読媒体。
  23. 前記第７のデータが信号送信デバイスを表し、前記第８のデータが信号受信デバイスを表し、前記第２のデータが信号伝送線を表す、請求項２２記載の機械可読媒体。
  24. 前記第７のデータが、前記第１の金属線の前記第１の端部に直接接続された第１の信号入力ノード構造体を表す第９のデータと、前記半導体基板に直接接続された第２の信号入力ノード構造体を表す第１０のデータとを含み、前記第８のデータが、前記第１の金属線の前記第２の端部に直接接続された第１の信号出力ノード構造体を表す第１１のデータと、前記半導体基板に直接接続された第２の信号出力ノード構造体を表す第１２のデータとを含む、請求項２３記載の機械可読媒体。
  25. 前記第６のデータがインピーダンスを有するキャパシタを表し、前記インピーダンスの大きさが、１ＧＨｚ〜１ＴＨｚの周波数範囲内で、前記第１の金属線の自己インダクタンスによる第１のインピーダンスと前記第１の金属線と前記第２の金属線との間の相互インダクタンスによる第２のインピーダンスとの和の大きさに等しい、請求項２１記載の機械可読媒体。
JP2011159337A 2010-07-20 2011-07-20 スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体 Expired - Fee Related JP5671420B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/839777 2010-07-20
US12/839,777 US8405453B2 (en) 2010-07-20 2010-07-20 Millimeter-wave on-chip switch employing frequency-dependent inductance for cancellation of off-state capacitance

Publications (2)

Publication Number Publication Date
JP2012029289A true JP2012029289A (ja) 2012-02-09
JP5671420B2 JP5671420B2 (ja) 2015-02-18

Family

ID=45493125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159337A Expired - Fee Related JP5671420B2 (ja) 2010-07-20 2011-07-20 スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体

Country Status (2)

Country Link
US (1) US8405453B2 (ja)
JP (1) JP5671420B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378448B2 (en) 2009-03-18 2013-02-19 International Business Machines Corporation Chip inductor with frequency dependent inductance
CN102148222B (zh) * 2010-12-18 2012-07-18 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
US8686522B2 (en) * 2011-10-13 2014-04-01 International Business Machines Corporation Semiconductor trench inductors and transformers
KR20150065214A (ko) 2013-12-04 2015-06-15 삼성전자주식회사 모델링 시스템, 반도체 소자 모델링 방법 및 반도체 소자 모델링 방법을 수행하기 위한 프로그램을 포함하는 컴퓨터로 판독 가능한 기록매체
US10679823B2 (en) * 2015-02-18 2020-06-09 Reno Technologies, Inc. Switching circuit
US10431424B2 (en) * 2015-02-18 2019-10-01 Reno Technologies Inc. Parasitic capacitance compensation circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162331A (ja) * 1994-12-05 1996-06-21 Hitachi Ltd 可変インダクタ及びそれを用いた半導体集積回路
JPH1011015A (ja) * 1997-03-28 1998-01-16 Hitachi Ltd 可変インダクタ、可変容量素子、表示装置、駆動回路、及び表示部駆動用回路
JP2001237682A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd Ｓｐｄｔスイッチおよびそれを用いた通信機
JP2007336544A (ja) * 2006-06-12 2007-12-27 Thomson Licensing マルチメディア端子のための選択的アイソレーションを備えたスイッチ及びスイッチング装置
WO2009097304A1 (en) * 2008-01-29 2009-08-06 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032738A (en) 1986-01-22 1991-07-16 Vithayathil John J Scheme for rapid adjustment of network impedance
US4789846A (en) * 1986-11-28 1988-12-06 Mitsubishi Denki Kabushiki Kaisha Microwave semiconductor switch
JPH06232601A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp マイクロ波スイッチ回路
KR100351023B1 (ko) 1994-10-14 2003-01-10 컨덕투스, 인코포레이티드 혐대역필터에서주파수변환장치및방법
JP3310203B2 (ja) * 1997-07-25 2002-08-05 株式会社東芝 高周波スイッチ装置
US6529750B1 (en) 1998-04-03 2003-03-04 Conductus, Inc. Microstrip filter cross-coupling control apparatus and method
US6362709B1 (en) 1999-12-21 2002-03-26 Andrew Corporation Broadband tap for extracting energy from transmission lines using impedance transformers
US6608736B1 (en) 2000-05-08 2003-08-19 International Business Machines Corporation Integrated trace suspension interconnect for high-data-rate single-ended preamplifier for (G)MR elements
US7098737B2 (en) 2002-05-31 2006-08-29 Kabushiki Kaisha Toshiba Variable inductor, oscillator including the variable inductor and radio terminal comprising this oscillator, and amplifier including the variable inductor and radio terminal comprising this amplifier
JP2005033604A (ja) 2003-07-08 2005-02-03 Taiyo Yuden Co Ltd 移相器
KR100652899B1 (ko) 2003-12-26 2006-12-06 한국전자통신연구원 직접 변환 ｒｆ 프론트-앤드 송수신기 및 그 구성요소들
JP4672652B2 (ja) * 2004-03-24 2011-04-20 三菱電機株式会社 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ
US20060132258A1 (en) 2004-12-20 2006-06-22 Ogle John S Method and apparatus for large ratio radio frequency variable inductor and use in radio frequency power matching systems
JP2006303776A (ja) 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd インダクタユニットおよびこれを用いた発振器
JP5279551B2 (ja) * 2009-03-03 2013-09-04 三菱電機株式会社 半導体スイッチ、半導体スイッチｍｍｉｃ、切り替えスイッチｒｆモジュール、耐電力スイッチｒｆモジュールおよび送受信モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162331A (ja) * 1994-12-05 1996-06-21 Hitachi Ltd 可変インダクタ及びそれを用いた半導体集積回路
JPH1011015A (ja) * 1997-03-28 1998-01-16 Hitachi Ltd 可変インダクタ、可変容量素子、表示装置、駆動回路、及び表示部駆動用回路
JP2001237682A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd Ｓｐｄｔスイッチおよびそれを用いた通信機
JP2007336544A (ja) * 2006-06-12 2007-12-27 Thomson Licensing マルチメディア端子のための選択的アイソレーションを備えたスイッチ及びスイッチング装置
WO2009097304A1 (en) * 2008-01-29 2009-08-06 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor

Also Published As

Publication number Publication date
US20120019313A1 (en) 2012-01-26
JP5671420B2 (ja) 2015-02-18
US8405453B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5671420B2 (ja) スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体
KR101843245B1 (ko) 노이즈 억제를 위한 온 칩 전자기 밴드갭(ebg) 구조물
US8169050B2 (en) BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US8375539B2 (en) Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
US8674423B2 (en) Semiconductor structure having vias and high density capacitors
US7811919B2 (en) Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor
US8436446B2 (en) Method, structure, and design structure for a through-silicon-via Wilkinson power divider
US8028406B2 (en) Methods of fabricating coplanar waveguide structures
US7812694B2 (en) Coplanar waveguide integrated circuits having arrays of shield conductors connected by bridging conductors
US8842412B2 (en) Tapered via and MIM capacitor
US20100156511A1 (en) Bias voltage generation circuit for an soi radio frequency switch
US8859300B2 (en) On chip inductor with frequency dependent inductance
JP5576480B2 (ja) 整調可能な特性インピーダンスを有する垂直型共平面導波路、その設計構造、およびその作製方法
KR20100138743A (ko) 정전기 방전 구조 및 그 구조의 제조 방법
JP5511581B2 (ja) 多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体
US8120145B2 (en) Structure for a through-silicon-via on-chip passive MMW bandpass filter
US8125013B2 (en) Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors
Burghartz et al. Passive components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20141016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

R150 Certificate of patent or registration of utility model

Ref document number: 5671420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees