KR100274785B1 - 자동 밴드-스캔 기능을 갖는 풀-밴드 페이저 - Google Patents

Abstract

본 발명에서 자동 밴드-스캔 기능을 갖는 풀-밴드 페이저가 개시되는데, 이 풀-밴드 페이저는 디코딩 프로세스를 전담하고, 페이저 내의 마이크로프로세서가 페이저 통신을 위한 적합한 채널을 찾기 위해 유용한 채널들을 모두 스캔하는 것을 보조하는 채널 스위칭 기능을 갖는 디코딩 및 컨트롤 칩셋을 포함한다. 또한, 디코딩 및 컨트롤 및 컨트롤 칩셋은 페이저 내의 PLL 주파수 합성기와 IF 디모듈레이터의 활성화/비활성화 조작을 콘트롤한다. 전력 소비를 절감하기 위한 목적으로, 이들 두개의 구성 장치들, PLL 주파수 합성기와 IF 디모듈레이터는 액티브 동작 상태가 아닌 동안마다 비활성화된다. 마이크로프로세서와 분리된 디코딩 및 컨트롤 칩셋을 사용하여, 시스템 디자인 작업이, 종래 마이크로프로세서가 페이저 기능들을 모두 콘트롤하던 기술과 비교할 때, 훨씬 더 간편해 진다. 본 발명의 따른 페이저의 마이크로프로세서는 필요한 페이저 통신 프로토콜들을 포함하기 위해 구조적으로 복잡해질 필요가 없고, 그리하여 페이저를 만들기 위해 어떤 제품의 마이크로프로세서와 PLL 주파수 합성기도 사용할 수 있다.

Description

자동 밴드-스캔 가능을 갖는 풀-밴드 페이저(FULL-BAND PAGER WITH AUTO BAND-SCAN CAPABILITY)

본 발명은 페이저(또한 비퍼라고 불리움), 더 구체적으로 페이저 커뮤니케이션을 위한 적합한 채널을 찾기 위하여 모든 유용한 채널들의 주파수 밴드들으 자동적으로 스캔할 수 있는 자동 밴드-스캔 기능을 갖는 풀-밴드 페이저에 관한 것이다.

페이저는 포켓-크기의 전기적 디바이스로서, 페이징 기지국에 의해 먼 곳에 있는 발신자로부터 자유 공간으로 송출된 변조된 라디오-주파수(RF) 전파 신호에 응답하여, 종종 경보음을 동반하기도 하면서 메시지를 표시할 수 있는 것이다. 이것은 페이저를 휴대한 사용자에게 발신자로부터의 중요한 메시지나 수신용 전화 번호등을 통보해 줄 수 있다. 페이저는 일반적으로 사람들이 가지고 다니기 때문에 교신을 놓치지 않게 된다. 페이저는 무선 전파 신호에 따라 작동하기 때문에, 특정 주파수 밴드가 특정 지역의 페이저 시스템에 의하여 지정되어 같은 지역 내의 페이저로 페이저 메시지 신호를 전파시키기 위해 사용된다.

현재는, 페이저 통신을 위한 표준 주파수 밴드가 아직 없다. 그래서 다른 국가마다, 심지어는 같은 국가 내에서도 여러 지역에 따라 다른 밴드들이 사용되기도 한다. 이것은 사용자가 한 장소에서 다른 장소로 이동시, 페이저의 사용을 제한히킨다. 이와 같은 문제를 해결하기 위해, 페이저는 보통 세계적으로 페이저 통신을 위해 사용되는 모든 주파수 밴드에 대한 다수개의 채널을 제공한다. 페이저 통신을 위해 적합한 채널의 주파수 밴드로 페이저를 자동 튜닝시키기 위한 것을 소위 밴드-스캔 기능이라 부른다. 이러한 종류의 페이저는 관례상 풀-밴드 페이저에 속한다.

도 1은 유럽 표준에 맞게 고안된 종래의 풀-밴드 페이저의 구성 블록도이다. 이 풀-밴드 페이저는 마이크로 프로세서(11), 위상-고정 루프(PLL) 주파수 합성기(12), 수퍼헤테로다인 수신기(13), 중간 주파수(IF) 디모듈레이터(14), 그리고 출력 디바이스(15)를 포함한다.

마이크로 프로세서(11)는 PLL 주파수 합성기(12)와 IF 디모듈레이터(14)의 활성화/비활성화를 각각 콘트롤하기 위해 두 개의 신호 PLEN(phase lock enable)과 RFEN(radio-frequency enable)을 사용하는데, 전력 소비를 줄이기 위하여 동작 시간 동안만 활성화되도록 한다. PLEN 신호가 하이-전압 상태로 스위치되면, PLL 주파수 합성기(12)가 활성화된다; 그리고 로우-전압 상태로 스위치되면, PLL 주파수 합성기(12)가 활성화된다. 유사하게, RFEN 신호가 하이-전압 상태로 스위치되면, IF 디모듈레이터(14)가 비활성화된다.

상술한 페이저가 동작을 시작하면, 마이크로프로세서(11)는 데이터 버스(103)을 통해 채널-선택 파라미터를 PLL 주파수 합성기(12)로 전송하는데, 그동안 PLL 주파수 합성기(12)와 IF 디모듈레이터(14)를 활성화한다. 이 기능은 PLL 주파수 합성기(12)가 신호 라인(102)를 통해 수퍼헤테로다인 수신기(13)로 오실레이팅 주파수(이하, 로칼-오실레이터 주파수라 칭함)를 보내도록 하는데, 여기서 로컬-오실레이터 주파수는 안테나(104)에 의해 수신된 RF 캐리어 신호와 합성된다. 그리하여 수신된 RF 캐리어 신호는 중간 주파수(IF) 신호로 변환된다. 수퍼헤테로다인 수신기(13)에 의해 IF 캐리어 신호를 얻기 위해 수행되는 수퍼헤테로다인 프로세스는 전자 통신 시스템 분야에서 잘 알려진 기술인 관계로 여기서는 상세한 설명을 생략한다. 수퍼헤테로다인 수신기(13)로부터의 출력 IF 캐리어 신호는 신호 라인(106)을 통해 IF 디모듈레이터(14)로부터의 디모듈레이트된 데이터는 데이터 버스(108)를 통해 마이크로프로세서(11)로 전송되어 디코드된다.

마이크로프로세서(11)에 의해 수행되는 디코딩 프로세스는 ERMES(European Radio Message System)에 의한 유럽 전자통신 표준(ETS)에 맞게 고안된 것으로, IF 디모듈레이터(14)로 전송되어 페이징스테이션으로부터의 페이지 메시지 신호의 원래 인코드된 형태로 복구되기 위해 디모듈레이트된다. IF디모듈레이터(14)로부터의 모듈레이트된 데이터를 발신자로부터의 페이저 메시지 원래 형태로 복구시키기 위해 디코드할 수 있다. 다음, 이 페이저 메시지는 데이터 버스(105)를 통해 출력 디바이스(15)로 전송된다. 일반적으로, 출력 디바이스(15)는 그 페이저를 지닌 사람의 주의를 끌기 위하여 경보음을 발생하기 위한 스피커(도시되지 않음)와 페이저 메시지를 표시하기 위한 디지털 표시장치(도시되지 않음)를 포함한다.

상술한 바에 의하면, 마이크로프로세서(11)가 페이저의 핵심 요소로서, 페이저의 핵심 기능들을 수행하고 콘트롤하는데, 그 중에는 주파수 고정을 위한 PLL 주파수 합성기(12)의 콘트롤, 수신된 신호를 디모듈레이팅하기 위한 IF 디모듈레이터(14)의 콘트롤, IF 디모듈레이터(14)로부터의 디모듈레이터된 데이터를 디코딩하기 위한 콘트롤, 그리고 전력 소비를 절약할 목적으로 적합한 시간에 PLL 주파수 합성기(12)와 IF 디모듈레이터(14)를 활성화/비활성화하기 위한 콘트롤등이 포함된다. 그래서 마이크로프로세서(11)에 내장된 콘트롤 펌 웨어(firm ware)는 매우 복잡하다. 더우기, 마이크로프로세서(11)의 펌 웨어 프로그램들의 디자인은 ERMES가 규정한 표준을 따라야 하기 때문에, 이 펌 웨어 개발자는 마이크로프로세서(11)에 필요한 펌 웨어 프로그램을 디자인할 수 있기 위하여 ETSI(European Telecommunication Standards Institute)에 의해 제정된 ETO 300 133 규정들에 많이 익숙해야 한다. 이러한 제약은 펌 웨어 개발에 드는 시간을 많이 들게한다.

따라서 본 발명의 목적은 페이저의 수행 능률을 증대하기 위해 마이크로프로세서(11)의 작업 부하를 줄이려고 상술한 종래 기술의 페이저에서의 마이크로프로세서(11) 대신에 필요한 디코딩 프로세스를 전용으로 처리하는 별도의 칩셋 가진 풀-밴드 페이저를 제공하는 것이다.

본 발명의 또 다른 목적은 ERMES 규정의 표준들에 맞도록 페이저의 디코딩 프로세스를 수행하는 전용 디코더와, 페이저 통신을 위해 페이저가 적합한 채널을 신속하게 찾게 해주는 자동 밴드-스캔 기능이 제공된 칩셋 을 구비하는 풀-밴드 페이저를 제공하는 것이다.

본 발명의 또 다른 목적은 페이저의 개발 기간을 단축시킬 수 있는 디코딩 및 컨트롤 기능을 전담하는 칩셋이 제공된 풀-밴드 페이저를 제공하는 것이다.

본 발명의 또 다른 목적은 전력 소비를 줄이기 위하여 적합한 시간에 PLL 주파수 합성기와 IF 디모듈레이터를 활성화/비활성화시키는데 사용되는 칩셋을 제공하는 것이다.

본 발명의 또 다른 목적은 페이저 내에 필요한 마이크로프로세서와 PLL 주파수 합성기가 비번용의 것이어도 무방하도록 하는 것으로, 여러 가지 제품의 마이크로프로세서와 PLL 주파수 합성기들을 선택하여 사용할 수 있게 하는 것이다.

제1도는 종래 기술에 의한 풀-밴드 페이저의 블록도;

제2도는 본 발명의 의한 풀-밴드 페이저의 블록도;

제3도는 본 발명의 풀-밴드 페이저에 의해 수행되는 자동 밴드-스캔 과정을 설명하기 위한 도면;

제4도는 본 발명의 의한 풀-밴드 페이저의 여러 신호들의 타이밍도;

제5a도는 본 발명의 풀-밴드 페이저에 의해 수행되는 자동 밴드-스캔 과정에 수반되는 단계들을 보여주는 플로우 차트;

제5b도는 제5a도의 흐름도에 연결되는 단계들을 보여주는 플로우 챠트.

* 도면의 주요부분에 대한 부호의 설명

21 : 마이크로프로세서 22 : PLL 주파수 합성기

23 : 수퍼헤테로다인 수신기 24 : IF 디모듈레이터

25 : 디코딩 및 컨트롤 칩셋 26 : 채널 레지스터

27 : 출력 디바이스 204 : 안테나

상술한 본 발명의 목적들에 따라, 자동-벤드 스캔 기능을 갖는 풀-밴드 페이저가 제공된다. 본 발명의 풀-밴드 페이저는 하기와 같은 구성 요소들을 포함한다.

(a) 선택된 채널의 주파수 밴드로 지정되고, 선택된 채널로부터 페이저 메시지 신호를 실은 모듈레이트된 RF 캐리어 신호를 수신하고 수신된 RF 캐리어 신호를 모듈레이트된 IF 캐리어 신호로 다운 컨버팅하기 위한 수퍼헤테로다인 수신기; (b) 선택된 채널에 대응하는 특정 로컬-오실레이터 주파수를 발생하기 위한 PLL 주파수 합성기; (c) 수퍼헤테로다인 수신기로부터의 IF 캐리어 신호를 페이저 메시지의 원래 인코드된 버전을 나타내는 디모듈레이트된 데이터로 디모듈레이팅하기 위한 IF 디모듈레이터; (d) IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하여 페이저 메시지의 원래 형태를 나타내는 디코드된 데이터를 얻고, 페이저가 페이저 메시지를 실은 모듈레이트된 RF 캐리어 신호를 수신하기 위해 정확한 채널로 맞추어질 때만 PLL 주파수 합성기와 IF 디모듈레이터를 활성화시키고, 그리고 정확한 채널이 아닌 경우 채널 변경 요청 신호를 발생하는 디코딩 및 컨트롤 칩셋과; (e) 상기 디코딩 및 컨트롤 칩셋 그리고 상기 PLL 주파수 합성기와 연결되고, 디코드된 페이저 메시지를 상기 페이저 상에 표시하는 것을 컨트롤하고, 또 상기 디코더로부터의 채널-변경 요청 신호에 응답하여 디폴트 채널 선택 파라미터를 변경하고 이를 상기 PLL 주파수 합성기로 제공하는 마이크로프로세서를 포함한다.

상술한 시스템 구성을 가기고, 페이저는 하기와 같은 단계들을 포함한 자동 밴드-스캔 작업을 수행한다:

(1) 상기 디코딩 및 컨트롤 칩셋이 IF 디모듈레이터와 PLL 주파수 합성기를 활성화시켜, 현재 선택된 채널로부터 현재 수신된 RF 캐리어 신호에 응답하여 IF 디모듈레이터로부터 디모듈레이트된 데이터를 얻는 단계와;

(2) 상기 디코딩 및 컨트롤 칩셋이 IF 디모듈레이터로부터의 디모듈레이트된 데이터가 정확한 동기 코드(synchronization code)를 포함하고 있는지를 확인하는 단계와;

(2-1) 만일 정확한 동기 코드를 포함하고 있다면, 상기 디코딩 및 컨트롤 칩셋이 IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지의 원래 형태 및 연합된 동기 데이터를 얻는 단계와;

(2-2) 그렇지 않다면, 상기 디코딩 및 컨트롤 칩셋이 PLL 주파수 합성기와 IF 디모듈레이터를 비활성화시키고, 마이크로프로세서로 채널-변경 요청 신호를 전송하여 마이크로프로세서가 디폴트 채널-선택 파라미터(default channel-selection parameter)를 유용한 채널들 중의 하나에 대응하는 것으로 변경하도록 하는 단계와; 그리고 적합한 채널이 발견될 때까지 단계 (1), (2)를 반복한다. 상기 디코딩 및 컨트롤 칩셋은 현재 선택된 채널로부터 수신된 정확한 페이저 테이터인 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터에 대한 디코딩 프로세스를 수행하는 동안에는 상기 PLL 주파수 합성기와 상기 IF 디모듈레이터를 활성화시키고, 다른 시간 동안에는 비활성화시킨다.

상술한 풀-밴드 페이저에 있어서, 상기 디코딩 및 컨트롤 칩셋은 ETS 300 133-4 규정에 맞게 고안된 것으로, 페이저 통신을 위하여 모두 16개 채널을 지원할 수 있는데, 이 채널들은 각각 다음과 같은 ID 넘버들로 표시되고: 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1, 페이저 통신에 적합한 하나를 발견하기 위해 순환적으로 선택된다.

바람직한 실시예에 있어서, 상기 디코딩 및 컨트롤 칩셋은, 상기 IF 디모듈레이터부터의 디모듈레이트된 데이터를 디코딩하여 페이저 메시지의 원래 형태를 나타내는 디코드된 데이터를 출력하는 디코더와; 상기 IF 디모듈레이터와 상기 PLL 주파수 합성기를 활성/비활성화시키고, 그리고 상기 마이크로프로세서로 채널-변경 요청 신호를 전송하는 컨트롤 로직과; 상기 IF 디모듈레이터로부터 디모듈레이트된 데이터가 정확한 동기 코드를 포함하고 있는지를 체크하고, 정확한 동기 코드를 포함하고 있는 경우, 상기 디코더가 디코딩 동작을 수행하도록 제어하고, 정확한 동기 코드를 포함하고 있지 않는 경우, 상기 컨트롤 로직이 상기 PLL 주파수 합성기와 상기 IF 디모듈레이터를 비활성화시키도록, 그리고 상기 마이크로프로세서로 채널-변경 요청 신호를 전송하여 상기 마이크로프로세서가 디폴트 채널-선택 파라미터를 유용한 채널들 중의 하나에 대응하는 것으로 변경하도록 제어하는 동기 코드 검출기; 그리고 현재 선택된 채널의 채널 넘버를 저장하기 위한 채널 레지스터를 더 포함한다.

다른 일 특징에 의하면, 본 발명은 페이저에 사용하기 위한 자동 밴드-스캔 방법을 제공하는 것으로 상기 페이저는 페이저 메시지 신호를 실은 RF 캐리어 신호를 수신하기 위한 수퍼헤테로다인 수신기와, 수퍼헤테로다인 수신기가 수신된 RF 캐리어 신호를 IF 캐리어 신호로 다운-컨버트(down-convert) 하도록 로컬-오실레이터 주파수를 발생하기 위한 PLL 주파수 합성기와, 수퍼헤테로다인 수신기로부터의 출력 IF 캐리어 신호를 디모듈레이팅하기 위한 IF 디모듈레이터와, 그리고 디코딩 및 컨트롤 칩셋과 PLL 주파수 합성기와 결합된 마이크로프로세서를 포함한다. 자동 밴드-스캔 방법은 하기의 단계들을 포함한다:

(1) 마이크로프로세서를 활성화하여, 디코딩 및 컨트롤 칩셋의 채널 레지스터로 채널 넘버를 입력하는 단계와;

(2) 마이크로프로세서를 활성화하여, 채널 레지스터에 저장된 채널 넘버에 대응하는 채널-선택 파라미터를 PLL 주파수 합성기로 입력하는 단계와;

(3) 디코딩 및 컨트롤 칩셋을 활성화하여, PLL 주파수 합성기로 위한 고정화 신호를 발생하고 IF 디모듈레이터로 라디오-주파수 활성화 신호를 발생하는 단계와;

(4) PLL 주파수 합성기를 활성화하여, 채널-선택 파라미터에 따른 로컬-오실레이터 주파수를 발생하는 단계와;

(5) 수퍼헤테로다인 수신기를 활성화하여, 자유 공간으로부터 수신된 RF 캐리어 신호를 로컬-오실레이터 주파수와 합성하여 IF 캐리어 신호로 다운-컨버트하는 단계와;

(6) IF 디모듈레이터를 활성화하여 수퍼헤테로다인 수신기로부터의 IF 캐리어 신호를 디모듈레이트하는 단계와;

(7) 디코딩 및 컨트롤 칩셋을 활성화하여, IF 디모듈레이터로부터의 디모듈레이트된 데이터가 현재 채널 레지스터에 저장된 채널 넘버와 맞는 동기 코드를 포함하고 있는지를 확인하는 단계와;

만일 동기 코드가 맞게 포함되어 있다면, 단계 (8)로 점프하고; 아니면 단계 (9)로 점프하는 단계와;

(8) 하기의 세부단계들을 수행하는 단계와;

디코딩 및 컨트롤 칩셋을 활성화하여, IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지의 원래 형태 및 연합된 동기 데이터를 얻고, 이어서 동기 데이터를 마이크로프로세서로 전송하는 단계와;

마이크로프로세서를 활성화하여 동기 데이터에 대응하는 페이저 메시지를 발생하는 단계와;

IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하는 작업이 완료된 다음, 디코딩 및 컨트롤 칩셋을 활성화하여 PLL 주파수 합성기와 IF 디모듈레이터를 비활성시키는 단계;

(9) 하기의 세부단계들을 수행하는 단계와;

디코딩 및 컨트롤 칩셋을 활성화하여 채널-변경 요청 신호를 마이크로프로세서로 보내는 단계와;

마이크로프로세서를 활성화하여, 그 자체의 디폴트 채널-선택 파라미터를 새로운 것으로 변경하는 단계와;

디코딩 및 컨트롤 칩셋을 활성화하여 PLL 주파수 합성기와 IF 디모듈레이터를 비활성화시키는 단계와;

마이크로프로세서를 활성화하여 새로운 채널-선택 파라미터를 PLL 주파수 합성기로 입력하는 단계와;

디코딩 및 컨트롤 칩셋을 활성화하여 PLL 주파수 합성기와 IF 디모듈레이터를 활성화시키고, 채널 레지스터에 저장된 채널 넘버를 새로 선택된 채널-선택 파라미터에 대응하는 새로운 넘버로 수정하는 단계와; 그리고

단계 (4)로 되돌아가는 단계.

이하, 첨부한 도면들을 참조하여, 본 발명을 상세히 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 풀-밴드 페이저의 구성 블록도로서, 마이크로프로세서(21), PLL 주파수 합성기(22), 수퍼헤테로다인 수신기(23), IF 디모듈레이터(24), 디코딩 및 커트롤 칩셋(25), 출력 디바이스(27)를 포함한다. 수퍼헤테로다인 수신기(23)는 안테나(204)로부터 수신된 RF 캐리어 신호를 PLL 주파수 합성기(22)로부터의 출력 주파수와 합성하여 통상의 중간-주파수(IF) 캐리어 신호로 컨버팅할 수 있다. (PLL 주파수 합성기(22)는 수퍼헤테로다인 수신기(23)용 로컬 오실레이터로서 동작하고 이하, PLL 주파수 합성기(22)의 출력은 로컬-오실레이터 주파수로 일컫는다.) 다음, 수퍼헤테로다인 수신기(23)의 출력 IF 캐리어 신호는 신호 라인(206)을 통해 IF 디모듈레이터(24)로 전송되어 페이징 스테이션으로 부터의 원래 인코드된 페이저 메시지 신호로 복구된다.

RF 캐리어 신호가 페이저의 안테나(204)에 의해 수신되면, 우선 RF 캐리어 신호가 수퍼헤테로다인 수신기(23)에 의해 PLL 주파수 합성기(22)의 출력 주파수와 합성되어 IF 캐리어 신호를 발생하도록 다운-컨버팅된다. 이 IF 캐리어 신호는 신호 라인(206)을 통해 IF 디모듈레이터(24)로 전송된다. IF 캐리어 신호를 얻기 위해 수퍼헤테로다인 수신기(23)에 의해 수행되는 수퍼헤테로다인 프로세스는 전자통신 분야에서 잘 알려진 기술로서, 여기서는 상세한 설명을 생략한다. 이어서 IF 디모듈레이터(24)는 IF 캐리어 신호를 디모듈레이트하여 페이징 스테이션으로부터의 원래 인코드된 버전의 페이저 메시지로 복구한다. IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터는 데이터 버스(208)를 통해 디코딩 및 컨트롤 칩셋(25)으로 전송되어 여러 가지 표준에 따라 디코딩되어, 페이저 메시지의 원래 형태 및 연합된 동기 신호를 얻게 된다.

상기 디코딩 및 컨트롤 칩셋(25)은 디코더(302), 동기 코드 검출기(304), 채널 레지스터(306) 그리고 컨트롤 로직(308)을 포함한다.

상기 디코더(302)는 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)의 활성화/비활성화를 콘트롤하는 임무를 가진다. 디코더(302)는 두 개의 신호들 PLEN(phase lock enable)과 RFEN(radio-frequency enable)을 각각 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)의 활성화/비활성화 콘트롤에 사용한다. PLL 주파수 합성기(22)는 PLEN 신호가 하이-전압 상태로 스위치되면 활성화되고, PLEN 신호가 로우-전압 상태로 스위치되면 비활성화 된다. 유사하게, IF 디모듈레이터(24)는 RFEN 신호가 하이-전압 상태로 스위치되면 활성화되고, RFEN 신호가 로우-전압 상태로 스위치되면 비활성화 된다.

동기 코드 검출기(304)는 상기 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 코드를 포함하고 있는 지의 여부를 체크하기 위해 사용된다. 상기 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 코드를 포함하고 있다면, 이는 현재 선택된 채널이 적합하다는 것을 나타낸다. 그러므로 디모듈레이터(24)에서 디모듈레이트된 데이터가 송신자에 의해서 생성된 페이저 메시지의 원래 형태로 디코드되어야 하므로, 상기 동기 코드 검출기(304)는 디코더(302)가 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터에 대한 디코딩 동작을 수행해야 함을 나타내고, 상기 디코드된 데이터는 버스(207)를 통해 마이크로프로세서에게 전달한다.

그러나, 만일 IF 디모듈레이터(24)로부터 디모듈레이트된 데이터가 부정확한 동기 코드를 포함하고 있다면, 이는 현재 선택된 채널이 틀리다는 것을 의미한다. 따라서, 동기 코드 검출기(304)는 제어 로직(308)이 고전압 신호(XCNCG)를 발생하여 마이크로프로세서(21)로 제공함으로써 현재 마이크로프로세서(21) 내에 설정된 디폴트 채널 선택 파라미터가 변경되어야 함을 타나내고, 그리고 이 새로운 채널 선택 파라미터는 데이터 버스(203)를 통하여 PLL 주파수 합성기(22)로 제공된다. 계속해서, 상기 PLL 주파수 합성기(22)가 다시 인에이블되면, 마이크로프로세서(21)로부터 새롭게 수신된 채널-선택 파라미터에 대응하는 새로운 로컬-오실레이터 주파수가 출력되고, 이것은 신호 라인(202)를 통하여 수퍼헤테로다인 수신기(23)로 전송된다. 이 새로운 로컬-오실레이터 주파수는 상기 수퍼헤테로다인 수신기(23)를 다른 주파수 대역(즉, 다른 채널)으로 변화시키는 요인이 된다. 상술한 바와 같은 신호의 다운컨버팅/디모듈레이팅/디코딩 프로세스는 다시 반복되고, 동기 코드 검출기(304)는 IF 디모듈레이터(24)에 의해서 디모듈레이트된 데이터가 동기 코드를 가졌는지를 체크함으로써 새롭게 선택된 채널이 적합한 지의 여부를 체크한다. 이러한 프로세스는 페이저 통신에서 적합한 채널이 발견될 때까지 계속 반복된다.

상기 채널 레지스터(26)는 마이크로프로세서(21)로부터 제공되어진 현재 선택된 채널의 ID 번호를 저장하는데 사용된다. 상기 채널 레지스터(26)에 저장된 내용은 현재 선택된 채널이 적합하지 않을 때 다른 채널로 변경된다. 채널-변경요구 신호가 발생되면, 상기 마이크로프로세서(21)는 자신의 현재 디폴트 채널 선택 파라미터를 채널 레지스터(26)의 내용에 따라 변경한다.

마이크로프로세서(21)는 데이터 버스(207)를 통해 디코더(25)로부터 디코드된 데이터를 수신한 다음 디코드된 데이터 내의 페이저 메시지를 출력 디바이스(27)로 보낸다. 일반적으로, 출력 디바이스(27)는 사용자의 주의를 끌기 위한 경보음을 발생하기 위하여 스프커(도시되지 않음)를 내장하고, 들어오는 메시지나 전화 수신을 바라는 측의 전화 번호 등을 표시하기 위한 디지털 표시장치(도시되지 않음)를 포함한다.

PLL 주파수 합성기(22)는 마이크로프로세서(21)에 의해 컨트롤되어 마이크로프로세서(21) 내의 현재 디폴트 채널-선택 파라미터에 대응하는 로컬-오실레이터 주파수를 발생한다. 페이저의 디자인 상, 디코더(25)에서 현재 선택된 채널은 마이크로프로세서(21)에 의해 지정된 채널-서택 파라미터에 대응되어야 한다. 이를 위하여, 디코더(25)는 채널 변경 요청 신호 XCNCG를 마이크로프로세서(21)로 보낸다. XCNCG 신호는 보통 때 로우-전압 상태로 있다가, 마이크로프로세서(21) 내의 디폴트 채널-선택 파라미터의 변경이 요청되면 하이-전압 상태로 스위치된다. 디코더(25)로부터의 XCNCG 신호와 PLEN 신호에 응답하여, 마이크로프로세서(21)는 디코더(25)에서 현재 선택된 채널에 따라 자체의 채널-선택 파라미터를 변경할 수 있다.

본 발명의 풀-밴드 페이저는 하기의 작업 단계들에 의해 페이저 통신에 적합한 채널을 찾기 위한 자동 밴드-스캔 작업을 수행한다. 첫 번째 단계로, 디코더(302)가 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 활성화하여, 안테나(204)에 의해 수신된 RF 캐리어 신호를 수퍼헤테로다인 수신기(23)에 의해 IF 캐리어 신호로 다운-컨버트되도록 한다. 이 IF 캐리어 신호는 신호 라인(206)을 통해 IF 디모듈레이터(24)로 전송되어 송신자에 의해 발신된 페이저 메시지의 원래 인코드된 버전으로 디모듈레이트된다. 만일 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 코드를 갖고 있다면, 그것은 현재 선택된 채널이 적합한 것임을 나타낸다. 그 결과, 상기 동기 코드 검출기(304)는 상기 디코더(302)가 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터를 디코딩하도록 제어하고, 상기 디코드된 데이터는 데이터 버스(207)를 통해 마이크로프로세서(21)로 전송된다.

만일 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 부정확한 동기 코드를 갖고 있다면, 그것은 현재 선택된 채널이 잘못된 것임을 나타낸다. 그 결과, 상기 동기 코드 검출기(304)는 제어 로직(308)이 하이-전압 상태의 XCNCG 신호를 발생하여 상기 마이크로프로세서(21)로 제공하도록 제어하여, 마이크로프로세서(21) 내의 현재 디폴트 채널-선택 파라미터에 대한 변경을 요청하고, 그러는 동안 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 비활성화시킨다. XCNCG 신호에 응답하여, 마이크로프로세서(21)는 자체의 디폴트 채널-선택 파라미터를 변경한 다음, 이 새로운 채널-선택 파리미터를 데이터 버스(203)를 통해 PLL 주파수 합성기로 전송한다. 그런다음, PLL 주파수 합성기(22)가 다시 활성화되면, 그것은 마이크로프로세서(21)로부터 새롭게 수신된 채널-선택 파라미터에 대응하는 새로운 로컬-오실레이터 주파수를 출력하게 되고, 이 로컬-오실레이터 주파수는 신호 라인(202)을 통해 수퍼헤테로다인 수신기(23)로 전송된다. 이 새로운 로컬-오실레이터 주파수는 수퍼헤테로다인 수신기(23)가 다른 주파수 밴드 (즉, 다른 채널)로 파장을 맞추게 한다. 그런 다음 상술한 신호의 다운컨버팅/디모듈레이팅/디코딩 프로세스가 다시 반복되고, 상기 동기 코드 검출기(304)가 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터 내의 동기 코드를 체크하여 적합한 것인지를 확인한다. 이 작업은 페이저 통신을 위한 적합한 채널이 발견될 때까지 계속 반복된다.

도 3은 본 발명의 풀-밴드 페이저에 의해 수행되는, 페이저 통신에 적합한 채널을 찾기 위한, 자동 밴드-스캔 작업을 설명하기 위한 개략도이다. 이 바람직한 실시예에 있어서, 디코더(302)에 의해 수행되고 디코딩 프로세스는 ETS 300 133-4 규정에 맞도록 고안된 것으로, 다음과 같은 ID 넘버들: 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1로 각각 표시되는 모두 16개의 채널들을 지원할 수 있다. 자동 밴드-스캔 작업이 수행되면, 페이저는 상기 표기된 순서에 따라 이들 채널의 주파수 밴드들을 하나씩 스캔하게 된다.

도 3에 도시된 바와 같이, 16개 채널들 각각은 수사들 A, B, C, D, E, F, G, H, I, J, K, L, M, N, O, P로 순차적으로 표기되어지는 16개 데이터 그룹들로 더 분할된다. 각 페이저 사용자는 상기 데이터 그룹들 중 하나로의 소속을 나타내는 자신만의 고유한 페이저 어드레스를 갖는다. 각 데이터 그룹에는 모두 2₃₅개 또는 그 이상의 페이저 어드레스들이 내포된다. 로컬 페이징 스테이션은 16개 데이터 그룹들로 캡슐화된 페이저 메시지들을 채널들을 통해 주기적인 방식으로 전파한다. 그리하여, 동일한 데이터 그룹에 속하는 페이저 메시지들이 미리 지정된 시간 간격을 갖고, 예를 들면 12초 마다, 간헐적으로 전파-방송된다. 즉, 페이저 메시지가 특정 페이저 사용자에게 전파되려면, 우선 페이징 스테이션이 수신자의 페이저 어드레스가 속해있는 데이터 그룹을 찾고, 다음, 페이저 메시지를 소속 데이터 그룹에 넣어 방송한다.

또한, 도 3에 도시된 채널들은, 현재 채널의 데이터 그룹들의 전송이 선행하는 채널의 데이터 그룹들에 비해 한 개의 데이터 그룹씩 뒤쳐지는 방식으로 동기화 된다. 예를 들면, 채널 0의 데이터 그룹 B가 전파되는 시점에, 채널 2 (채널 0 다음의 채널)의 데이터 그룹 A가 동기되어 전파된다; 그리고 채널 0의 데이터 그룹 C가 전파되는 시점에 채널 2의 데이터 그룹 B가 동기되어 전파된다.

도 2 내지 도 3을 참조하면, 페이저가 채널 0의 데이터 그룹 A를 수신하려 할 때, PLL 주파수 합성기(22)가 채널 0의 주파수 밴드에 대응하는 로컬-오실레이터 주파수를 출력하도록 요구된다. 이것은 수퍼헤테로다인 수신기(23)가 채널 0의 주파수 밴드 이외의 다른 주파수 밴드들에 있는 RF 캐리어 신호들을 모두 버리게 한다. 다음, 픽업된 RF 캐리어 신호는 수퍼헤테로다인 수신기(23)에 의해 IF 캐리어 신호로 다운-컨버팅되는데, 이 IF 캐리어 신호는 IF 디모듈레이터(24)에 의해 디모듈레이트되어 페이저 메시지의 원래 인코드된 데이터를 얻는다. IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터는 데이터 버스(208)를 통해 동기 코드 검출기(304)로 전송된다. 이어서, 상기 동기 코드 검출기(304)는 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 코드를 갖고 있는지를 체크한다. 만일 그렇다면, 그것은 전송된 신호가 노이즈에 의해 간섭되지 않았고 채널 0이 적합한 채널임을 나타낸다.

그 결과, 페이저가 채널 0으로 파장을 맞춘다. 예를 들어, 현재 채널 0이 데이터 그룹 A의 페이저 메시지를 전파한다면, 컨트롤 로직(308)이 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 활성화하여, 채널 0의 데이터 그룹 A 내의 페이저 메시지 신호를 포함하는 RF 캐리어 신호가 페이저로 수신되도록 한다. 앞서 언급한 바와 같이, 데이터 그룹 A는 채널 0에 12초 간격으로 간헐적으로 나타나게 된다. 그 결과, 컨트롤 로직(308)이 채널에 페이저 어드레스의 데이터 그룹이 나타타는 동안인 12초마다 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 활성화하고, 반면에 페이저 어드레스의 데이터 그룹이 전파되지 않을 때는 그들을 비활성화시킨다. 이것은 페이저 어드레스의 데이터 그룹이 전파되지 않을 동안 페이저의 전력소비를 감소시킨다.

상기 디코딩 및 컨트롤 칩셋(25)은 도 2에 도시된 채널 레지스터(306)를 포함한다. 이 바람직한 실시예에 있어서, 일 예로서, 채널 레지스터(306)는 현재 선택된 채널의 ID 넘버를 저장하기 위한 4비트 레지스터이다. 디코더(302)는 현재 선택된 채널이 적합한 것이 아니라면 다른 채널을 찾기 위해 채널 레지스터(306)의 값을 변경할 수 있다. 그래서 채널-변경 요청 신호가 발생하면, 마이크로프로세서(21)는 채널 레지스터(306)의 값에 따라 현재의 디폴트 채널-선택 파라미터를 변경하게 된다.

도 4는 마이크로프로세서(21) 내의 현재 채널-선택 파라미터를 디코딩 및 컨트롤 칩셋(25)의 채널 레지스터(306)에 저장되는 채널 넘버로 대응시키기 위해 디코더(25)에 의해 발생되는 PLEN 신호와 XCNCG 신호의 여러 상태들의 타이밍을 설명하기 위한 파형도이다. 도 4 내지 도 2를 참조하면, 페이저에 의해 현재 선택된 채널이 틀린 것이고 다음 채널이 체크된다면, 디코딩 및 컨트롤 칩셋(25)은 마이크로프로세서(21)로서 XCNCG 신호에 펄스(41)를 발생시킨다. 펄스(41)의 라이징 에찌에 대응하여, 마이크로프로세서(21)는 자체의 현재 디폴트 채널-선택 파라미터를 다음번째 것으로 변경한다. 다음, 디코딩 및 컨트롤 칩셋(25)은 PLEN 신호를 참조번호 43에 의해 표기된 바와 같이 로우-전압 상태로 스위치하여, PLL 주파수 합성기(22)를 비활성화시킨다. PLEN 신호의 로우-전압 상태에 응답하여, 마이크로프로세서(21)는 새로운 채널-선택 파라미터를 PLL 주파수 합성기(22)로 보내 PLL 주파수 합성기(22)가 마이크로프로세서(21)로부터 새로 받은 채널-선택 파라미터에 대응하는 새로운 로컬-오실레이터 주파수를 발생하도록 한다. 상기 디코딩 및 컨트롤 칩셋(25)이 참조 번호 45에 의해 표시된 바와 같이 PLEN 신호를 다시 하이-전압 상태로 스위치하면, PLL 주파수 합성기(22)가 활성화된다. 한편, 하이-전압 상태(45)에서, 디코딩 및 컨트롤 칩셋(25)은 자체의 채널 넘버를 마이크로프로세서(21) 내에 새롭게 지정된 채널-선택 파라미터에 따라 변경한다.

도 4에 의하면, 디코딩 및 컨토롤 칩셋(25)이 XCNCG 신호로 펄스 41에 이은 또 다른 펄스(47)를 보내면, 마이크로프로세서(21)가 다시 자체의 디폴트 채널-선택 파라미터를 다음번째 것으로 변경하게 됨을 알 수 있다. 하지만, PLEN 신호에서 하이-전압 상태가 도 4에 도시된 바와 같이 연장된 기간 동안 지속되게 된다. 그 결과, 디코딩 및 컨트롤 칩셋(25) 내에 지정된 채널 넘버와 PLL 주파수 합성기(22)의 해당 채널-선택 파라미터가 변경되지 않게 된다. 이것은 디코딩 및 컨트롤 칩셋(25) 내의 디코더(302)가 두 개의 연속된 데이터 그룹이 들어오는 시간 간격보다 더 오랜 동안 현재 선택된 채널로부터 수신된 신호를 계속 디코드해야 하기 때문이다.

도 5a는 페이저 통신을 위한 적합한 채널을 찾기 위해 모든 유용한 채널들의 주파수 밴드들을 모두 스캔하기 위하여, 본 발명의 따른 페이저에 의해 수행되는 자동 밴드-스켄 작업과 관련된 작업 단계들의 일부를 보여주는 작업 흐름도이다. 도 5a 내지 도 2를 참조하면, 페이저가 작동을 시작한 다음, 단계 51이 수행되는데, 거기서는 마이크로프로세서(21)가 임의로 페이저 통신을 위해, 유용한 채널들중의 하나를 디폴트로 정한 다음, 선택된 채널의 ID 넘버를 디코딩 및 컨트롤 칩셋(25)의 채널 레지스터(306)로 입력한다. 이 바람직한 실시예에 있어서, 마이크로프로세서(21)는 16개의 채널들 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1 중의 하나를 선택하여 선택된 채널의 ID 넘버를 디코딩 및 컨트롤 칩셋(25)의 4-비트 채널 레지스터(306)로 입력한다. 이어지는 단계 52에서는, PLL 주파수 합성기(22)의 주파수 특성에 따라, 마이크로프로세서(21)가 현재 선택된 채널(이 채널의 ID가 현재 디코더(25)의 채널 레지스터에 저장되어 있음)의 해당 채널-선택 파라미터를 계산하는데, 이 파라미터는 PLL 주파수 합성기(22)로 하여금 현재 선택된 채널 주파수 밴드로 수퍼헤테로다인 수신기(23)를 고정시키는 해당 로컬-오실레이터 주파수를 발행하도록 한다. PLL 주파수 합성기(22)가 해당 로컬-오실레이터 주파수를 발생하도록 콘트롤하기 위한 채널 선택 파라미터에 대한 계산은 전자통신분야에 능숙한 사람들에게는 자명한 기술이기 때문에 그 세부 단계들을 설명하지 않겠다. 채널-선택 파라미터가 구해진 다음, 이 파라미터는 마이크로프로세서(21)로부터 PLL 주파수 합성기(22)로 전송된다. 이 채널-선택 파라미터에 응답하여, PLL 주파수 합성기(22)가 해당 로컬-오실레이터 주파수를 발생하여 수퍼헤테로다인 수신기(23)를 현재 선택된 채널의 주파수 밴드로 고정시킨다.

이어지는 단계 53에서는, 디코딩 및 컨트롤 칩셋(25)의 컨트롤 로직(308)이 PLEN 신호를 하이-전압 상태로 스위치하여, PLL 주파수 합성기(22)가 마이크로프로세서(21)로부터 받은 채널-선택 파라미터에 따라 로컬-오실레이터 주파수를 발생하도록 활성화된다. PLL 주파수 합성기(22)로부터의 출력 로컬-오실레이터 주파수는 수퍼헤테로다인 수신기(23)로 전송되어, 수퍼헤테로다인 수신기(23)가 현재 선택된 채널의 주파수 밴드 내의 것이 아닌 다른 밴드로부터 받은 모든 RF 캐리어 신호들을 버리게 한다. 수신된 RF 캐리어 신호는 수퍼헤테로다인 수신기(23)에 의해 IF 캐리어 신호로 다운-컨버트된다. 한편, 디코딩 및 컨트롤 칩셋(25)의 컨트롤 로직(308)이 RFEN 시호를 하이-전압 상태로 스위치함으로써, IF 디모듈레이터(24)가 활성화되어 IF 캐리어 신호를 디모듈레이트하여 페이징 스테이션에서 원래 인코드된 형태의 페이저 메시지를 얻는다.

이어지는 단계 54에선, IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 데이터 버스(208)를 통해 디코딩 및 컨트롤 칩셋(25)의 디코더(302)로 전송된다. 상기 디코더(302)는 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 코드를 갖고 있는지를 체크한다. 다음 단계 55에서는, 만일 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터가 정확한 동기 신호를 가지고 있다면, 그것은 현재 선택된 채널이 적합한 것임을 나타내기 때문에 작업이 단계 56(ⓐ와 연결되어 도 5B에 계속됨)으로 가고; 그렇지 않다면 담계 591ⓑ와 연결되어 도 5b에 계속됨)로 간다.

도 5b는 도 5a의 작업 흐름도에 이어지는 작업 단계들을 보여준다. 현재 선택된 채널이 적합한 것으로 결정되는 단계 55에 이어지는 ⓐ로부터 시작하여, 이어지는 단계 57에서는 XCNCG 신호를 로우-전압 상태로 유지하여, 페이저가 페이저 통신을 위해 현재 선택된 채널들의 주파수 밴드로 파장을 맞추게하고, 그런 다음 IF 디모듈레이터(24)로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지와 동기 데이터가 복구되도록 한다. 이어지는 단계 56에서는, 디코드된 데이터가 마이크로프로세서(21)로 전송된다. 마이크로프로세서(21)는 디코드된 데이터 내의 페이저 메시지를 출력 디바이스(27)로 보내 표시되게 한다.

이어지는 단계 58에서는, 상기 컨트롤 로직(308)이 주기적으로 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 활성화하는데 그 주기 동안 현재 선택된 채널로부터 페이저 메시지를 실은 RF캐리어 신호가 수신되어 진다. 다른 모든 시간 동안, 상기 컨트롤 로직(308)은 PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 비활성화하여 전력 소비를 절감한다.

현재 선택된 채널이 부적합한 것으로 결정되는 단계 55에 이어지는 ⓑ로부터 시작하여, 이어지는 단계 591에선 XCNCG 신호를 하이-전압 상태로 스위치함으로써, 마이크로프로세서(21)로 현재 선택된 채널이 부적합하여 마이크로프로세서(21)의 디폴트 채널-선택 파라미터가 다음번째의 것으로 변경되어야함을 알린다. 이어지는 단계 592에서는, 마이크로프로세서(21)가 XCNCG 신호에 응답하여 자채에 디폴트 채널-선택 파라미터를 다음번째의 것으로 변경한다. 이어지는 단계 593에서는, 상기 컨트롤 로직(308)이 PLEN 신호와 RFEN 신호를 로우-전압 상태로 스위치하여, PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 비활성화한다.

이어지는 단계 594에서는, 마이크로프로세서(21)가 새로운 채널-선택 파라미터를 PLL 주파수 합성기(22)로 입력한다. 이어지는 단계 595에서는, 컨트롤 로직(308)이 PLEN 신호와 RFEN 신호를 하이-전압 상태로 스위치하여, PLL 주파수 합성기(22)와 IF 디모듈레이터(24)를 활성화하고, 채널 레지스터(306)에 저장된 현재 채널 넘버를 새로 지정된 채널-선택 파라미터에 대응하는 새로운 것으로 변경한다. 이어지는 단계 596에서는, 작업이 단계 54로 되돌아가는 적합한 채널이 발견될 때까지 단계 54에 이어지는 단계들을 반복한다.

결론적으로, 본 발명의 풀-밴드 페이저는 종래 기술에서와 같이 마이크로프로세서 대신에 필요한 디코딩 프로세스를 수행하는 전용 디코더와 함께 제공된다. 전용 디코더는 페이저 통신에 대한 ETS 규정들에 맞게 고안된다. 또한, 전용 디코더는 페이저 내의 마이크로프로세서가 페이저 통신을 위한 적합한 채널을 찾기 위해 유용한 채널들을 모두 스캔하는 것을 보조하는 채널 스위칭 기능을 갖는다.

또한, 전용 디코더는 페이저 내의 PLL 주파수 합성기와 IF 디모듈레이터의 활성화/비활성화 조작을 콘트롤한다. 전력 소비를 절감하기 위하여, 이들 두 구성 장치들은 활성화된 동작 상태가 아닌 동안마다 비활성화된다. 마이크로프로세서와 분리된 전용 디코더를 사용하여, 시스템 디자인 작업이, 종래 마이크로프로세서가 페이저 기능들을 모두 콘트롤하던 기술과 비교할 때, 훨씬 더 간편해 진다. 본 발명에 따른 페이저의 마이크로프로세서는 필요한 페이저 통신 프로토콜들을 포함하기 위해 구조적으로 복잡해질 필요가 없고; 그리하여 페이저를 만들기 위해 어떤 제품의 마이크로프로세서와 PLL 주파수 합성기도 사용할 수 있다.

본 발명은 바람직한 실시예를 들어 설명되었다. 하지만, 본 발명의 영역은 개시된 실시예에 국한되지 않는 것으로 이해되어야 한다. 그와 반대로, 다양한 변형과 유사한 구성들을 포함한다. 그리하여, 청구항의 범위는 그러한 모든 변형과 유사한 구성들을 포함할 수 있도록 최대한 넓게 해석되어져야 한다.

Claims (13)

1. 자동-벤드 스캔 기능을 갖는 풀-밴드 페이저에 있어서:

   선택된 채널의 주파수 밴드로 지정되고, 선택된 채널로부터 페이저 메시지 신호를 실은 모듈레이트된 RF 캐리어 신호를 수신하고 수신된 RF 캐리어 신호를 모듈레이트된 IF 캐리어 신호로 다운-컨버팅하기 위한 수퍼헤테로다인 수신기와;

   선택된 채널에 대응하는 특정 로컬-오실레이터 주파수를 발생하기 위한 PLL 주파수 합성기와;

   수퍼헤테로다인 수신기로부터의 IF 캐리어 신호를 페이저 메시지의 원래 인코드된 버전을 나타내는 디모듈레이트된 데이터로 디모듈레이팅하기 위한 IF 디모듈레이터와;

   IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하여 페이저 메시지의 원래 형태를 나타내는 디코드된 데이터를 얻고, 페이저가 페이저 메시지를 실은 모듈레이트된 RF 캐리어 신호를 수신하기 위해 정확한 채널로 맞추어질 때만 PLL 주파수 합성기와 IF 디모듈레이터를 활성화시키고, 그리고 정확한 채널이 아닌경우 채널 변경 요청 신호를 발생하는 디코딩 및 컨트롤 칩셋과; 그리고

   상기 디코딩 및 컨트롤 칩셋 그리고 상기 PLL 주파수 합성기와 연결되고, 디코드된 페이저 메시지를 상기 페이저 상에 표시하는 것을 컨트롤하고, 또 상기 디코더로부터의 채널-변경 요청 신호에 응답하여 디폴트 채널 선택 파라미터를 변경하고 이를 상기 PLL 주파수 합성기로 제공하는 마이크로프로세서를 포함하되;

   상기 페이저는 다음과 같은 단계들:

   (1) 상기 디코딩 및 컨트롤 칩셋이, 상기 IF 디모듈레이터와 상기 PLL 주파수 합성기를 활성화시켜, 현재 선택된 채널로부터 현재 수신된 RF 캐리어 신호에 응답하여 IF 디모듈레이터로부터 디모듈레이트된 데이터를 얻는 단계와;

   (2) 상기 디코딩 및 컨트롤 칩셋이, 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터가 정확한 동기 코드(synchronization code)를 포함하고 있는지를 확인하는 단계와;

   (2-1) 만일 정확한 동기 코드를 포함하고 있다면, 상기 디코딩 및 컨트롤 칩셋이 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지의 원래 형태 및 연합된 동기 데이터를 얻는 단계와;

   (2-2) 그렇지 않다면, 상기 디코딩 및 컨트롤 칩셋이 PLL 주파수 합성기와 상기 IF 디모듈레이터를 비활성화시키고, 상기 마이크로프로세서로 채널-변경 요청 신호를 전송하여 마이크로프로세서가 디폴트 채널-선택 파라미터(default channel-selection parameter)를 유용한 채널들 중의 하나에 대응하는 것으로 변경하도록 하는 단계와; 그리고 적합한 채널이 발견될 때까지 단계 (1)부터 (2)를 반복하는 단계; 에 따라 페이저 통신에 적합한 채널을 착기 위해 유용한 채널들을 스캔하고,

   상기 디코딩 및 컨트롤 칩셋은 현재 선택된 채널로부터 수신된 정확한 페이저 테이터인 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터에 대한 디코딩 프로세스를 수행하는 동안에는 상기 PLL 주파수 합성기와 상기 IF 디모듈레이터를 활성화시키고, 다른 시간 동안에는 비활성화시키는 것을 특징으로 하는 풀 밴드-페이저.
2. 제 1 항에 있어서,

   상기 디코딩 및 컨트롤 칩셋은 ETS 300 133-4 규정에 맞게 고안된 것으로, 페이저 통신을 위하여 모두 16개 채널을 지원할 수 있는데, 이 채널들은 각각 다음과 같은 ID 넘버들로 표시되고: 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1, 페이저 통신에 적합한 하나를 발견하기 위해 순환적으로 선택되는 것을 특징으로 하는 풀 밴드-페이저.
3. 제 2 항에 있어서,

   상기 디코딩 및 컨트롤 칩셋은,

   상기 IF 디모듈레이터부터의 디모듈레이트된 데이터를 디코딩하여 페이저 메시지의 원래 형태를 나타내는 디코드된 데이터를 출력하는 디코더와;

   상기 IF 디모듈레이터와 상기 PLL 주파수 합성기를 활성/비활성화시키고, 그리고 상기 마이크로프로세서로 채널-변경 요청 신호를 전송하는 컨트롤 로직과;

   상기 IF 디모듈레이터로부터 디모듈레이트된 데이터가 정확한 동기 코드를 포함하고 있는지를 체크하고, 정확한 동기 코드를 포함하고 있는 경우, 상기 디코더가 디코딩 동작을 수행하도록 제어하고, 정확한 동기 코드를 포함하고 있지 않는 경우, 상기 컨트롤 로직이 상기 PLL 주파수 합성기와 상기 IF 디모듈레이터를 비활성화시키도록, 그리고 상기 마이크로프로세서로 채널-변경 요청 신호를 전송하여 상기 마이크로프로세서가 디폴트 채널-선택 파라미터를 유용한 채널들 중의 하나에 대응하는 것으로 변경하도록 제어하는 동기 코드 검출기; 그리고

   현재 선택된 채널의 채널 넘버를 저장하기 위한 채널 레지스터를 더 포함하는 것을 특징으로 하는 풀 밴드-페이저.
4. 제 3 항에 있어서,

   상기 채널-변경 요청 신호는 보통때 로우-전압 상태를 유지하다가 상기 동기 코드 검출기로부터 현재 선택된 채널이 다음번째 것으로 변경되도록 요청되면 하이-전압 상태로 스위치되는 것을 특징으로 하는 풀 밴드-페이지.
5. 제 4 항에 있어서,

   상기 컨트롤 로직은 페이즈(phase) 고정화 신호를 발생하여 상기 PLL 주파수 합성기의 활성화/비활성화 상태를 콘트롤 하되, 상기 PLL 주파수 합성기는 페이즈 고정화 신호가 하이-전압 상태로 스위치되면 활성화되고, 페이즈 고정화 신호가 로우-전압 상태로 스위치되면 비활성화되는 것을 특징으로 하는 풀 밴드-페이지.
6. 제 5 항에 있어서,

   상기 단계 (2-2)는 다음의 단계들:

   상기 컨트롤 로직이 채널-변경 요청 신호를 하이-전압 상태로 스위치시켜서 상기 마이크로프로세서 내의 디폴트 채널-변경 파라미터가 변경되도록 제어하는 단계: 그리고

   상기 컨트롤 로직이 상기 페이즈 고정화 신호를 로우-전압 상태로 스위치 시켜서 상기 PLL 주파수 합성기를 비활성화하고 상기 마이크로프로세서가 디폴트 채널-선택 파라미터를 상기 PLL 주파수 합성기고 입력하게 하는 단계를 포함하는 것을 특징으로 하는 풀 밴드-페이저.
7. 제 3 항에 있어서,

   상기 채널 레지스터는 4-비트 레지스터인 것을 특징으로 하는 풀 밴드-페이저.
8. 제 3 항에 있어서,

   상기 컨트롤 로직은 라디오-주파수 활성화 신호를 활성화하여 상기 IF 디모듈레이터의 활성화/비활성화 상태를 콘트롤하되, 상기 IF 디모듈레이터는 라이도-주파수 활성화 신호가 하이-전압 상태로 스위치되면 활성화되고, 라디오-주파수 활성화 신호가 로우-전압 상태로 스위치되면 비활성화되는 것을 특징으로 하는 풀 밴드-페이저.
9. 자동 밴드-스캔 기능를 갖는 풀 밴드-페이저에 있어서:

   선택된 채널의 주파수 밴드로 지정되고, 선택된 채널로부터 페이저 메시지 신호를 실은 모듈레이트된 RF 캐리어 신호를 수신하고 수신된 RF 캐리어 신호를 모듈레이트된 IF 캐리어 신호로 다운-컨버팅하기 위한 수퍼헤테로다인 수신기와;

   선택된 채널에 대응하는 특정 로컬-오실레이터 주파수를 발생하기 위한 PLL 주파수 합성기와;

   수퍼헤테로다인 수신기로부터의 IF 캐리어 신호를 페이저 메시지의 원래 인코드된 버전을 나타내는 디모듈레이트된 데이터로 디모듈레이팅하기 위한 IF 디모듈레이터와;

   IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하여 페이저 메시지의 원래 형태를 나타내는 디코드된 데이터를 얻고; 상기 PLL 주파수 합성기의 활성화/비활성화 상태를 콘트롤하기 위한 라디오-주파수 활성화 신호를 발생하되, 상기 PLL 주파수 합성기는 라디오-주파수 활성화 신호가 하이-전압 상태로 스위치되면 활성화되고, 라디오-주파수 활성화 신호가 로우-전압 상태로 스위치되면 비활성화되고; 상기 페이저가 페이저 메시지를 실은 모듈레이트된 RF 캐리어 신호를 받기 위해 정확한 채널로 맞추어질 때만 상기 PLL 주파수 합성기와 IF 디모듈레이터를 활성화하는 디코딩 및 컨트롤 칩셋과;

   상기 디코딩 및 컨트롤 칩셋 그리고 상기 PLL 주파수 합성기와 연결되고, 디코드된 페이저 메시지를 상기 페이저 상에 표시하는 것을 컨트롤하고, 또 상기 디코더로부터의 채널-변경 요청 신호에 응답하여 로컬-오실레이터 주파수를 발생하는 PLL 주파수 합성기를 컨트롤하되, 상기 채널-변경 요청 신호가 로우-전압 상태에서 하이-전압 상태로 스위치될 때 자체의 디폴트 채널-선택 파라미터를 변경하는 마이크로프로세서; 를 포함하되,

   상기 페이저는 다음과 같은 단계들:

   (1) 상기 디코딩 및 컨트롤 칩셋이, 상기 IF 디모듈레이터와 상기 PLL 주파수 합성기를 활성화시켜서 현재 선택된 채널로부터 현재 수신된 RF 캐리어 신호에 응답하여 IF 디모듈레이터로부터 디모듈레이트된 데이터를 얻는 단계와;

   (2) 상기 디코딩 및 컨트롤 칩셋이, 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터가 정확한 동기 코드(synchronization code)를 포함하고 있는지를 확인하는 단계와;

   (2-1) 만일 정확한 동기 코드를 포함하고 있다면, 상기 디코딩 및 컨트롤 칩셋이 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지의 원래 형태 및 연합된 동기 데이터를 얻는 단계와;

   (2-2) 그렇지 않다면, 상기 디코딩 및 컨트롤 칩셋이, 채널-변경 요청 신호를 하이-전압 상태로 스위치함으로써, 상기 마이크로프로세서가 새로 선택된 채널에 대응하여 자체의 디폴트 채널-선택 파라미터를 변경하도록 하는 단계와;

   상기 디코딩 및 컨트롤 칩셋이, 채널-변경 요청 신호를 로우-전압 상태로 스위치함으로써, PLL 주파수 합성기를 비활성화하고 또 상기 마이크로프로세서가 상기 PLL 주파수 합성기로 새로운 디폴트 채널-선택 파라미터를 입력하도록 하는 단계와; 그런 다음

   상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터가 현재 채널로부터의 페이저 데이터와 동일할 때까지 상기 단계 (1)부터 (2)를 반복하는 단계를 포함하는 것을 특징으로 하는 풀 밴드-페이저.
10. 제 9 항에 있어서,

    상기 디코딩 및 컨트롤 칩셋은 ETS 300 133-4 규정에 맞게 고안된 것으로, 페이저 통신을 위하여 모두 16개 채널을 지원할 수 있는데, 이 채널들은 각각 다음과 같은 ID 넘버들로 표시되고: 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1, 페이저 통신에 적합한 하나를 찾기 위해 순환적으로 선택되는 것을 특징으로 하는 풀 밴드-페이저.
11. 제 9 항에 있어서,

    상기 디코딩 및 컨트롤 칩셋은 현재 선택된 채널의 채널 넘버를 저장하기 위한 4-비트 채널 레지스터를 포함하는 것을 특징으로 하는 풀 밴드-페이저.
12. 페이저 메시지 신호로 실은 RF 캐리어 신호를 수신하기 위한 수퍼헤테로다인 수신기와, 상기 수퍼헤테로다인 수신기가 수신된 RF 캐리어 신호를 IF 캐리어 신호로 다운-컨버트(down-convert) 하도록 로컬-오실레이터 주파수를 발생하기 위한 PLL 주파수 합성기와, 수퍼헤테로다인 수신기로부터의 출력 IF 캐리어 신호를 디모듈레이팅하기 위한 IF 디모듈레이터와, IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하고, 채널 레지스터를 포함하고, 상기 IF 디모듈레이터와 PLL 주파수 합성기를 제어하고, 채널-변경 요청 신호를 발생하는 디코딩 및 컨트롤 칩셋과, 그리고 디코더와 PLL 주파수 합성기와 결합된 마이크로프로세서를 포함하는 페이저에 사용하기 위한 자동 밴드-스캔 방법은:

    (1) 상기 마이크로프로세서가, 상기 디코딩 및 컨트롤 칩셋의 채널 레지스터로 채널 넘버를 입력하는 단계와;

    (2) 상기 마이크로프로세서가, 상기 채널 레지스터에 저장된 채널 넘버에 대응하는 채널-선택 파라미터를 상기 PLL 주파수 합성기로 입력하는 단계와;

    (3) 상기 디코딩 및 컨트롤 칩셋이, 상기 PLL 주파수 합성기로 위한 고정화 신호를 발생하고 IF 디모듈레이터로 라디오-주파수 활성화 신호를 발생하는 단계와;

    (4) 상기 PLL 주파수 합성기를 활성화하여, 채널-선택 파라미터에 따른 로컬-오실레이터 주파수를 발생하는 단계와;

    (5) 상기 수퍼헤테로다인 수신기를 활성화하여, 자유 공간으로부터 수신된 RF 캐리어 신호를 로컬-오실레이터 주파수와 합성하여 IF 캐리어 신호로 다운-컨버트하는 단계와;

    (6) 상기 IF 디모듈레이터를 활성화하여 수퍼헤테로다인 수신기로부터의 IF 캐리어 신호를 디모듈레이트하는 단계와;

    (7) 상기 디코딩 및 컨트롤 칩셋이, IF 디모듈레이터로부터의 디모듈레이트된 데이터가 현재 채널 레지스터에 저장된 채널 넘버와 맞는 동기 코드를 포함하고 있는지를 확인하는 단계와;

    만일 동기 코드가 맞게 포함되어 있다면, 단계 (8)로 점프하고; 아니면 단계 (9)로 점프하는 단계와;

    (8) 하기의 세부단계들을 수행하는 단계와;

    상기 디코딩 및 컨트롤 칩셋이, 상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코드하여 페이저 메시지의 원래 형태 및 연합된 동기 데이터를 얻고, 이어서 동기 데이터를 마이크로프로세서로 전송하는 단계와;

    상기 마이크로프로세서가 동기 데이터에 대응하는 페이저 메시지를 발생하는 단계와; 그리고

    상기 IF 디모듈레이터로부터의 디모듈레이트된 데이터를 디코딩하는 작업이 완료된 다음, 디코딩 및 컨트롤 칩셋이 PLL 주파수 합성기와 IF 디모듈레이터를 비활성시키는 단계;

    (9) 하기의 세부단계들을 수행하는 단계와;

    상기 디코딩 및 컨트롤 칩셋이 채널-변경 요청 신호를 상기 마이크로프로세서로 보내는 단계와;

    상기 마이크로프로세서가, 그것의 디폴트 채널-선택 파라미터를 새로운 것으로 변경하는 단계와;

    상기 디코딩 및 컨트롤 칩셋이 상기 PLL 주파수 합성기와 IF 디모듈레이터를 비활성화시키는 단계와;

    상기 마이크로프로세서가 새로운 채널-선택 파라미터를 PLL 주파수 합성기로 입력하는 단계와;

    상기 디코딩 및 컨트롤 칩셋이 상기 PLL 주파수 합성기와 IF 디모듈레이터를 활성화시키고, 또한 채널레지스터에 저장된 채널 넘버를 새로 선택된 채널-선택 파라미터에 대응하는 새로운 넘버로 수정하는 단계와; 그리고

    단계 (4)로 되돌아가는 단계를 포함하는 것을 특징으로 하는 풀 밴드-페이저.
13. 제 12 항에 있어서,

    상기 디코딩 및 컨트롤 칩셋은 ETS 300 133-4 규정에 맞게 고안된 것으로, 페이저 통신을 위하여 모두 16개 채널을 지원할 수 있는데, 이 채널들은 각각 다음과 같은 ID 넘버들로 표시되고: 0, 2, 4, 6, 8, A, C, E, F, D, B, 9, 7, 5, 3, 1, 페이저 통신에 적합한 하나를 찾기 위해 순환적으로 선택되는 것을 특징으로 하는 풀 밴드-페이저.

Images