KR100273228B1 - Manufacturing method for capacitor - Google Patents

Manufacturing method for capacitor Download PDF

Info

Publication number
KR100273228B1
KR100273228B1 KR1019970049392A KR19970049392A KR100273228B1 KR 100273228 B1 KR100273228 B1 KR 100273228B1 KR 1019970049392 A KR1019970049392 A KR 1019970049392A KR 19970049392 A KR19970049392 A KR 19970049392A KR 100273228 B1 KR100273228 B1 KR 100273228B1
Authority
KR
South Korea
Prior art keywords
film
lower electrode
diffusion barrier
oxide film
depositing
Prior art date
Application number
KR1019970049392A
Other languages
Korean (ko)
Other versions
KR19990027044A (en
Inventor
주재현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970049392A priority Critical patent/KR100273228B1/en
Publication of KR19990027044A publication Critical patent/KR19990027044A/en
Application granted granted Critical
Publication of KR100273228B1 publication Critical patent/KR100273228B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

PURPOSE: A method for manufacturing capacitors is provided to reduce a leakage current and to prevent the diffusion of oxygen into a lower electrode by forming an oxidation prevention layer between a diffusion barrier layer and the lower electrode. CONSTITUTION: After forming an interlayer dielectric(2) on a semiconductor substrate(1), a contact hole is formed by selectively etching the interlayer dielectric. A contact plug(3) is formed by filling a polysilicon into the contact hole. A diffusion barrier layer(4) is deposited on the contact plug. An oxidation prevention layer(8) is then formed on the diffusion barrier layer(4) and an oxide layer(9) is formed by oxidation the oxidizing prevention layer(8). A lower electrode(5) is formed by depositing a Pt film on the oxide layer(9). A dielectric film(6) and an upper electrode(7) are sequentially formed on the lower electrode(5).

Description

캐패시터 제조방법{MANUFACTURING METHOD FOR CAPACITOR}Capacitor manufacturing method {MANUFACTURING METHOD FOR CAPACITOR}

본 발명은 캐패시터 제조방법에 관한 것으로, 특히 하부전극의 상부에 얇은 도전체 산화막을 산소확산방지막으로 증착하여 유전체 증착시 산소가 하부전극에 확산되는 것을 방지하는데 적당하도록 한 캐패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor, and more particularly, to a method of manufacturing a capacitor suitable for preventing oxygen from diffusing to a lower electrode by depositing a thin conductive oxide film on the lower electrode as an oxygen diffusion barrier.

일반적으로, 고유전체 캐패시터는 Pt박막을 상하부 전극으로 사용하며, 상기 상하부 전극의 사이에는 TiO3, PbO3 등의 강유전체 박막을 유전막으로 사용하여 제조하며, 특히 전극 재료로 다결정실리콘에서 Pt박막의 사용으로의 변화는 일함수가 큰 물질을 사용하여 우수한 전기적 특성이 기대 되고 있으나, 유전체 증착시 Pt박막을 통해 산소가 쉽게 확산되어 그 하부의 확산방지막 또는 접촉플러그 등을 산화시키는 문제점이 있다. 이때, Pt박막 대신 RuOX, IrOX 등과 같은 도전체 산화막을 유전체의 하부 전극으로 사용하면 이러한 문제점을 해결할 수는 있지만 캐패시터의 누설전류가 증가하여 특성이 나빠 사용하지 않고 있으며, 이와 같은 종래 캐패시터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a high-k dielectric capacitor uses a Pt thin film as an upper and lower electrode, and is manufactured by using a ferroelectric thin film such as TiO 3 and PbO 3 as a dielectric film between the upper and lower electrodes, and in particular, from polycrystalline silicon to Pt thin film as an electrode material. The change is expected to have excellent electrical properties by using a material having a large work function, but there is a problem in that oxygen is easily diffused through the Pt thin film during the deposition of the dielectric to oxidize the diffusion barrier or the contact plug below. In this case, the use of a conductive oxide film such as RuOX, IrOX, etc. as a lower electrode of the dielectric instead of the Pt thin film can solve this problem, but the leakage current of the capacitor increases, so that the characteristics are not used badly. When described in detail with reference to the accompanying drawings as follows.

도1은 종래 캐패시터의 단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 증착된 산화막(2)과; 그 산화막(2)에 형성된 콘택홀을 통해 상기 반도체 소자의 특정영역에 접속되는 접촉플러그(3)와; 상기 접촉플러그(3)의 상부에 형성된 확산방지막(4)과; 상기 확산방지막(4)의 상부에 증착된 하부전극(5)과; 상기 하부전극(5) 및 확산방지막(4) 및 산화막(2)의 상부전면에 증착된 유전막(6)과; 상기 유전막(6)의 상부에 증착된 상부전극(7)으로 구성된다.1 is a cross-sectional view of a conventional capacitor, as shown therein; an oxide film 2 deposited on top of a substrate 1 on which a semiconductor element is formed; A contact plug (3) connected to a specific region of the semiconductor element through a contact hole formed in the oxide film (2); A diffusion barrier 4 formed on the contact plug 3; A lower electrode 5 deposited on the diffusion barrier 4; A dielectric film 6 deposited on the upper surface of the lower electrode 5, the diffusion barrier film 4, and the oxide film 2; The upper electrode 7 is deposited on the dielectric film 6.

이와 같은 구성의 종래 캐패시터는 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하는 단계와; 상기 산화막(2)에 사진식각공정을 통해 콘택홀을 형성하여 상기 기판(1)에 형성한 반도체 소자의 특정영역을 노출시키는 단계와; 상기 콘택홀 내부 및 콘택홀의 주변 산화막상부에 다결정실리콘 등을 증착하여 접촉플러그(3)를 형성하는 단계와; 상기 접촉플러그(3)의 상부에 확산방지막(4)을 형성하는 단계와; 상기 확산방지막(4)의 상부에 Pt박막을 증착하여 하부전극(5)을 형성하는 단계와; 상기 하부전극(5)과 상기 확산방지막(4)의 상부에 유전막(6)을 증착하는 단계와; 상기 유전막(6)의 상부에 Pt박막을 증착하여 상부전극(7)을 형성하는 단계로 제조된다.A conventional capacitor having such a configuration includes the steps of depositing an oxide film (2) on top of a substrate (1) on which a semiconductor element is formed; Forming a contact hole in the oxide film 2 through a photolithography process to expose a specific region of the semiconductor device formed on the substrate 1; Forming a contact plug (3) by depositing polysilicon or the like in the contact hole and on the peripheral oxide film of the contact hole; Forming a diffusion barrier layer (4) on the contact plug (3); Forming a lower electrode (5) by depositing a thin film of Pt on the diffusion barrier (4); Depositing a dielectric film (6) over the lower electrode (5) and the diffusion barrier (4); The upper electrode 7 is formed by depositing a thin Pt film on the dielectric film 6.

이하, 상기와 같은 종래 캐패시터 제조방법을 좀 더 상세히 설명한다.Hereinafter, a conventional capacitor manufacturing method as described above will be described in more detail.

먼저, 반도체 기판(1)에 반도체 소자를 제조하고, 그 반도체 소자의 상부에 산화막(2)을 증착한다. 이때의 산화막(2)은 층간절연막 이라고도 하며, 이후에 형성될 캐패시터와 기판에 형성된 반도체 소자의 절연과 캐패시터가 형성될 영역을 정의 할 목적으로 증착된다.First, a semiconductor device is manufactured on the semiconductor substrate 1, and an oxide film 2 is deposited on the semiconductor device. At this time, the oxide film 2 is also referred to as an interlayer insulating film, and is deposited for the purpose of defining the capacitor to be formed later, the insulation of the semiconductor element formed on the substrate, and the region where the capacitor is to be formed.

그 다음, 상기 산화막(2)의 상부에 포토레지스트를 도포하고, 노광하여 패턴을 형성한 다음, 그 패턴이 형성된 포토레지스트를 식각의 하드마스크로 사용하는 선택적 식각공정으로 산화막(2)에 콘택홀을 형성하여 상기 기판(1)에 형성된 반도체 소자의 특정영역을 노출시킨다.Next, a photoresist is applied over the oxide film 2, exposed to form a pattern, and then contact holes are formed in the oxide film 2 by a selective etching process using the photoresist on which the pattern is formed as an etching hard mask. Is formed to expose a specific region of the semiconductor device formed on the substrate (1).

그 다음, 상기 콘택홀의 내부에 다결정실리콘 등의 도전체를 증착하여 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 제조한다. 이때 접촉플러그(3)는 그 상부에 형성될 구조와의 용이한 접촉을 위해 상기 콘택홀 주변부의 산화막(2) 상부 일부에도 증착한다. 즉, 상기 콘택홀이 형성된 산화막(2)의 상부전면에 다결정실리콘을 증착하고, 사진식각공정으로 상기 설명한 영역을 제외한 다결정실리콘을 모두 식각한다.Thereafter, a conductor such as polysilicon is deposited inside the contact hole to manufacture a contact plug 3 connected to a specific region of the exposed semiconductor device. In this case, the contact plug 3 is also deposited on a portion of the upper portion of the oxide film 2 around the contact hole for easy contact with the structure to be formed thereon. That is, polysilicon is deposited on the upper surface of the oxide film 2 in which the contact hole is formed, and all of the polysilicon except for the above-described region is etched by the photolithography process.

그 다음, 상기 접촉플러그(3)와 산화막(2)의 상부에 확산방지막(4)을 증착하고, 다시 사진식각공정을 통해 접촉플러그(3)의 상부에만 확산방지막(4)을 형성한다.Next, the diffusion barrier 4 is deposited on the contact plug 3 and the oxide layer 2, and the diffusion barrier 4 is formed only on the contact plug 3 through a photolithography process.

그 다음, 확산방지막(4)과 산화막(2)의 상부에 Pt를 증착하고, 사진식각공정을 통해 상기 확산방지막(4)의 상부에만 하부전극(5)을 형성한다.Then, Pt is deposited on the diffusion barrier 4 and the oxide layer 2, and the lower electrode 5 is formed only on the diffusion barrier 4 through a photolithography process.

그 다음, 상기 하부전극(5)의 상부와 산화막(2)의 상부에 TiO3, PbO3 등의 강유전체를 증착하고, 사진식각공정을 통해 상기 하부전극(5)의 상부와, 하부전극(5), 확산방지막(4), 접촉플러그(3)의 측면에 유전막(6)을 형성한다.Next, a ferroelectric such as TiO 3 and PbO 3 is deposited on the upper portion of the lower electrode 5 and the oxide layer 2, and the upper portion of the lower electrode 5, the lower electrode 5, The dielectric film 6 is formed on the side surfaces of the diffusion barrier 4 and the contact plug 3.

그 다음, 상기 유전막(6)의 상부와 산화막(2)의 상부에 Pt박막을 증착하고, 사진식각공정으로 상기 유전막(6)의 상부에 상부전극(7)을 형성하여 캐패시터 제조공정을 완료한다.Next, a Pt thin film is deposited on the dielectric film 6 and the oxide film 2, and the upper electrode 7 is formed on the dielectric film 6 by a photolithography process to complete the capacitor manufacturing process. .

그러나, 상기 하부전극(5)의 재료인 Pt는 유전막(6)에 포함된 산소의 확산을 방지하지 못하여 상기 확산방지막(4)의 상부에 원하지 않는 산화막이 형성되어 접촉저항을 증가시키게 된다.However, Pt, which is a material of the lower electrode 5, does not prevent diffusion of oxygen contained in the dielectric film 6, so that an unwanted oxide film is formed on the diffusion barrier 4 to increase the contact resistance.

이와 같은 문제점을 해결하기 위해 종래에는 도2a 및 도2b에 도시한 바와 같이 하부전극(5)을 Ru박막을 증착하여 형성하고, 그 Ru박막의 상부에 Pt박막을 증착하거나, 상기 Pt재질의 하부전극(5)의 상부에 Ru0X박막을 증착하였으나, 이는 누설전류를 증가시켜 캐패시터의 동작특성을 열화시키게 된다.In order to solve such a problem, conventionally, as shown in FIGS. 2A and 2B, a lower electrode 5 is formed by depositing a Ru thin film, and a Pt thin film is deposited on top of the Ru thin film, or a lower portion of the Pt material. Although the Ru0X thin film was deposited on the electrode 5, this increased the leakage current and degraded the operation characteristics of the capacitor.

상기한 바와 같이 종래 캐패시터 제조방법은 Pt박막을 하부전극으로 사용하고, 그 하부전극의 상부에 강유전체를 증착하여 상기 하부전극의 하부구조에 산화막이 형성되어 접촉저항이 증가하게 됨으로써, 캐패시터의 특성이 열화되는 문제점이 있었으며, 이와 같은 산소의 확산을 방지하기 위해 Ru을 증착하고, 그 Ru의 상부에 Pt를 증착하는 구조의 하부전극을 사용할 경우 누설전류가 증가하게 되는 문제점이 있었다.As described above, in the conventional capacitor manufacturing method, a Pt thin film is used as a lower electrode, and a ferroelectric is deposited on the lower electrode to form an oxide film on the lower structure of the lower electrode, thereby increasing contact resistance. There was a problem of deterioration, and in order to prevent the diffusion of oxygen, when a Ru electrode was deposited and a lower electrode having a structure of depositing Pt on the top of the Ru had a problem of increasing leakage current.

이와 같은 문제점을 감안한 본 발명은 누설전류를 방지하고, 유전막 증착시 산소의 확산을 방지하는 캐패시터 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a method of manufacturing a capacitor which prevents leakage current and prevents diffusion of oxygen during deposition of a dielectric film.

도1은 종래 캐패시터 일실시예의 단면도.1 is a cross-sectional view of one embodiment of a conventional capacitor.

도2a, 도2b는 종래 캐패시터의 다른 실시예의 단면도.2A and 2B are cross-sectional views of another embodiment of a conventional capacitor.

도3a 내지 도3f는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도.Figures 3a to 3f is a cross-sectional view showing the manufacturing process showing one embodiment of the capacitor manufacturing method of the present invention.

도4a 내지 도4g는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도.Figures 4a to 4g is a cross-sectional view of the manufacturing process showing an embodiment of the capacitor manufacturing method of the present invention.

도5a 내지 도5g는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도.Figures 5a to 5g is a cross-sectional view showing the manufacturing process showing one embodiment of the capacitor manufacturing method of the present invention.

도6a 내지 도6i는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도.Figures 6a to 6i is a cross-sectional view showing the manufacturing process showing one embodiment of the capacitor manufacturing method of the present invention.

도7a 내지 도7h는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도.7A to 7H are cross-sectional views of the manufacturing process showing one embodiment of the capacitor manufacturing method of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2,9:산화막1: substrate 2, 9: oxide film

3:접촉플러그 4:확산방지막3: Contact plug 4: Diffusion barrier

5:하부전극 6:유전막5: lower electrode 6: dielectric film

7:상부전극 8:산화방지막7: upper electrode 8: antioxidant film

상기와 같은 목적은 반도체 소자가 제조된 기판의 상부에 산화막을 증착하고, 그 산화막에 콘택홀을 형성하여 반도체 소자의 특정영역을 노출시키는 콘택홀 형성단계와; 상기 콘택홀에 다결정실리콘을 증착하는 접촉플러그 형성단계와; 상기 다결정실리콘의 상부에 확산방지막을 증착하는 확산방지막 증착단계와; 상기 확산방지막의 상부에 Pt박막을 증착하여 하부전극을 형성하는 하부전극 형성단계와; 상기 하부전극의 상부에 유전막과 상부전극을 순차적으로 형성하는 유전막 및 상부전극 형성단계를 포함하는 캐패시터 제조방법에 있어서, 상기 확산방지막 증착단계와 하부전극 형성단계의 사이에 확산방지막의 상부에 산화방지막을 형성하는 산화방지막 형성단계를 더 포함하여 상기 유전막 형성시 증착하는 산소가 포함된 유전체에서 산소가 하부전극을 통해 상기 확산방지막의 상부에 산화막을 형성하는 것을 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a contact hole forming step of depositing an oxide film on the substrate on which the semiconductor device is manufactured, and forming a contact hole in the oxide film to expose a specific region of the semiconductor device; Forming a contact plug for depositing polysilicon in the contact hole; A diffusion barrier film deposition step of depositing a diffusion barrier layer on the polysilicon; A lower electrode forming step of depositing a Pt thin film on the diffusion barrier to form a lower electrode; In the capacitor manufacturing method including a dielectric film and the upper electrode forming step of sequentially forming a dielectric film and the upper electrode on the lower electrode, the oxide film on top of the diffusion barrier between the diffusion barrier film deposition step and the lower electrode forming step It is achieved by preventing the formation of an oxide film on the upper portion of the diffusion barrier film through the lower electrode in the dielectric containing oxygen deposited during the formation of the dielectric film further comprising the step of forming an oxide film, the present invention as described above When described in detail with reference to the accompanying drawings as follows.

도3a 내지 도3f는 본 발명 캐패시터 제조방법의 일실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 제조된 기판(1)의 상부에 산화막(2)을 증착하고, 상기 산화막(2)의 일부에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도3a)와; 상기 산화막(2)에 형성한 콘택홀의 내부에 다결정실리콘을 증착하여 접촉플러그(3)를 형성하는 단계(도3b)와; 상기 산화막(2)과 접촉플러그(3)의 상부에 확산방지막(4), 산화방지막(8), 및 Pt재질의 하부전극(5)을 증착하는 단계(도3c)와; 상기 하부전극(5)의 상부에 포토레지스트(P/R)를 도포 및 노광하여 패턴을 형성한 후, 상기 확산방지막(4), 산화방지막(8), 하부전극(5)의 일부를 식각하여 상기 콘택홀의 상부와 주변부에 캐패시터 하부구조를 형성하는 단계(도3d)와; 상기 산화방지막(8)을 산화시켜 산화막(8)을 형성하는 단계(도3e)와; 상기 하부전극(5)의 상부에 유전막(6)과 상부전극을 형성하는 단계(도3f)로 구성된다.3A to 3F are cross-sectional views of a manufacturing process showing one embodiment of a capacitor manufacturing method of the present invention. As shown therein, an oxide film 2 is deposited on an upper portion of a substrate 1 on which a semiconductor device is manufactured. Forming a contact hole in part of (2) to expose a specific region of the semiconductor device (FIG. 3A); Depositing polycrystalline silicon in the contact hole formed in the oxide film (2) to form a contact plug (3); Depositing a diffusion barrier film (4), an oxidation barrier film (8), and a lower electrode (5) of Pt material on the oxide film (2) and the contact plug (3); After the photoresist P / R is coated and exposed on the lower electrode 5 to form a pattern, a portion of the diffusion barrier 4, the antioxidant layer 8, and the lower electrode 5 are etched. Forming a capacitor undercarriage at upper and peripheral portions of the contact hole (FIG. 3D); Oxidizing the antioxidant film (8) to form an oxide film (Fig. 3e); Forming a dielectric film 6 and an upper electrode on the lower electrode 5 (FIG. 3F).

이하, 상기와 같은 본 발명의 일실시예를 좀 더 상세히 설명한다.Hereinafter, an embodiment of the present invention as described above will be described in more detail.

먼저, 도3a에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하고, 사진식각공정을 통해 상기 산화막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 3A, an oxide film 2 is deposited on the substrate 1 on which the semiconductor device is formed, and a contact hole is formed in the oxide film 2 through a photolithography process to form a specific region of the semiconductor device. Expose

그 다음, 도3b에 도시한 바와 같이 상기 콘택홀의 내부에 스텝커버리지(STEP COVERAGE)가 우수한 도전체 물질인 다결정실리콘을 증착하여 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 형성한다.Next, as shown in FIG. 3B, polycrystalline silicon, which is a conductive material having excellent step coverage, is deposited inside the contact hole to form a contact plug 3 connected to a specific region of the exposed semiconductor device. do.

그 다음, 도3c 및 도3d에 도시한 바와 같이 상기 산화막(2)과 접촉플러그(3)의 상부에 확산방지막(4)과, 산화방지막(8) 및 Pt박막을 순차적으로 증착한 후, 사진식각공정을 통해 상기 접촉플러그(3)의 상부와 그 주변부의 확산방지막(4), 산화방지막(8) 및 Pt박막을 제외한 모든 확산방지막(4), 산화방지막(8) 및 Pt박막을 제거하여 캐패시터의 하부전극(5)과 그 하부의 산화방지막(8), 확산방지막(4)을 형성한다.Then, as shown in Figs. 3c and 3d, the diffusion barrier 4, the oxidation barrier 8 and the Pt thin film are sequentially deposited on the oxide film 2 and the contact plug 3, and then photographed. Through the etching process, all the diffusion barrier 4, the antioxidant layer 8, and the Pt thin layer except for the diffusion barrier 4, the antioxidant layer 8, and the Pt thin layer on the upper portion and the periphery of the contact plug 3 are removed. The lower electrode 5 of the capacitor, the antioxidant film 8 and the diffusion barrier film 4 under the capacitor are formed.

이때, 상기 확산방지막(4)은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성하며, 산화방지막(8)은 Ru, Ir, Sn, Os 등과 같이 산화물이 도전체인 금속 박막 또는 이들의 혼합물을 증착하여 형성한다.At this time, the diffusion barrier 4 is formed by depositing TiN / Ti, TiN, TaN, TiW, etc., the anti-oxidation layer 8 is a metal thin film or a mixture thereof, such as Ru, Ir, Sn, Os, etc. It is formed by depositing.

그 다음, 도3e에 도시한 바와 같이 상기 증착한 산화방지막(8)의 재료인 금속을 산화시켜 산화막(9)을 형성함으로써, 산화방지막(8)으로써의 역할을 하게 한다.Next, as shown in Fig. 3E, the oxide metal 9 is formed by oxidizing the metal, which is the material of the deposited antioxidant film 8, to serve as the antioxidant film 8.

그 다음, 도3f에 도시한 바와 같이 상기 하부전극(5)의 상부와 하부전극(5), 산화방지막(8), 확산방지막(4)의 측면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 Pt를 증착하여 상부전극(7)을 형성시켜 캐패시터 제조를 완료하게 된다. 이때 유전막은 PZT, BST, ST 등을 사용한다.Then, as shown in FIG. 3F, a dielectric film 6 is deposited on the upper side of the lower electrode 5, the side of the lower electrode 5, the antioxidant film 8, and the diffusion barrier film 4, and the dielectric film ( The upper electrode 7 is formed by depositing Pt on the top of 6) to complete the capacitor manufacturing. In this case, PZT, BST, ST, or the like is used as the dielectric film.

또한, 도4a 내지 도4g는 본 발명 캐패시터 제조방법의 다른 실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 제조된 기판(1)의 상부에 산화막(2)을 증착하고, 상기 산화막(2)의 일부에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도4a)와; 상기 산화막(2)에 형성한 콘택홀의 내부 하부측에 다결정실리콘을 증착하여 접촉플러그(3)를 형성하는 단계(도4b)와; 상기 콘택홀의 상부에 확산방지막(4)을 형성하는 단계(도4c)와; 상기 콘택홀 내부에 형성한 확산방지막(4)과 산화막(2)의 상부에 산화방지막(8) 및 Pt재질의 하부전극(5)을 증착하는 단계(도4d)와; 상기 하부전극(5)의 상부에 포토레지스트(P/R)를 도포 및 노광하여 패턴을 형성한 후, 상기 산화방지막(8), 하부전극(5)의 일부를 식각하여 상기 콘택홀의 상부와 주변부에 캐패시터 하부구조를 형성하는 단계(도4e)와; 상기 산화방지막(8)을 산화시켜 산화막(8)을 형성하는 단계(도4f)와; 상기 하부전극(5)의 상부에 유전막(6)과 상부전극(7)을 형성하는 단계(도4g)로 구성된다.4A to 4G are cross-sectional views of a manufacturing process showing another embodiment of the capacitor manufacturing method of the present invention. As shown therein, an oxide film 2 is deposited on the substrate 1 on which a semiconductor device is manufactured. Forming a contact hole in a portion of the oxide film 2 to expose a specific region of the semiconductor device (FIG. 4A); Depositing polysilicon on the inner lower side of the contact hole formed in the oxide film 2 to form a contact plug 3 (FIG. 4B); Forming a diffusion barrier 4 on the contact hole (FIG. 4C); Depositing an anti-oxidation film 8 and a lower electrode 5 of Pt material on the diffusion barrier 4 and the oxide film 2 formed in the contact hole (FIG. 4D); After the photoresist P / R is coated and exposed on the lower electrode 5 to form a pattern, the anti-oxidation film 8 and a portion of the lower electrode 5 are etched to form upper and peripheral portions of the contact hole. Forming a capacitor substructure on the substrate (FIG. 4E); Oxidizing the antioxidant film (8) to form an oxide film (FIG. 4F); The dielectric film 6 and the upper electrode 7 are formed on the lower electrode 5 (Fig. 4G).

이하, 상기와 같이 구성된 본 발명의 일실시예를 좀 더 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention configured as described above will be described in more detail.

먼저, 도4a에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하고, 사진식각공정을 통해 상기 산화막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 4A, an oxide film 2 is deposited on the substrate 1 on which the semiconductor device is formed, and a contact hole is formed in the oxide film 2 through a photolithography process to form a specific region of the semiconductor device. Expose

그 다음, 도4b에 도시한 바와 같이 상기 콘택홀이 형성된 산화막(2)의 상부전면에 스텝커버리지(STEP COVERAGE)가 우수한 도전체 물질인 다결정실리콘을 증착하고, 사진식각공정을 통해 상기 콘택홀의 내부에 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 형성한다. 이때, 상기 다결정실리콘을 과도식각(OVER ETCH)하여 상기 콘택홀 내부의 윗부분에 증착된 다결정실리콘을 식각한다. 이에 따라 접촉플러그(3)는 상기 콘택홀의 하부영역에만 형성된다.Next, as shown in FIG. 4B, polycrystalline silicon, which is a conductive material having excellent step coverage, is deposited on the upper surface of the oxide film 2 having the contact hole, and the inside of the contact hole through a photolithography process. A contact plug 3 is formed in the exposed semiconductor element in a specific region. In this case, the polycrystalline silicon is overetched to etch the polycrystalline silicon deposited on the upper portion of the contact hole. Accordingly, the contact plug 3 is formed only in the lower region of the contact hole.

그 다음, 도4c에 도시한 바와 같이 상기 콘택홀 내부의 상부영역에 확산방지막(4)을 증착한다. 이때 역시 확산방지막(4)은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성한다.Next, as shown in FIG. 4C, a diffusion barrier 4 is deposited in the upper region of the contact hole. At this time, the diffusion barrier 4 is also formed by depositing TiN / Ti, TiN, TaN, TiW and the like.

그 다음, 도4d 및 도4e에 도시한 바와 같이 상기 산화막(2)과 확산방지막(4)의 상부에 산화방지막(8) 및 Pt박막을 순차적으로 증착한 후, 사진식각공정을 통해 상기 확산방지막(4)의 상부와 그 주변부의 산화방지막(8) 및 Pt박막을 제외한 모든 산화방지막(8) 및 Pt박막을 제거하여 캐패시터의 하부전극(5)과 그 하부의 산화방지막(8)을 형성한다.Next, as illustrated in FIGS. 4D and 4E, an oxide film 8 and a Pt thin film are sequentially deposited on the oxide film 2 and the diffusion barrier film 4, and then the diffusion barrier film is formed through a photolithography process. All of the antioxidant film 8 and the Pt thin film except for the anti-oxidation film 8 and the Pt thin film at the upper portion and the periphery of (4) are removed to form the lower electrode 5 of the capacitor and the anti-oxidation film 8 thereunder. .

이때, 상기 산화방지막(8)은 Ru, Ir, Sn, Os 등과 같이 산화물이 도전체인 금속 박막 또는 이들의 혼합물을 증착하여 형성한다.At this time, the anti-oxidation film 8 is formed by depositing a metal thin film or a mixture of oxides such as Ru, Ir, Sn, Os, and the like.

그 다음, 도4f에 도시한 바와 같이 상기 증착한 산화방지막(8)의 재료인 금속을 산화시켜 산화막(9)을 형성함으로써, 산화방지막(8)으로써의 역할을 하게 한다.Then, as shown in Fig. 4F, the metal, which is the material of the deposited antioxidant film 8, is oxidized to form an oxide film 9, thereby acting as an antioxidant film 8.

그 다음, 도4g에 도시한 바와 같이 상기 하부전극(5)의 상부와 하부전극(5), 산화방지막(8)의 측면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 Pt를 증착하여 상부전극(7)을 형성시켜 캐패시터 제조를 완료하게 된다. 이때 유전막은 PZT, BST, ST 등을 사용한다.Next, as illustrated in FIG. 4G, a dielectric film 6 is deposited on the upper side of the lower electrode 5, the lower electrode 5, and the anti-oxidation film 8, and Pt is disposed on the dielectric film 6. By depositing the upper electrode (7) to complete the capacitor manufacturing. In this case, PZT, BST, ST, or the like is used as the dielectric film.

그리고, 도5a 내지 도5g는 본 발명 캐패시터 제조방법의 또 다른 실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 제조된 기판(1)의 상부에 산화막(2)을 증착하고, 상기 산화막(2)의 일부에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도5a)와; 상기 산화막(2)에 형성한 콘택홀 내부의 하부영역에 다결정실리콘을 증착하여 접촉플러그(3)를 형성하는 단계(도5b)와; 상기 콘택홀 내부의 상부영역에 확산방지막(4)과 산화방지막(8)을 형성하는 단계(도5c)와; 상기 콘택홀 내부에 형성한 산화방지막(5)과 산화막(2)의 상부에 Pt재질의 하부전극(5)을 증착하는 단계(도5d)와; 상기 하부전극(5)의 상부에 포토레지스트(P/R)를 도포 및 노광하여 패턴을 형성한 후, 상기 하부전극(5)의 일부를 식각하여 상기 콘택홀의 상부와 주변부에 캐패시터 하부구조를 형성하는 단계(도5e)와; 상기 산화방지막(8)을 산화시켜 산화막(8)을 형성하는 단계(도5f)와; 상기 하부전극(5)의 상부에 유전막(6)과 상부전극(7)을 형성하는 단계(도5g)로 구성된다.5A to 5G are cross-sectional views of a manufacturing process showing another embodiment of the capacitor manufacturing method of the present invention. As shown therein, the oxide film 2 is deposited on the substrate 1 on which the semiconductor device is manufactured. Forming a contact hole in a portion of the oxide film 2 to expose a specific region of the semiconductor device (FIG. 5A); Forming a contact plug (3) by depositing polysilicon in the lower region inside the contact hole formed in the oxide film (FIG. 5B); Forming a diffusion barrier 4 and an oxide barrier 8 in the upper region of the contact hole (FIG. 5C); Depositing a Pt material lower electrode 5 on the anti-oxidation film 5 and the oxide film 2 formed in the contact hole (FIG. 5D); After the photoresist P / R is coated and exposed on the lower electrode 5 to form a pattern, a portion of the lower electrode 5 is etched to form a capacitor lower structure in the upper and peripheral portions of the contact hole. (FIG. 5E); Oxidizing the antioxidant film (8) to form an oxide film (FIG. 5F); Forming a dielectric film 6 and an upper electrode 7 on the lower electrode 5 (Fig. 5g).

이하, 상기와 같이 구성된 본 발명의 일실시예를 좀 더 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention configured as described above will be described in more detail.

먼저, 도5a에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하고, 사진식각공정을 통해 상기 산화막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 5A, an oxide film 2 is deposited on the substrate 1 on which the semiconductor device is formed, and a contact hole is formed in the oxide film 2 through a photolithography process to form a specific region of the semiconductor device. Expose

그 다음, 도5b에 도시한 바와 같이 상기 콘택홀이 형성된 산화막(2)의 상부전면에 스텝커버리지(STEP COVERAGE)가 우수한 도전체 물질인 다결정실리콘을 증착하고, 사진식각공정을 통해 상기 콘택홀의 내부에 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 형성한다. 이때, 상기 다결정실리콘을 과도식각(OVER ETCH)하여 상기 콘택홀 내부의 윗부분에 증착된 다결정실리콘을 식각한다. 이에 따라 접촉플러그(3)는 상기 콘택홀의 하부영역에만 형성된다.Next, as shown in FIG. 5B, polycrystalline silicon, which is a conductive material having excellent step coverage, is deposited on the upper surface of the oxide film 2 having the contact hole, and the inside of the contact hole through a photolithography process. A contact plug 3 is formed in the exposed semiconductor element in a specific region. In this case, the polycrystalline silicon is overetched to etch the polycrystalline silicon deposited on the upper portion of the contact hole. Accordingly, the contact plug 3 is formed only in the lower region of the contact hole.

그 다음, 도5c에 도시한 바와 같이 상기 콘택홀 내부의 상부영역에 확산방지막(4)과 산화방지막(8)을 증착한다. 이때 역시 확산방지막(4)은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성하며, 산화방지막(8)은 Ru, Ir, Sn, Os 등과 같이 산화물이 도전체인 금속 박막 또는 이들의 혼합물을 증착하여 형성한다.Next, as shown in FIG. 5C, a diffusion barrier 4 and an oxide barrier 8 are deposited in the upper region inside the contact hole. In this case, the diffusion barrier 4 is formed by depositing TiN / Ti, TiN, TaN, TiW, and the like, and the antioxidant layer 8 is formed of a metal thin film or a mixture of oxides such as Ru, Ir, Sn, Os, or the like. By vapor deposition.

그 다음, 도5d 및 도5e에 도시한 바와 같이 상기 산화막(2)과 산화방지막(8)의 상부에 Pt박막을 증착한 후, 사진식각공정을 통해 상기 산화방지막(8)의 상부와 그 주변부의 Pt박막을 제외한 모든 Pt박막을 제거하여 캐패시터의 하부전극(5)을 형성한다.Next, as shown in FIGS. 5D and 5E, a Pt thin film is deposited on the oxide film 2 and the antioxidant film 8, and then the upper portion and the peripheral portion of the antioxidant film 8 through a photolithography process. All the Pt thin films except for the Pt thin film are removed to form the lower electrode 5 of the capacitor.

그 다음, 도5f에 도시한 바와 같이 상기 증착한 산화방지막(8)의 재료인 금속을 산화시켜 산화막(9)을 형성함으로써, 산화방지막으로써의 역할을 하게 한다.Then, as shown in Fig. 5F, the metal, which is the material of the deposited antioxidant film 8, is oxidized to form an oxide film 9, thereby serving as an antioxidant film.

그 다음, 도5g에 도시한 바와 같이 상기 하부전극(5)의 상부와 하부전극(5), 산화방지막(8)의 측면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 Pt를 증착하여 상부전극(7)을 형성시켜 캐패시터 제조를 완료하게 된다. 이때 유전막은 PZT, BST, ST 등을 사용한다.Next, as shown in FIG. 5G, a dielectric film 6 is deposited on the upper side of the lower electrode 5, the lower electrode 5, and the anti-oxidation film 8, and Pt is disposed on the dielectric film 6. By depositing the upper electrode (7) to complete the capacitor manufacturing. In this case, PZT, BST, ST, or the like is used as the dielectric film.

그리고, 도6a 및 도6i는 본 발명 캐패시터 제조방법의 다른 실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 제조된 기판(1)의 상부에 산화막(2)을 증착하고, 상기 산화막(2)의 일부에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도6a)와; 상기 산화막(2)에 형성한 콘택홀의 내부 하부측에 다결정실리콘을 증착하여 접촉플러그(3)를 형성하는 단계(도6b)와; 상기 콘택홀 내부의 상부영역에 확산방지막(4)을 형성하는 단계(도6c)와; 상기 콘택홀 내부에 형성한 확산방지막(4)과 산화막(2)의 상부전면에 산화방지막(8)을 증착하는 단계(도6d)와; 포토레지스트(P/R1)를 사용하는 사진식각공정을 통해 상기 콘택홀 상부와 그 주변부 산화막(2)의 상부에 증착한 산화방지막(8)을 제외한 산화방지막(8)을 모두 식각하는 단계(도6e)와; 상기 산화방지막(8)과 산화막(2)의 상부전면에 하부전극(5)의 재료인 Pt박막을 증착하는 단계(도6f)와; 상기 산화방지막(8)을 산화시켜 산화막(9)을 형성하는 단계(도6g)와; 상기 Pt박막의 상부에 포토레지스트(P/R2)를 도포하고, 노광하여 패턴을 형성한 후, 상기 Pt박막을 식각하여 상기 산화막(9)의 전면을 덮는 하부전극(5)을 형성하는 단계(도6h)와; 상기 포토레지스트(P/R2)를 제거한 후, 상기 하부전극(5)의 전면에 유전막(6)과 상부전극(7)을 형성하는 단계(도6i)로 이루어진다.6A and 6I are cross-sectional views of a manufacturing process showing another embodiment of the capacitor manufacturing method of the present invention. As shown therein, an oxide film 2 is deposited on the substrate 1 on which a semiconductor device is manufactured. Forming a contact hole in a portion of the oxide film 2 to expose a specific region of the semiconductor device (FIG. 6A); Depositing polycrystalline silicon on the inner lower side of the contact hole formed in the oxide film 2 to form a contact plug 3 (Fig. 6B); Forming a diffusion barrier film 4 in the upper region of the contact hole (Fig. 6C); Depositing an antioxidant film (8) on the upper surface of the diffusion barrier film (4) and the oxide film (2) formed in the contact hole (Fig. 6D); Etching all of the antioxidant film 8 except for the antioxidant film 8 deposited on the contact hole and the upper portion of the peripheral oxide film 2 through a photolithography process using a photoresist (P / R1) (Fig. 6e); Depositing a Pt thin film, which is a material of the lower electrode 5, on the upper surfaces of the antioxidant film 8 and the oxide film 2 (FIG. 6F); Oxidizing the antioxidant film (8) to form an oxide film (Fig. 6G); After the photoresist (P / R2) is applied on the Pt thin film, exposed to form a pattern, the Pt thin film is etched to form a lower electrode (5) covering the entire surface of the oxide film ( 6h); After removing the photoresist P / R2, the dielectric film 6 and the upper electrode 7 are formed on the entire surface of the lower electrode 5 (FIG. 6I).

이하, 상기와 같이 구성된 본 발명의 일실시예를 좀 더 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention configured as described above will be described in more detail.

먼저, 도6a에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하고, 사진식각공정을 통해 상기 산화막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 6A, an oxide film 2 is deposited on the substrate 1 on which the semiconductor device is formed, and a contact hole is formed in the oxide film 2 through a photolithography process to form a specific region of the semiconductor device. Expose

그 다음, 도6b에 도시한 바와 같이 상기 콘택홀이 형성된 산화막(2)의 상부전면에 스텝커버리지(STEP COVERAGE)가 우수한 도전체 물질인 다결정실리콘을 증착하고, 사진식각공정을 통해 상기 콘택홀의 내부에 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 형성한다. 이때, 상기 다결정실리콘을 과도식각(OVER ETCH)하여 상기 콘택홀 내부의 윗부분에 증착된 다결정실리콘을 식각한다. 이에 따라 접촉플러그(3)는 상기 콘택홀의 하부영역에만 형성된다.Next, as shown in FIG. 6B, polycrystalline silicon, which is a conductive material having excellent step coverage, is deposited on the upper surface of the oxide film 2 having the contact hole, and the inside of the contact hole through a photolithography process. A contact plug 3 is formed in the exposed semiconductor element in a specific region. In this case, the polycrystalline silicon is overetched to etch the polycrystalline silicon deposited on the upper portion of the contact hole. Accordingly, the contact plug 3 is formed only in the lower region of the contact hole.

그 다음, 도6c에 도시한 바와 같이 상기 콘택홀 내부의 상부영역에 확산방지막(4)을 증착한다. 이때 역시 확산방지막(4)은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성한다.Next, as shown in FIG. 6C, a diffusion barrier 4 is deposited in the upper region of the contact hole. At this time, the diffusion barrier 4 is also formed by depositing TiN / Ti, TiN, TaN, TiW and the like.

그 다음, 도6d 및 도6e에 도시한 바와 같이 상기 산화막(2)과 확산방지막(4)의 상부에 산화방지막(8)을 증착한 후, 사진식각공정을 통해 상기 확산방지막(4)의 상부와 그 주변부의 산화방지막(8) 및 Pt박막을 제외한 모든 산화방지막(8)을 식각하여 산화방지막(8) 패턴을 형성한다.6D and 6E, an oxide film 8 is deposited on the oxide film 2 and the diffusion barrier film 4, and then an upper portion of the diffusion barrier film 4 is formed through a photolithography process. And all the antioxidant films 8 except the antioxidant film 8 and the Pt thin film at the periphery thereof are etched to form the antioxidant film 8 pattern.

이때, 상기 산화방지막(8)은 Ru, Ir, Sn, Os 등과 같이 산화물이 도전체인 금속 박막 또는 이들의 혼합물을 증착하여 형성한다.At this time, the anti-oxidation film 8 is formed by depositing a metal thin film or a mixture of oxides such as Ru, Ir, Sn, Os, and the like.

그 다음, 도6f에 도시한 바와 같이 상기 산화방지막(8)과 산화막(2)의 상부전면에 Pt박막을 증착한다.Then, as shown in FIG. 6F, a Pt thin film is deposited on the upper surfaces of the antioxidant film 8 and the oxide film 2.

그 다음, 도6g에 도시한 바와 같이 상기 산화방지막(8)의 재료인 금속을 산화시켜 산화막(9)을 형성함으로써, 확산방지막(4)등이 산화되는 것을 방지하는 역할을 하게 한다.Then, as shown in Fig. 6G, by oxidizing the metal, which is the material of the antioxidant film 8, to form the oxide film 9, it serves to prevent the diffusion prevention film 4 and the like from being oxidized.

그 다음, 도6h에 도시한 바와 같이 상기 Pt박막의 상부에 포토레지스트(P/R2)를 도포하고, 노광하여 패턴을 형성한 다음 상기 Pt박막을 식각하여 상기 산화방지막(8)의 산화로 형성된 산화막(9)의 전면을 덮는 하부전극(5)을 형성한다.Then, as shown in FIG. 6H, photoresist (P / R2) is applied on the Pt thin film, exposed to form a pattern, and the Pt thin film is etched to form the oxide film 8 by oxidation. The lower electrode 5 covering the entire surface of the oxide film 9 is formed.

그 다음, 도6i에 도시한 바와 같이 상기 하부전극(5)의 상부와 측면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 Pt를 증착하여 상부전극(7)을 형성시켜 캐패시터 제조를 완료하게 된다. 이때 유전막은 PZT, BST, ST 등을 사용한다.Next, as shown in FIG. 6I, a dielectric film 6 is deposited on the upper and side surfaces of the lower electrode 5, and Pt is deposited on the dielectric film 6 to form an upper electrode 7. The manufacturing is completed. In this case, PZT, BST, ST, or the like is used as the dielectric film.

그 다음, 도7a 내지 도7h는 본 발명 캐패시터 제조방법의 다른 실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 제조된 기판(1)의 상부에 산화막(2)을 증착하고, 상기 산화막(2)의 일부에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키는 단계(도7a)와; 상기 산화막(2)에 형성한 콘택홀의 내부에 다결정실리콘을 증착하여 접촉플러그(3)를 형성하는 단계(도7b)와; 상기 산화막(2)과 접촉플러그(3)의 상부에 확산방지막(4), 산화방지막(8)을 증착하는 단계(도7c)와; 상기 콘택홀의 상부와 그 주변의 산화막(2) 상부에 증착된 확산방지막(4)과 산화방지막(8)을 제외한 모든 산화방지막(8)과 확산방지막(4)을 제거하는 단계(도7d)와; 상기 산화방지막(8)과 산화막(2)의 상부전면에 하부전극(5)의 재료인 Pt박막을 증착하는 단계(도7e)와; 상기 Pt박막의 상부에 포토레지스트(P/R)를 도포 및 노광하여 패턴을 형성한 후, 상기 Pt박막을 식각하여 상기 형성된 확산방지막(4)과 산화방지막(8) 적층구조를 덮는 하부전극(5)을 형성하는 단계(도7f)와; 상기 산화방지막(8)을 산화시켜 산화막(8)을 형성하는 단계(도7g)와; 상기 하부전극(5)의 상부에 유전막(6)과 상부전극을 형성하는 단계(도7h)로 구성된다.Next, FIGS. 7A to 7H are cross-sectional views of a manufacturing process showing another embodiment of the capacitor manufacturing method of the present invention. As shown therein, the oxide film 2 is deposited on the substrate 1 on which the semiconductor device is manufactured. Forming a contact hole in a portion of the oxide film 2 to expose a specific region of the semiconductor device (FIG. 7A); Depositing polycrystalline silicon in the contact hole formed in the oxide film 2 to form a contact plug 3 (Fig. 7B); Depositing a diffusion barrier 4 and an oxide barrier 8 on the oxide film 2 and the contact plug 3 (Fig. 7C); Removing all of the antioxidant film 8 and the diffusion barrier film 4 except for the diffusion barrier film 4 and the oxide film 8 deposited on the contact hole and the oxide film 2 around the contact hole (FIG. 7D); ; Depositing a Pt thin film, which is a material of the lower electrode 5, on the upper surfaces of the antioxidant film 8 and the oxide film 2 (FIG. 7E); After forming a pattern by applying and exposing a photoresist (P / R) on top of the Pt thin film, the Pt thin film is etched to cover the lower electrode (4) and the anti-oxidation layer (8) laminated structure covering the stacked structure ( 5) forming (FIG. 7F); Oxidizing the antioxidant film (8) to form an oxide film (Fig. 7G); Forming a dielectric film 6 and an upper electrode on the lower electrode 5 (FIG. 7H).

이하, 상기와 같은 본 발명의 일실시예를 좀 더 상세히 설명한다.Hereinafter, an embodiment of the present invention as described above will be described in more detail.

먼저, 도7a에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 산화막(2)을 증착하고, 사진식각공정을 통해 상기 산화막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 7A, an oxide film 2 is deposited on the substrate 1 on which the semiconductor device is formed, and a contact hole is formed in the oxide film 2 through a photolithography process to form a specific region of the semiconductor device. Expose

그 다음, 도7b에 도시한 바와 같이 상기 콘택홀의 내부에 스텝커버리지(STEP COVERAGE)가 우수한 도전체 물질인 다결정실리콘을 증착하여 상기 노출된 반도체 소자의 특정영역에 접속되는 접촉플러그(3)를 형성한다.Next, as shown in FIG. 7B, polycrystalline silicon, which is a conductive material having excellent step coverage, is deposited inside the contact hole to form a contact plug 3 connected to a specific region of the exposed semiconductor device. do.

그 다음, 도7c 및 도7d에 도시한 바와 같이 상기 산화막(2)과 접촉플러그(3)의 상부에 확산방지막(4)과 산화방지막(8)을 순차적으로 증착한 후, 사진식각공정을 통해 상기 접촉플러그(3)의 상부와 그 주변부의 산화막(2) 상부에 증착한 확산방지막(4)과 산화방지막(8)을 제외한 모든 확산방지막(4)과 산화방지막(8)을 제거하여 산화방지막(8)과 확산방지막(4)의 패턴을 형성한다.Next, as shown in FIGS. 7C and 7D, the diffusion barrier 4 and the antioxidant layer 8 are sequentially deposited on the oxide layer 2 and the contact plug 3, and then, through a photolithography process. The oxide film is removed by removing all the diffusion film 4 and the antioxidant film 8 except the diffusion film 4 and the oxide film 8 deposited on the contact plug 3 and the oxide film 2 on the periphery thereof. (8) and the diffusion barrier 4 are formed.

이때, 상기 확산방지막(4)은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성하며, 산화방지막(8)은 Ru, Ir, Sn, Os 등과 같이 산화물이 도전체인 금속 박막 또는 이들의 혼합물을 증착하여 형성한다.At this time, the diffusion barrier 4 is formed by depositing TiN / Ti, TiN, TaN, TiW, etc., the anti-oxidation layer 8 is a metal thin film or a mixture thereof, such as Ru, Ir, Sn, Os, etc. It is formed by depositing.

그 다음, 도7e 및 도7f에 도시한 바와 같이 상기 패턴이 형성된 확산방지막(4)과 산화방지막(8) 및 산화막(2)의 전면에 Pt박막을 증착하고, 포토레지스트(P/R)를 사용한 사진식각공정으로 산화방지막(8)과 확산방지막(4)의 전면을 덮는 하부전극(5)을 형성한다.Then, as shown in Figs. 7E and 7F, a Pt thin film is deposited on the entire surface of the diffusion barrier film 4, the antioxidant film 8, and the oxide film 2 on which the pattern is formed, and the photoresist (P / R) is deposited. The lower electrode 5 covering the entire surface of the antioxidant film 8 and the diffusion barrier film 4 is formed by the photolithography process used.

그 다음, 도7g에 도시한 바와 같이 상기 증착한 산화방지막(8)의 재료인 금속을 산화시켜 산화막(9)을 형성함으로써, 이후의 공정에서 증착되는 유전막에 포함된 산소가 확산방지막(4)에 확산되는 것을 방지한다.Then, as shown in FIG. 7G, the oxide film 9 is formed by oxidizing the metal, which is the material of the deposited antioxidant film 8, so that oxygen contained in the dielectric film deposited in a subsequent process is prevented from diffusion film 4 To prevent it from spreading.

그 다음, 도7h에 도시한 바와 같이 상기 하부전극(5)의 상부와 하부전극(5)의 전면에 유전막(6)을 증착하고, 그 유전막(6)의 상부에 Pt를 증착하여 상부전극(7)을 형성시켜 캐패시터 제조를 완료하게 된다. 이때 유전막은 PZT, BST, ST 등을 사용한다.Then, as shown in FIG. 7H, a dielectric film 6 is deposited on the upper portion of the lower electrode 5 and the entire surface of the lower electrode 5, and Pt is deposited on the dielectric film 6 to form an upper electrode ( 7) is formed to complete the capacitor manufacturing. In this case, PZT, BST, ST, or the like is used as the dielectric film.

상기와 같이 각각의 실시예를 통해 제조되는 캐패시터는 산화물이 도전체인 금속을 하부전극(5)의 하부에 증착하고 하부전극(5) 형성 후, 그 금속을 산화시켜 산화막을 제조하여 하부전극(5)의 상부에 유전막(6)형성을 목적으로 산소를 포함하는 유전체의 증착시 그 하부전극(5)의 하부구조로 산소가 확산되는 것을 방지하며, 하부전극으로 Pt박막을 사용하여 누설전류를 방지하게 된다.As described above, the capacitor manufactured through each embodiment deposits a metal, the oxide of which is a conductor, under the lower electrode 5, forms the lower electrode 5, and then oxidizes the metal to produce an oxide film, thereby forming the lower electrode 5. To prevent the diffusion of oxygen into the lower structure of the lower electrode 5 when depositing a dielectric containing oxygen for the purpose of forming the dielectric film 6 on the upper side of), and prevents leakage current by using a Pt thin film as the lower electrode Done.

상기한 바와 같이 본 발명 캐패시터 제조방법은 산화물이 도전체인 금속을 Pt박막 하부전극의 하부에 증착하고 하부전극 형성 후, 그 산화물이 도전체인 금속을 산화시켜 산화막을 제조하여 하부전극의 상부에 유전막형성을 목적으로 산소를 포함하는 유전체의 증착시 그 하부전극의 하부구조로 산소가 확산되는 것을 방지하며, 하부전극으로 Pt박막을 사용하여 누설전류를 방지함으로써, 캐패시터의 동작특성을 향상시키는 효과가 있다.As described above, in the method of manufacturing a capacitor of the present invention, after depositing a metal having an oxide as a conductor under the Pt thin film lower electrode and forming a bottom electrode, an oxide film is prepared by oxidizing the metal as the oxide, thereby forming a dielectric film on the top of the lower electrode. For the purpose of preventing the diffusion of oxygen into the lower structure of the lower electrode during the deposition of a dielectric containing oxygen for the purpose, by using a Pt thin film as the lower electrode to prevent leakage current, there is an effect of improving the operating characteristics of the capacitor. .

Claims (10)

반도체 소자가 제조된 기판의 상부에 산화막을 증착하고, 그 산화막에 콘택홀을 형성하여 반도체 소자의 특정영역을 노출시키는 콘택홀 형성단계와; 상기 콘택홀에 다결정실리콘을 증착하는 접촉플러그 형성단계와; 상기 다결정실리콘의 상부에 확산방지막을 증착하는 확산방지막 증착단계와; 상기 확산방지막의 상부에 Pt박막을 증착하여 하부전극을 형성하는 하부전극 형성단계와; 상기 하부전극의 상부에 유전막과 상부전극을 순차적으로 형성하는 유전막 및 상부전극 형성단계를 포함하는 캐패시터 제조방법에 있어서, 상기 확산방지막 증착단계와 하부전극 형성단계의 사이에 확산방지막의 상부에 산화방지막을 형성하는 산화방지막 형성단계와; 그 산화방지막을 산화시켜 산화막을 형성하는 산화막 형성단계를 더 포함하여 된 것을 특징으로 하는 캐패시터 제조방법.Depositing an oxide film on the substrate on which the semiconductor device is manufactured, and forming a contact hole in the oxide film to expose a specific region of the semiconductor device; Forming a contact plug for depositing polysilicon in the contact hole; A diffusion barrier film deposition step of depositing a diffusion barrier layer on the polysilicon; A lower electrode forming step of depositing a Pt thin film on the diffusion barrier to form a lower electrode; In the capacitor manufacturing method including a dielectric film and the upper electrode forming step of sequentially forming a dielectric film and the upper electrode on the lower electrode, the oxide film on top of the diffusion barrier between the diffusion barrier film deposition step and the lower electrode forming step Forming an anti-oxidation film; And an oxide film forming step of oxidizing the antioxidant film to form an oxide film. 제 1항에 있어서, 상기 산화방지막은 산화물이 도전체인 금속인 것을 특징으로 하는 캐패시터 제조방법.The method of manufacturing a capacitor according to claim 1, wherein the antioxidant film is a metal whose oxide is a conductor. 제 1항에 있어서, 상기 유전막은 PZT, BST, ST 등을 증착하여 형성된 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the dielectric layer is formed by depositing PZT, BST, ST, or the like. 제 1항에 있어서, 상기 확산방지막은 그 상부면이 콘택홀이 형성된 산화막의 상부면과 동일 수준으로 형성하여 된 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the diffusion barrier is formed at the same level as the top surface of the oxide film on which the contact hole is formed. 제 1항에 있어서, 상기 확산방지막은 TiN/Ti, TiN, TaN, TiW 등을 증착하여 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the diffusion barrier is formed by depositing TiN / Ti, TiN, TaN, TiW, or the like. 제 1항 또는 제 2항에 있어서, 상기 산화방지막은 Ru, Ir, Sn, Os 또는 이들의 혼합물을 증착하여 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the anti-oxidation film is formed by depositing Ru, Ir, Sn, Os, or a mixture thereof. 제 1항에 있어서, 상기 하부전극은 산화방지막의 상부에만 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the lower electrode is formed only on the upper portion of the antioxidant film. 제 1항에 있어서, 상기 하부전극은 산화방지막의 상부 및 측면을 모두 덮도록 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the lower electrode is formed to cover both the top and side surfaces of the antioxidant film. 제 1항에 있어서, 상기 하부전극은 기판의 상부에 증착한 산화막의 상부에 노출된 확산방지막과 산화방지막의 적층구조 상부에만 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the lower electrode is formed only on an upper portion of a stacked structure of an oxide barrier and a diffusion barrier exposed on an oxide layer deposited on the substrate. 제 1항에 있어서, 상기 하부전극은 기판의 상부에 증착한 산화막의 상부에 노출된 확산방지막과 산화방지막 적층구조의 상부 및 측면을 모두 덮도록 형성하는 것을 특징으로 하는 캐패시터 제조방법.The method of claim 1, wherein the lower electrode is formed to cover both the top and side surfaces of the diffusion barrier and the oxide layer stacked structure exposed on the oxide layer deposited on the substrate.
KR1019970049392A 1997-09-27 1997-09-27 Manufacturing method for capacitor KR100273228B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049392A KR100273228B1 (en) 1997-09-27 1997-09-27 Manufacturing method for capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049392A KR100273228B1 (en) 1997-09-27 1997-09-27 Manufacturing method for capacitor

Publications (2)

Publication Number Publication Date
KR19990027044A KR19990027044A (en) 1999-04-15
KR100273228B1 true KR100273228B1 (en) 2001-01-15

Family

ID=40749313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049392A KR100273228B1 (en) 1997-09-27 1997-09-27 Manufacturing method for capacitor

Country Status (1)

Country Link
KR (1) KR100273228B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440072B1 (en) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144263A (en) 1999-11-11 2001-05-25 Tokyo Ohka Kogyo Co Ltd Dielectric element and manufacturing method of dielectric method
KR100680463B1 (en) * 2000-06-27 2007-02-08 주식회사 하이닉스반도체 Method of forming a capacitor in a semiconductor device
KR100721184B1 (en) * 2001-02-06 2007-05-23 주식회사 하이닉스반도체 fabrication method of semiconductor capacitor
KR100403957B1 (en) * 2001-05-03 2003-11-03 주식회사 하이닉스반도체 Method for fabricating ferroelectric memory device
KR100422594B1 (en) 2001-09-12 2004-03-16 주식회사 하이닉스반도체 Capacitor in semiconductor device and method for fabricating the same
KR102349283B1 (en) * 2014-12-19 2022-01-11 삼성디스플레이 주식회사 Thin film transistor array substrate and organic light-emitting display including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008614A (en) * 1995-07-28 1997-02-24 니시무로 타이조 Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008614A (en) * 1995-07-28 1997-02-24 니시무로 타이조 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440072B1 (en) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Also Published As

Publication number Publication date
KR19990027044A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
US5621606A (en) Capacitor utilizing high dielectric constant material
JP4937489B2 (en) Semiconductor device having passive element and method of manufacturing the same
US6344964B1 (en) Capacitor having sidewall spacer protecting the dielectric layer
KR100287187B1 (en) capacitor of semiconductor device and manufacturing method thereof
KR100604708B1 (en) Method for producing semiconductor components
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
JP2004014714A (en) Method for manufacturing capacitor
US6498094B2 (en) Method for providing a contact hole formed in an insulating film
KR100224729B1 (en) Ferroelectric capacitor for semiconductor device and fabricating method thereof
KR100273228B1 (en) Manufacturing method for capacitor
US6090704A (en) Method for fabricating a high dielectric capacitor
JP2000269454A (en) Capacitor structure of semiconductor device and its manufacture
KR100474989B1 (en) Manufacturing method of capacitor with barrier layer for semiconductor device
KR100323723B1 (en) method for manufacturing capacitor of semiconductor device
KR100445059B1 (en) Method of fabricating capacitor of semiconductor device for improving physical property of capacitor bottom electrode
KR100532383B1 (en) Manufacturing method of capacitor using high dielectric layer for semiconductor device
KR20000007540A (en) Capacitor and fabrication method thereof
KR19990086156A (en) Manufacturing method of semiconductor device
KR100694991B1 (en) Method of forming a capacitor in a semiconductor device
KR20000026348A (en) Method for forming capacitor of semiconductor memory device using etch blocking layer
KR20010038942A (en) Capacitor forming method
KR20020006364A (en) Method for fabricating capacitor having high dielectric constant using double etch mask layer in semiconductor device
KR100460992B1 (en) Method of manufacturing a monitoring pattern in semiconductor device
KR100268941B1 (en) method for fabricating capacitor of semiconductor device
KR100881738B1 (en) Method for fabrication of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee