KR20000007540A - Capacitor and fabrication method thereof - Google Patents
Capacitor and fabrication method thereof Download PDFInfo
- Publication number
- KR20000007540A KR20000007540A KR1019980026918A KR19980026918A KR20000007540A KR 20000007540 A KR20000007540 A KR 20000007540A KR 1019980026918 A KR1019980026918 A KR 1019980026918A KR 19980026918 A KR19980026918 A KR 19980026918A KR 20000007540 A KR20000007540 A KR 20000007540A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage electrode
- insulating film
- layer
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000003860 storage Methods 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052712 strontium Inorganic materials 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical group [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 커패시터 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly to a capacitor and a method of manufacturing the same.
최근 DRAM 제품을 구현하기 위한 최소 선폭이 쿼트 마이크로미터(0.25㎛) 이하로 급격히 축소되고 있다. 동일한 평면에 스택형 셀 커패시터 스토리지 전극(stacked-type cell capacitor storage electrode)을 형성하는 경우, 상기 스토리지 전극의 레이아웃(layout)은 디램 셀 면적보다 클 수 없기 때문에 스토리지 전극의 유효면적은 레이아웃 면적보다는 스토리지 전극의 측면적에 크게 의존하게 된다.Recently, the minimum line width for implementing DRAM products has been rapidly reduced to less than quart micrometer (0.25㎛). When forming a stacked-type cell capacitor storage electrode on the same plane, the effective area of the storage electrode is less than the layout area because the layout of the storage electrode cannot be larger than the DRAM cell area. It is highly dependent on the side area of the electrode.
그러나, 스토리지 전극의 두께 증대는 디램 셀과 페리퍼리(periphery) 사이에 표면 단차를 크게 하여 후속 공정의 금속 배선(metal interconnection)을 어렵게 하기 때문에 스택형 디램 셀에서 스토리지 전극의 두께 증가에는 한계가 있다. 따라서, 고집적화에 따른 셀 면적 축소 다시 말하면, 표면 단차를 줄이기 위해 셀 커패시터 스토리지 전극의 유효 면적 감소는 피할 수 없는 상황이다.However, increasing the thickness of the storage electrode has a limitation in increasing the thickness of the storage electrode in the stacked DRAM cell because the increase in the surface step between the DRAM cell and the peripheral makes the metal interconnection of the subsequent process difficult. . Therefore, reducing the cell area due to high integration, that is, reducing the effective area of the cell capacitor storage electrode is inevitable.
한편, 최근의 DRAM은 저전압화되고 있으며 전압차에 의한 테이터 센싱(data sensing) 방법은 계속 유지되고 있기 때문에 디램 셀의 커패시터 용량은 25-30fF을 필요로 한다. 그러므로, DRAM의 고집적화를 위해 셀 커패시터 유전체의 유전 상수를 증대시키는데 집중되고 있다.On the other hand, the recent DRAM has been low voltage, and the data sensing method (data sensing) by the voltage difference is still maintained, so the capacitor capacity of the DRAM cell requires 25-30fF. Therefore, the focus has been on increasing the dielectric constant of cell capacitor dielectrics for high integration of DRAM.
종래의 셀 커패시터에서는 실리콘나이트라이드(Si3N4), 탄탈륨옥사이드(Ta2O5) 등의 커패시터 유전체막을 스토리지 전극 상에 적층시켜 사용하였으나, 소자의 고집적화에 따라 셀 커패시터의 유전체막은 스트론튬타이타네트(SrTiO3) 또는 바륨스트론튬타이타네트((Ba,Sr)TiO3) 등의 벌크(bulk) 유전율이 10000 이상인 물질의 활용이 대두되고 있다.In the conventional cell capacitor, a capacitor dielectric film such as silicon nitride (Si 3 N 4 ) and tantalum oxide (Ta 2 O 5 ) is laminated on the storage electrode. However, due to the high integration of the device, the dielectric film of the cell capacitor is strontium titer. The use of materials having a bulk dielectric constant of 10,000 or more such as net (SrTiO 3 ) or barium strontium titanate ((Ba, Sr) TiO 3 ) has emerged.
스토리지 전극으로 폴리실리콘막을 사용할 때 상기 커패시터 고유전체는 폴리실리콘의 계면에 저유전체막(SiO2)을 만들게 되며, 유전체막의 누설 전류를 증가시키기 때문에 제품의 적용시 문제가 발생한다.When the polysilicon film is used as the storage electrode, the capacitor high dielectric constant forms a low dielectric film (SiO 2 ) at the interface of the polysilicon and increases the leakage current of the dielectric film.
따라서, 이러한 새로운 유전체막은 기존의 폴리실리콘 전극에서 사용하기 어렵기 때문에 새로운 전극 및 전극 구조가 요구된다. 현재 BST용 전극으로서 널리 알려진 물질로는 백금(Pt), 이리듐(Ir), 루세늄(Ru) 등으로써 상기 물질들은 화학적으로 안정하고 산화하지 않기 때문에 BST막의 형성 공정에 필요한 고온 공정을 거쳐도 BST막과의 계면에 저유전층을 형성하지 않는다.Therefore, such a new dielectric film is difficult to use in existing polysilicon electrodes, so new electrodes and electrode structures are required. PST, iridium (Ir), ruthenium (Ru), etc. are widely known as electrodes for BST.These materials are chemically stable and do not oxidize. The low dielectric layer is not formed at the interface with the film.
도 1a 내지 도 1c는 종래의 커패시터 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.1A to 1C are flowcharts sequentially showing processes of a conventional capacitor manufacturing method.
도 1a를 참조하면, 종래의 커패시터 제조 방법은, 먼저 반도체 기판 상에 게이트 전극층이 형성된다.(도면에 미도시) 상기 게이트 전극층(13)을 포함하여 상기 반도체 기판 상에 층간 절연막으로 예를 들어, 산화막(10)이 형성된다. 상기 산화막(10) 내에 비트 라인 패턴들(12a, 12b)이 형성되어 있다.(도면에 미도시)Referring to FIG. 1A, in the conventional capacitor manufacturing method, a gate electrode layer is first formed on a semiconductor substrate (not shown). For example, the gate electrode layer 13 may be formed on the semiconductor substrate including the gate electrode layer 13. The oxide film 10 is formed. Bit line patterns 12a and 12b are formed in the oxide film 10 (not shown).
콘택홀 형성용 마스크를 사용하여 상기 반도체 기판의 표면이 노출될 때까지 상기 산화막(10)을 식각함으로써 스토리지 전극 콘택홀(14)이 형성된다. 상기 콘택홀(14)이 폴리실리콘과 같은 도전 물질로 채워져 반도체 기판과 전기적으로 접속되는 스토리지 전극 콘택 플러그(15)가 형성된다.The storage electrode contact hole 14 is formed by etching the oxide layer 10 until the surface of the semiconductor substrate is exposed using a contact hole forming mask. The contact hole 14 is filled with a conductive material such as polysilicon to form a storage electrode contact plug 15 electrically connected to the semiconductor substrate.
다음에, 상기 플러그(15)를 포함하여 상기 산화막(10) 상에 배리어막(16)이 형성된다. 여기서, 상기 배리어막(16)은 상기 플러그(15) 형성 물질인 폴리실리콘이 후속 공정에서 산화되는 것을 방지하기 위한 막이다. 상기 배리어막(16) 상에 스토리지 전극용 도전막(18)이 형성된다. 상기 도전막(18)은 예를 들어, 루세늄(Ru), 백금(Pt), 이리듐(Ir), 로듐(Ru) 그리고 팔라디윰(Pd) 중 어느 하나로 형성된다.Next, the barrier film 16 is formed on the oxide film 10 including the plug 15. Here, the barrier layer 16 is a layer for preventing the polysilicon, which is the plug 15 forming material, from being oxidized in a subsequent process. The conductive film 18 for a storage electrode is formed on the barrier film 16. The conductive layer 18 is formed of, for example, one of ruthenium (Ru), platinum (Pt), iridium (Ir), rhodium (Ru), and palladium (Pd).
도 1b에 있어서, 상기 도전막(18) 상에 스토리지 전극 형성용 마스크(20)이 형성된다. 상기 마스크(20)는 클리어 패턴(clear pattern)에 의해 형성된다.In FIG. 1B, a mask for forming a storage electrode 20 is formed on the conductive film 18. The mask 20 is formed by a clear pattern.
상기 마스크(20)를 사용하여 상기 도전막(18)과 배리어막(16)을 차례로 건식 식각함으로써 도 1c와 같이, 스토리지 전극층이 형성된다. 상기 건식 식각은 반응성 이온(reactive ion)에 의해 수행된다.By using the mask 20 to dry-etch the conductive film 18 and the barrier film 16 sequentially, as shown in FIG. 1C, a storage electrode layer is formed. The dry etching is performed by reactive ions.
상기 도전막(18) 상에 커패시터 유전체막이 형성된다.(도면에 미도시) 상기 커패시터 유전체막은 스트론튬타이타네이트(SrTiO3)와 바륨스트론튬타이타네이트((Ba, Sr)TiO3) 중 어느 하나의 고유전체막으로 형성된다.A capacitor dielectric film is formed on the conductive film 18 (not shown). The capacitor dielectric film may include any one of strontium titanate (SrTiO 3 ) and barium strontium titanate ((Ba, Sr) TiO 3 ). It is formed of a high dielectric film of.
마지막으로, 상기 커패시터 유전체막 상에 커패시터 상부 전극 물질이 형성됨으로써 커패시터가 형성된다.(도면에 미도시)Finally, a capacitor is formed by forming a capacitor upper electrode material on the capacitor dielectric film. (Not shown)
여기서, 상기 스토리지 전극 형성을 위한 건식 식각시 패턴이 조밀한 영역에서는 식각된 상기 도전막(18)의 금속이 도 1c에 도시된 바와 같이, 스토리지 전극 측면에 다시 증착된다. 왜냐하면, 백금, 이리듐, 루세늄, 로듐 그리고, 팔라디윰과 같은 고유전막용 전극은 반응성 이온 식각에서 휘발성의 식각 부산물 생성이 어렵기 때문이다.Here, in the region where the pattern of the dry etching for forming the storage electrode is dense, the metal of the conductive layer 18 etched is deposited again on the side of the storage electrode, as shown in FIG. 1C. This is because electrodes for high dielectric films such as platinum, iridium, ruthenium, rhodium, and palladium are difficult to produce volatile etching byproducts in reactive ion etching.
따라서, 스토리지 전극의 식각 단면은 상부에서 바닥쪽으로 경사지게 되고 바닥에서는 스토리지 전극 사이의 간격이 현저히 좁아져서 스토리지 전극 간에 브리지(bridge)가 발생하는 문제가 생긴다.(참조 부호 21)Therefore, the etching cross section of the storage electrode is inclined from the top to the bottom, and the gap between the storage electrodes is significantly narrowed at the bottom, thereby causing a bridge between the storage electrodes.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 스토리지 전극간의 브리지를 방지할 수 있는 커패시터 및 그의 제조 방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems, and an object thereof is to provide a capacitor and a manufacturing method thereof capable of preventing a bridge between storage electrodes.
도 1a 내지 도 1c은 종래의 커패시터 및 그의 제조 방법의 공정들을 순차적으로 보여주는 흐름도;1A-1C are flow charts sequentially showing processes of a conventional capacitor and its manufacturing method;
도 2a 내지 도 2e는 본 발명의 실시예에 따른 커패시터 및 그의 제조 방법의 공정들을 순차적으로 보여주는 흐름도.2A through 2E are flow charts sequentially showing processes of a capacitor and a method of manufacturing the same according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10, 100 : 제 1 산화막 12a, 12b, 102a, 102b : 비트 라인 패턴10, 100: first oxide film 12a, 12b, 102a, 102b: bit line pattern
14, 104 : 콘택홀 15, 106 : 콘택 플러그14, 104: contact hole 15, 106: contact plug
16, 108 : 실리콘 질화막 20, 111 : 스토리지 전극 형성용 마스크16, 108: silicon nitride film 20, 111: mask for forming storage electrode
18 : 도전막 110 : 제 2 산화막18: conductive film 110: second oxide film
112 : 오프닝 114 : 제 1 도전막112: opening 114: first conductive film
116 : BST막 117 : 리세스(recess)116 BST film 117 recess
118 : 제 2 도전막118: second conductive film
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, 커패시터 제조 방법은, 반도체 기판 상에 형성된 제 1 절연막을 식각하여 스토리지 전극 콘택홀을 형성하는 단계와; 상기 콘택홀을 도전 물질로 채워 반도체 기판과 전기적으로 연결되는 스토리지 전극 콘택 플러그를 형성하는 단계와; 상기 플러그 및 제 1 절연막 상에 제 2 절연막을 형성하는 단계와; 스토리지 전극 형성용 마스크를 사용하여 상기 제 2 절연막을 식각하여 스토리지 전극용 오프닝을 형성하는 단계와; 상기 제 2 절연막 상과 상기 오프닝의 굴곡을 따라 스토리지 전극용 제 1 도전막을 형성하는 단계와; 상기 제 1 도전막 상에 상기 오프닝을 채우도록 상기 제 2 절연막보다 높은 식각 선택비를 갖는 제 3 절연막을 형성하는 단계와; 상기 제 2 절연막의 표면이 노출될 때까지 상기 제 3 절연막을 식각하되, 상기 오프닝의 일부 두께가 식각된 리세스를 형성하는 단계와; 상기 리세스를 스토리지 전극용 제 2 도전막으로 채워 상기 제 1 도전막과 제 2 도전막에 의한 스토리지 전극을 형성하는 단계를 포함한다.According to the present invention for achieving the above object, a capacitor manufacturing method comprising: etching a first insulating film formed on a semiconductor substrate to form a storage electrode contact hole; Filling the contact hole with a conductive material to form a storage electrode contact plug electrically connected to the semiconductor substrate; Forming a second insulating film on the plug and the first insulating film; Etching the second insulating layer using a storage electrode forming mask to form an opening for the storage electrode; Forming a first conductive film for a storage electrode along the curvature of the opening and the second insulating film; Forming a third insulating film having an etching selectivity higher than that of the second insulating film so as to fill the opening on the first conductive film; Etching the third insulating film until the surface of the second insulating film is exposed, forming a recess in which a part thickness of the opening is etched; Filling the recess with a second conductive film for a storage electrode to form a storage electrode formed by the first conductive film and the second conductive film.
이 방법의 바람직한 실시예에 있어서, 상기 스토리지 전극 콘택 플러그의 내부에 상기 플러그의 일부 두께를 식각하여 실리사이드막과 배리어막을 형성하는 단계를 더 포함할 수 있다.In example embodiments, the method may further include forming a silicide layer and a barrier layer by etching the thickness of the plug in the storage electrode contact plug.
이 방법의 바람직한 실시예에 있어서, 상기 스토리지 전극 콘택 플러그를 형성한 후, 상기 플러그를 포함하여 제 1 절연막 상에 식각 정지층을 형성하는 단계를 더 포함할 수 있다.In an exemplary embodiment of the method, after forming the storage electrode contact plug, the method may further include forming an etch stop layer on the first insulating layer including the plug.
상술한 목적을 달성하기 위한 본 발명에 의하면, 커패시터는, 반도체 기판 상에 형성된 제 1 절연막과; 상기 제 1 절연막을 뚫고 형성된 스토리지 전극 콘택 플러그와; 상기 플러그와 전기적으로 연결되도록 형성된 박스 형태의 스토리지 전극을 포함하되, 상기 스토리지 전극의 내부는 제 2 절연막으로 채워져 있다.According to the present invention for achieving the above object, a capacitor includes a first insulating film formed on a semiconductor substrate; A storage electrode contact plug formed through the first insulating film; And a box-shaped storage electrode formed to be electrically connected to the plug, wherein the inside of the storage electrode is filled with a second insulating film.
(작용)(Action)
도 2b를 참조하면, 본 발명의 실시예에 따른 신규한 커패시터 및 그의 제조 방법은, 스토리지 전극 형성용 마스크를 사용하여 제 2 절연막을 식각함으로써 스토리지 전극용 오프닝이 형성되고, 제 2 절연막 상과 오프닝의 굴곡을 따라 스토리지 전극용 제 1 도전막이 형성된다. 다음에, 제 1 도전막 상에 오프닝을 채우도록 제 3 절연막의 형성 후 평탄하게 식각하되, 오프닝의 일부 두께가 식각된 리세스가 형성된다. 리세스가 스토리지 전극용 제 2 도전막으로 채워져 스토리지 전극이 형성된다. 이와 같은 커패시터 및 그의 제조 방법에 의해서, 다크 패턴(dark pattern)으로 절연막 사이에 스토리지 전극용 오프닝을 형성함으로써, 스토리지 전극 형성용 도전막의 건식 식각이 아닌 도전막의 증착 공정으로 전극이 형성되기 때문에 브리지를 방지할 수 있다.Referring to FIG. 2B, in the novel capacitor and the method of manufacturing the same, the opening for the storage electrode is formed by etching the second insulating film using the mask for forming the storage electrode, and the opening and the opening on the second insulating film. A first conductive film for the storage electrode is formed along the curvature of. Next, after forming the third insulating film so as to fill the opening on the first conductive film, a recess is formed by etching a portion of the opening. The recess is filled with the second conductive film for the storage electrode to form the storage electrode. By using such a capacitor and a method of manufacturing the same, a bridge is formed by forming an opening for the storage electrode between the insulating films in a dark pattern, so that the electrode is formed by the deposition process of the conductive film rather than the dry etching of the storage electrode forming conductive film. You can prevent it.
(실시예)(Example)
이하, 도 2a 내지 도 2e를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2A to 2E.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 커패시터 및 그의 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.2A through 2E are flowcharts sequentially showing processes of a capacitor and a method of manufacturing the same according to an embodiment of the present invention.
도 2a를 참조하면, 본 발명의 커패시터 제조 방법은, 먼저 반도체 기판에 활성 영역과 비활성 영역을 정의하기 위한 소자 격리막이 형성된다.(도면에 미도시)Referring to FIG. 2A, in the capacitor manufacturing method of the present invention, an isolation layer for defining an active region and an inactive region is first formed on a semiconductor substrate (not shown).
상기 반도체 기판 상에 게이트 산화막을 사이에 두고 게이트 전극층이 형성된다.(도면에 미도시) 상기 게이트 전극층은 폴리실리콘과 실리사이드 그리고, 실리콘 질화막이 적층된 게이트 전극의 양측벽이 실리콘 질화막 스페이서와 같은 절연막에 의해 둘러싸이도록 형성된다.A gate electrode layer is formed on the semiconductor substrate with a gate oxide layer interposed therebetween. It is formed to be surrounded by.
상기 게이트 전극층을 포함하여 상기 반도체 기판 상에 층간 절연막으로 제 1 산화막(100)이 형성된다. 상기 제 1 산화막(100) 내에 비트 라인 패턴들(102a, 102b)이 형성되어 있다.(도면에 미도시)The first oxide film 100 is formed as an interlayer insulating film on the semiconductor substrate including the gate electrode layer. Bit line patterns 102a and 102b are formed in the first oxide film 100 (not shown).
좀 더 구체적으로, 상기 게이트 전극층을 포함하여 상기 반도체 기판 상에 평탄한 상부 표면을 갖는 제 1 산화막(100a)이 형성된다. 상기 제 1 산화막(102a) 상에 비트 라인 패턴(102a, 102b)이 형성된 후, 상기 비트 라인 패턴(102a, 102b)을 포함하여 상기 제 1 산화막(100a) 상에 평탄한 상부 표면을 갖는 제 2 산화막(100b)이 형성된다.More specifically, the first oxide film 100a is formed on the semiconductor substrate including the gate electrode layer. After the bit line patterns 102a and 102b are formed on the first oxide film 102a, the second oxide film including the bit line patterns 102a and 102b has a flat upper surface on the first oxide film 100a. 100b is formed.
다음에, 콘택홀 형성용 마스크를 사용하여 상기 반도체 기판의 표면이 노출될 때까지 상기 제 1 산화막(100)을 식각함으로써 스토리지 전극 콘택홀(104)이 형성된다. 상기 콘택홀(104)이 도전 물질 예를 들어, 폴리실리콘으로 채워진 후 CMP(chemical mechanical polishing)와 에치 백(etch back) 공정 중 어느 하나로 평탄하게 식각된다.Next, the storage electrode contact hole 104 is formed by etching the first oxide film 100 until the surface of the semiconductor substrate is exposed using a contact hole forming mask. After the contact hole 104 is filled with a conductive material, for example, polysilicon, the contact hole 104 is etched flatly by any one of chemical mechanical polishing (CMP) and etch back processes.
그리고 나서, 상기 폴리실리콘막(106a)의 약 1000Å 정도가 식각되고, 그 위에 티타늄 실리사이드(Ti-silicide)막(106b)이 약 400Å의 두께로 형성된다. 상기 티타늄 실리사이드막(106b)은 콘택 저항을 줄이기 위한 막이다. 상기 제 1 산화막(100)과 평탄하도록 배리어막(106c)이 약 600Å의 두께로 형성된다. 따라서, 상기 반도체 기판과 전기적으로 접속되는 스토리지 전극 콘택 플러그(106)가 형성된다.Then, about 1000 GPa of the polysilicon film 106a is etched, and a titanium silicide film 106b is formed thereon to a thickness of about 400 GPa. The titanium silicide film 106b is a film for reducing contact resistance. The barrier film 106c is formed to have a thickness of about 600 GPa so as to be flat with the first oxide film 100. Thus, a storage electrode contact plug 106 is formed to be electrically connected to the semiconductor substrate.
상기 배리어막(106c)은 TiSiN과 TiN막 중 어느 하나로 형성되고, 후속 공정에서 증착되는 산화물과 폴리실리콘막(106a)의 반응을 방지하기 위한 배리어막으로 사용된다. 상기 플러그(106)를 포함하여 상기 제 1 산화막(100) 상에 식각 정지층으로 실리콘 질화막(108)이 형성된다. 상기 실리콘 질화막(108) 상에 제 2 산화막(110)이 형성된다.The barrier film 106c is formed of any one of TiSiN and TiN films, and is used as a barrier film for preventing a reaction between the oxide and the polysilicon film 106a deposited in a subsequent process. The silicon nitride layer 108 is formed as an etch stop layer on the first oxide layer 100 including the plug 106. The second oxide film 110 is formed on the silicon nitride film 108.
상기 제 2 산화막(110) 상에 스토리지 전극 형성용 마스크 패턴(111)이 형성된다. 상기 마스크는 종래의 클리어 패턴(clear pattern)이 아닌 다크 패턴(dark pattern)으로 형성된다.A mask pattern 111 for forming a storage electrode is formed on the second oxide layer 110. The mask is formed in a dark pattern rather than a conventional clear pattern.
스토리지 전극 형성용 마스크를 사용하여 상기 제 2 산화막(110)과 실리콘 질화막(108)을 차례로 식각함으로써 도 2b와 같이, 스토리지 전극용 오프닝(112)이 형성된다. 따라서, 스토리지 전극 형성을 위한 리버스 패턴(reverse pattern)이 도 2b에 도시된 바와 같이 형성된다.The second oxide film 110 and the silicon nitride film 108 are sequentially etched using the storage electrode forming mask to form the opening 112 for the storage electrode as illustrated in FIG. 2B. Thus, a reverse pattern for forming the storage electrode is formed as shown in FIG. 2B.
도 2c를 참조하면, 상기 제 2 산화막(110) 상과 상기 오프닝(112)의 굴곡을 따라 스토리지 전극용 제 1 도전막(114)이 형성된다. 상기 제 1 도전막(114)은 예를 들어, 백금, 이리듐, 루세늄, 로듐 그리고, 팔라디윰 중 어느 하나로 형성된다. 상기 제 1 도전막(114)은 스퍼터링(sputtering) 공정으로 증착된다.Referring to FIG. 2C, a first conductive layer 114 for a storage electrode is formed on the second oxide layer 110 and along the curvature of the opening 112. The first conductive layer 114 is formed of, for example, any one of platinum, iridium, ruthenium, rhodium, and palladium. The first conductive layer 114 is deposited by a sputtering process.
이때, 상기 스퍼터링 공정은 스텝 커버리지(step coverage)가 나쁘기 때문에 상기 오프닝(112)을 완전히 채울 수가 없다. 따라서, 상기 제 1 도전막(114)은 상기 오프닝(112)의 하부면과 상기 제 2 산화막(110)의 양측벽에만 형성된다.In this case, the sputtering process may not completely fill the opening 112 because the step coverage is bad. Therefore, the first conductive layer 114 is formed only on the bottom surface of the opening 112 and on both sidewalls of the second oxide layer 110.
다음에는, 상기 제 1 도전막(114) 상에 상기 오프닝(112)을 채우도록 상기 제 2 산화막(110)보다 높은 식각 선택비를 갖는 바륨스트론튬타이타네이트(이하 BST)막(116)이 형성된다. 상기 BST막(116)은 약 3000Å의 두께로 형성되고, CVD(chemical vapor deposition) 공정으로 증착된다. 상기 BST막(116)은 상기 제 1 도전막(114) 형성 물질과 접착력이 우수하며, 커패시터 유전체막의 증착시 산화에 의한 부피 팽창이 생기지 않는다.Next, a barium strontium titanate (BST) film 116 having an etching selectivity higher than that of the second oxide film 110 is formed on the first conductive film 114 to fill the opening 112. do. The BST film 116 is formed to a thickness of about 3000 kPa, and deposited by a chemical vapor deposition (CVD) process. The BST film 116 has excellent adhesion with the material for forming the first conductive film 114, and does not cause volume expansion due to oxidation when the capacitor dielectric film is deposited.
그리고, 상기 BST막은, 상기 제 1 도전막(114)이 예를 들어, 약 500Å의 두께로 얇게 형성될 때 쓰러지는 문제점을 방지하기 위한 지지대로 사용된다.The BST film is used as a support for preventing a problem that falls when the first conductive film 114 is thinly formed to a thickness of, for example, about 500 GPa.
그다음에, 상기 제 2 산화막(110)의 표면이 노출될 때까지 에치 백(etch back) 공정으로 상기 BST막(116)이 평탄하게 식각된다. 이때, 상기 제 2 산화막(110)과 상기 BST막(116)의 식각 선택비에 의해 상기 BST막(116)이 과식각되어 도 2d에 도시된 바와 같이, 상기 오프닝(112)의 일부 두께가 식각된 리세스(117)가 형성된다.Next, the BST layer 116 is etched flat by an etch back process until the surface of the second oxide layer 110 is exposed. In this case, the BST layer 116 is over-etched due to the etching selectivity of the second oxide layer 110 and the BST layer 116, and as shown in FIG. 2D, a portion of the opening 112 may be etched. Recesses 117 are formed.
도 2e에 있어서, 상기 리세스(117)가 스토리지 전극용 제 2 도전막(118)으로 채워진다. 그후, 상기 제 2 도전막(118)이 CMP(chemical mechanical polishing)와 에치 백 공정 중 어느 하나로 평탄하게 식각된다. 상기 제 2 도전막(118)은 상기 제 1 도전막(114) 형성 물질과 같이 예를 들어, 백금, 이리듐, 루세늄, 로듐 그리고, 팔라디윰 중 어느 하나로 형성된다.In FIG. 2E, the recess 117 is filled with the second conductive film 118 for the storage electrode. Thereafter, the second conductive film 118 is flatly etched by any one of chemical mechanical polishing (CMP) and etch back processes. The second conductive layer 118 is formed of, for example, platinum, iridium, ruthenium, rhodium, or palladium in the same manner as the material of forming the first conductive layer 114.
따라서, 종래의 스토리지 전극 형성을 위해 도전막 식각 공정을 하지 않고, 스토리지 전극 형성 영역에 스토리지 전극용 도전 물질을 증착함으로써, 식각에 의한 부산물의 증착이 발생하지 않고, 스토리지 전극 양측이 산화막으로 절연되어 있기 때문에 브리지가 방지된다.Accordingly, by depositing a conductive material for a storage electrode on the storage electrode formation region without performing a conductive film etching process to form a conventional storage electrode, deposition of by-products due to etching does not occur, and both sides of the storage electrode are insulated with an oxide film. Bridge is prevented.
다음에, 상기 스토리지 전극 양측의 제 2 산화막(110)이 상기 실리콘 질화막(108)을 식각 정지층으로 하여 건식 식각과 습식 식각 중 어느 하나로 제거된다. 따라서, 상기 제 1 도전막(114)과 제 2 도전막(118)에 의한 스토리지 전극이 형성된다.Next, the second oxide film 110 on both sides of the storage electrode is removed by either dry etching or wet etching using the silicon nitride film 108 as an etch stop layer. Thus, storage electrodes formed by the first conductive layer 114 and the second conductive layer 118 are formed.
상기 스토리지 전극을 포함하여 상기 제 1 산화막(100) 상에 커패시터 유전체막이 형성된다.(도면에 미도시) 상기 커패시터 유전체막은 유전율이 10000이상인 스트론튬타이타네이트(SrTiO3)와 바륨스트론튬타이타네이트((Ba, Sr)TiO3) 중 어느 하나로 형성된다.A capacitor dielectric layer is formed on the first oxide layer 100 including the storage electrode. (Not shown) The capacitor dielectric layer includes strontium titanate (SrTiO 3 ) and barium strontium titanate having a dielectric constant of 10000 or more. (Ba, Sr) TiO 3 ).
마지막으로, 상기 커패시터 유전체막 상에 커패시터 상부 전극 물질이 형성되어 커패시터가 형성된다.(도면에 미도시)Finally, a capacitor upper electrode material is formed on the capacitor dielectric film to form a capacitor (not shown).
도 2e를 참조하면, 반도체 기판 상에 형성된 제 1 산화막(100)을 뚫고 형성된 스토리지 전극 콘택 플러그(106)와 전기적으로 연결되도록 형성된 박스 형태의 스토리지 전극의 내부는 BST막(116)으로 채워져 있다.Referring to FIG. 2E, the inside of the box-shaped storage electrode formed to be electrically connected to the storage electrode contact plug 106 formed through the first oxide film 100 formed on the semiconductor substrate is filled with the BST film 116.
본 발명은 스토리지 전극 형성을 위한 건식 식각시 브리지가 생기는 문제점을 해결한 것으로, 다크 패턴(dark pattern)으로 절연막 사이에 스토리지 전극용 오프닝을 형성함으로써, 스토리지 전극 형성용 도전막의 건식 식각이 아닌 도전막의 증착 공정으로 전극이 형성되기 때문에 브리지를 방지할 수 있는 효과가 있다.The present invention solves the problem of bridges during dry etching for forming storage electrodes, and by forming the openings for the storage electrodes between the insulating layers in a dark pattern, thereby preventing the dry etching of the conductive films for forming the storage electrodes. Since the electrode is formed by the deposition process, the bridge can be prevented.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026918A KR20000007540A (en) | 1998-07-03 | 1998-07-03 | Capacitor and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026918A KR20000007540A (en) | 1998-07-03 | 1998-07-03 | Capacitor and fabrication method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000007540A true KR20000007540A (en) | 2000-02-07 |
Family
ID=19543077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026918A KR20000007540A (en) | 1998-07-03 | 1998-07-03 | Capacitor and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000007540A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414227B1 (en) * | 2001-06-30 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| KR100445067B1 (en) * | 2001-12-31 | 2004-08-21 | 주식회사 하이닉스반도체 | Method for fabrication of semiconductor device |
| KR100869559B1 (en) * | 2000-08-21 | 2008-11-21 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor integrated circuit device and process for manufacturing the same |
-
1998
- 1998-07-03 KR KR1019980026918A patent/KR20000007540A/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869559B1 (en) * | 2000-08-21 | 2008-11-21 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor integrated circuit device and process for manufacturing the same |
| KR100414227B1 (en) * | 2001-06-30 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| KR100445067B1 (en) * | 2001-12-31 | 2004-08-21 | 주식회사 하이닉스반도체 | Method for fabrication of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272172B1 (en) | Capacitor of semiconductor device and mamufacturing method thereof | |
| KR0168346B1 (en) | Capacitor using high deelectric material and its fabrication method | |
| US5335138A (en) | High dielectric constant capacitor and method of manufacture | |
| KR100487519B1 (en) | Capacitor Of Semiconductor Device And Method Of Fabricating The Same | |
| US6686620B2 (en) | FRAM and method of fabricating the same | |
| KR100301371B1 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR100346668B1 (en) | Insulation Side Wall Capacitor | |
| US6124164A (en) | Method of making integrated capacitor incorporating high K dielectric | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| JPH08139293A (en) | Semiconductor substrate | |
| JP4316705B2 (en) | High dielectric capacitor and manufacturing method thereof | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| KR20000004479A (en) | Capacitor structure of semiconductor devices and method thereof | |
| KR20030061099A (en) | Capacitor Of Semiconductor Device And Method Of Fabricating The Same | |
| KR100276389B1 (en) | A capacitor and a method of fabrication the same | |
| US6090658A (en) | Method of forming a capacitor including a bottom silicon diffusion barrier layer and a top oxygen diffusion barrier layer | |
| JPH10209394A (en) | Semiconductor storage device and its manufacture | |
| KR20000007540A (en) | Capacitor and fabrication method thereof | |
| KR100556535B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| US20030057464A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| KR100418587B1 (en) | Method of forming semiconductor memory device having electroplating electrode | |
| KR0176162B1 (en) | Semiconductor memory and method for fabricating of its resistor | |
| KR100234393B1 (en) | Ferroelectric capacitor of semiconductor device and manufacturing method thereof | |
| KR20000026348A (en) | Method for forming capacitor of semiconductor memory device using etch blocking layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Surrender of laid-open application requested |