KR100272872B1

KR100272872B1 - 자기저항효과소자및그제조방법

Info

Publication number: KR100272872B1
Application number: KR1019970038287A
Authority: KR
Inventors: 가즈히꼬 하야시; 마사후미 나까다
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1996-08-12
Filing date: 1997-08-12
Publication date: 2000-11-15
Also published as: JP2856165B2; US5932343A; KR19980018595A; JPH1055514A

Abstract

자기저항 효과 소자는 NiO 층, 중간층, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 제2 강자성층 및 보호층이 순서대로 적층되어 있고, 중간층은 산화 니켈과 산화철 재료들의 혼합물로 만들어진다.

Description

자기저항 효과 소자 및 그 제조 방법{MAGNETIC RESISTANCE EFFECT ELEMENT AND METHOD FOR MANUFACTURE THEREOF}

본 발명은 자기 매체 상에 기록되는 정보 신호를 판독하기 위한 자기저항 효과 소자 및 그 제조 방법에 관한 것이다.

과거에는, 자기저항 센서 (MR 센서) 또는 자기저항 헤드로서 다양하게 공지된 자기 판독 트랜스듀서가 있으며, 이들 디바이스들이 고선형 밀도를 갖는 자기 표면으로부터 데이터를 판독할 수 있는 것으로 알려져 있다. 자기저항 센서는 판독 소자 (자기저항 효과 소자)에 의해 검출된 자속의 세기 및 저항을 통해 자계 신호를 검출하는데, 이는 방향의 함수로서 변한다.

과거에 그러한 센서들은 이방성 자기저항 (AMR) 효과에 근거하여 작동되었는데, 이에 의해 판독 소자의 저항의 한 성분은 자화 방향과 소자 내에 흐르는 검출된 전류 방향 사이에 형성된 각의 코사인 제곱에 비례하여 변한다. AMR 효과에 대한 상세한 설명은 예를 들어, 톰슨(Thompson)의 "Memory, Storage, and Related Applications" in IEEE Transactions on Magnetics, MAG-11, p. 1039 (1975)에 잘 기재되어 있다.

최근의 논문에서는, 적층된 자기 센서에서의 저항 변화가 비자성층에 의해 분리된 자성층들 간의 유도 전자의 스핀-종속 유도, 및 수반되는 층 경계에서의 스핀-종속 유도 분산에 기여하는 좀 더 현저한 자기저항 효과에 대해서 기술되어 있다.

이러한 자기저항 효과는 거대 자기저항 효과 또는 스핀-밸브 효과로서 다양하게 알려져 있다. 이러한 형태의 자기저항 센서는 적절한 재료로 제조되고, AMR 효과를 이용하는 센서에 대해 감도를 향상시켜, 큰 저항 변화를 초래한다. 이러한 형태의 센서를 사용하면, 비자성층에 의해 분리된 한쌍의 강자성층들의 평면내 저항이 2개 층의 자화 방향 사이의 각의 코사인에 비례하여 변한다.

일본국 미심사 특허 공개 제2-61572호에는 적층형 자기 구조가 개시되어 있는데, 이 구조는 자성층 내의 역병렬 자화 정렬에 의해 발생하는 큰 자기저항 변화를 초래하며, 상기 구조에 사용하기 위한 재료로서는 강자성 전이 금속 및 합금이 상기 일본국 미심사 특허 공개 공보에 기재되어 있다. 중간층에 의해 분리되는 적어도 2개의 강자성층들 중 하나에 반강자성층이 추가되고, 반강자성층의 재료로서 FeMn이 적절한 구조가 기재되어 있다.

일본국 미심사 특허 공개 제4-358310호에는, 비자성 금속층에 의해 분리되는 2개의 강자성 박막층들을 갖는 자기저항 센서가 개시되어 있는데, 여기에서 인가된 자계가 0이면, 2개의 강자성 박막층들의 자화 방향은 직교하고, 2개의 비결합된 강자성층들 간의 저항은 2개 층들의 자화 방향 사이의 각의 코사인에 비례하여 변하며, 이는 센서 내에 흐르는 전류 방향과는 무관하다.

일본국 미심사 특허 공개 공보에는, 상기 효과에 근거한 자기저항 센서가 개시되어 있고, 이러한 센서는 비자성 재료로 만들어진 박막에 의해 분리되는 2개의 강자성 박막층들을 포함하는데, 여기에서 외부 인가된 자계가 0이면, 인접한 반강자성층의 자화는 강자성층의 자화에 대해 수직으로 유지된다.

종래에는, 스핀-밸브 구조를 구성하는 반강자성층에서 사용하기 위한 후보물로서 대기에서 쉽게 산화되는 FeMn을 주로 사용하기 때문에, 실용화할 때에는 근본적으로 첨가 재료를 추가하거나 보호막을 사용하게 한다. 추가적으로, 이러한 측정이 취해진 후의 처리시에, 특성이 열화되기 때문에, 완성된 소자의 신뢰도는 충분하다고 말할 수 없다.

강자성층 역 자계를 증가시키기 위해 양호한 내부식성을 갖는 NiO 막 또는 CoPt 막을 사용하면, R-H 곡선에 히스테리시스가 발생하는 경향 때문에 문제점이 생긴다.

종래의 상기 결점 측면에서 보면, 본 발명의 목적은 반강자성층으로부터 고정층으로 인가된 큰 교환 결합 자계를 갖고 있고, 고정층의 보자력이 작기 때문에, R-H 루프 내의 히스테리시스 크기가 작음으로 인해 양호한 재생 특성을 제공하는 자기저항 효과 소자를 제공하는 것이며, 또한 상기 소자를 제조하는 방법을 제공하는 것이다.

상기 목적을 이루기 위해서, 본 발명에 따른 자기저항 효과 소자는 반강자성층, 중간층, 제1 강자성층, 비자성층 및 제2 강자성층에 의해 형성된 개량된 자기저항 효과 소자, 또는 반강자성층, 중간층, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층 및 제2 강자성층에 의해 형성된 자기저항 효과 소자이어야 한다. 기본적으로, 개량은 반강자성층으로서 산화 니켈을 사용하고, 중간층으로서는 산화 니켈과 산화철의 혼합물을 사용하는 것이다.

상기 구조에서, 중간층의 막 두께는 0.1 내지 0.3 nm이고, 반강자성층의 (Ni 원자수) / (Ni 원자수 + O 원자수)의 비는 0.3 내지 0.7 범위 내에 있으며, 중간층의 (Ni 원자수) / (Ni 원자수 + Fe 원자수 + O 원자수)의 비는 0.1 내지 0.5 범위 내에 있는 것이 바람직하다.

NiO의 표면 거칠기는 10 nm보다 크지 않은 것이 적절하고, NiFe 또는 NiFeCo는 제1 및 제2 강자성층의 주성분으로서 사용되는 것이 적절한 경우가 있다. 또한, 코발트가 제1 강자성층의 주성분으로서 사용되는 것이 적절하고, NiFe 또는 NiFeCo는 제2 강자성층의 주성분으로서 사용되는 것이 적절한 경우도 있다.

상기에서, 용어 "주성분"은 가장 많은 양으로 존재하는 성분, 또는 인식된 작용 또는 효과를 갖는 성분, 즉 유효 성분을 의미한다.

Pd, Al, Cu, Ta, In, B, Nb, Hf, Mo, W, Re, Ru, Rh, Ga, Zr, Ir, Au 및 Ag로 구성되는 군 중 1개 또는 그 이상의 부재가 비자성층에 추가되면, 부식에 대한 저항이 향상된다. Cu, Ag 및 Au로 구성되는 군 중 1개 또는 그 이상의 부재가 비자성층의 재료에서 선택되는 것이 바람직하다.

이는 Cu, Ag 또는 Au의 사용이 높은 자기저항 변화비를 발생시키기 때문이다. 비자성층 재료로서 금 첨가물을 갖는 구리 또는 Re 첨가물을 갖는 구리를 사용하므로써, 열에 대한 저항이 향상된다. 그 이유는 구리 내의 비용해된 Ar 또는 Re가 그레인 경계에서 수집되어, 자성층 내의 구리 층 내로 그레인 경계의 확산을 방지하기 때문이다.

제1 및 제2 강자성층의 막 두께가 1 내지 10 nm이고, 자기저항 효과 소자의 높이는 1 μm 이하이며, 비자성층의 막 두께는 2 nm 이상 3 nm 이하이고, 반강자성층의 막 두께는 30 nm 이하인 것이 바람직하다.

그 이유는 제1 및 제2 강자성층의 두께가 10 nm보다 크지 않으면, 제1 및 제2 강자성층들 간의 정적 자기 결합이 약해지고, R-H 곡선 상의 교점 위치를 개선시킬 수 있기 때문이다. 그러나, 1 nm 이하에서는, 제1 및 제2 강자성층의 자화 방향이 평행한 경우와 이들 방향이 역평행한 경우 사이의 평균 자유 경로에서의 차이가 감소되어, 충분한 자기저항 변화비를 얻기 어렵게 만든다.

막이 성장되는 동안 인가된 자계를 회전시키므로써, 비자성층을 개재시므로써 분리되는 인접 자성층들의 용이축들 사이에 형성된 각이 70 내지 90도의 범위 내에 있는 것이 바람직하다. 그 이유는 제2 강자성층의 자화가 제2 강자성층의 곤란축 쪽으로 향하면, 자화 반전이 대개 자기 스핀 모드로 되어, 제2 강자성층의 보자력이 감소되므로, 자기저항 헤드로서 동작할 때 바크하우젠 노이즈를 감소시키기 때문이다.

도 1은 본 발명에 따른 자기저항 효과 소자가 적용되는 실드형 자기저항 센서의 제1 예를 도시하는 단면도.

도 2는 본 발명에 따른 자기저항 효과 소자가 적용되는 실드형 자기저항 센서의 제2 예를 도시하는 단면도.

도 3은 본 발명에 따른 자기저항 효과 소자의 제1 실시예를 도시하는 단면도.

도 4는 본 발명에 따른 자기저항 효과 소자의 제2 실시예를 도시하는 단면도.

도 5는 본 발명에 따른 자기저항 효과 소자의 제1 실시예의 각 층의 구성 및 재료를 도시하는 테이블.

도 6은 도 5의 자기저항 효과 소자의 MR 비와 NiO 층 막 두께 간의 관계를 도시하는 그래프.

도 7은 본 발명에 따른 자기저항 효과 소자의 제2 실시예의 각 층의 구성 및 재료를 도시하는 테이블.

도 8은 도 7의 자기저항 효과 소자에서 중간층 막 두께와 제1 강자성층의 보자력 Hc와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 9는 본 발명에 따른 자기저항 효과 소자의 제3 실시예의 각 층의 구성 및 재료를 도시하는 테이블.

도 10은 도 9의 자기저항 효과 소자의 NiO 층에서 (Ni 원자수) / (Ni 원자수 + O 원자수)의 비와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 11은 도 9의 자기저항 효과 소자에서 NiO 층의 표면 거칠기와 제2 강자성층의 보자력 Hc와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 12는 본 발명에 따른 자기저항 효과 소자의 제4 실시예의 MR 비와 각 층의 재료 간의 관계를 도시하는 테이블.

도 13은 본 발명에 따른 자기저항 효과 소자의 제5 실시예에서 비자성층으로서 사용되는 구리에 다양한 소자들이 첨가될 때 부식 전위의 측정 결과를 도시하는 테이블.

도 14는 본 발명에 따른 자기저항 효과 소자의 제5 실시예의 각 층의 구성 및 재료를 도시하는 테이블.

도 15는 도 14의 자기저항 효과 소자에서 구리에 첨가된 Ag의 다양한 첨가량과 관련하여, 1 시간 동안 그 온도로 열처리하기 이전에 MR 비를 50%로 낮추는 열처리 온도 T와의 관계를 도시하는 테이블.

도 16은 도 15의 자기저항 효과 소자에서 구리에 첨가된 Re의 다양한 첨가량과 관련하여, 1 시간 동안 그 온도로 열처리하기 이전에 MR 비를 50%로 낮추는 열처리 온도 T와의 관계를 도시하는 테이블.

도 17은 도 15의 자기저항 효과 소자에서 제1 및 제2 강자성층의 자화 용이축들 사이에 형성된 각과 제2 강자성층의 보자력 간의 관계를 도시하는 그래프.

도 18은 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제1 실시예에서 열처리 온도와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 19는 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제1 실시예에서 열처리 온도와 자기저항 변화비 간의 관계를 도시하는 그래프.

도 20은 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제1 실시예에서 열처리 온도와 중간층 막 두께 간의 관계를 도시하는 그래프.

도 21은 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제1 실시예에서 중간층의 열처리 온도와 (O 원자수) / (Ni 원자수 + Fe 원자수 + O 원자수)의 비 간의 관계를 도시하는 그래프.

도 22는 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제2 실시예에서 열처리 온도와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 23은 본 발명에 따른 자기저항 효과 소자의 제조 방법의 제2 실시예에서 열처리 온도와 자기저항 변화비 간의 관계를 도시하는 그래프.

도 24는 도 2의 자기저항 센서의 각 층의 구성과 막 두께를 도시하는 테이블.

도 25는 도 24의 자기저항 센서에서 자기저항 효과 소자의 각 층의 구성과 재료를 도시하는 테이블.

도 26은 제1 강자성층 막 두께와 다양한 갭 길이에 대한 교점 간의 관계를 도시하는 그래프.

도 27은 도 24의 자기저항 센서에서 교점이 0.5에서의 제1 강자성층 막 두께와 갭 길이 간의 관계를 도시하는 그래프.

도 28은 교점의 정의를 도시하는 그래프.

도 29는 갭 길이가 변할 때, 도 24의 자기저항 센서에서 제2 강자성층 막 두께와 다양한 갭 길이에 대한 교점 간의 관계를 도시하는 그래프.

도 30은 도 24의 자기저항 센서에서 교점이 0.5에서의 제2 강자성층 막 두께와 갭 길이 간의 관계를 도시하는 그래프.

도 31은 도 24의 자기저항 센서에서 비자성층 막 두께와 자기저항 변화비 간의 관계를 도시하는 그래프.

도 32는 도 24의 자기저항 센서에서 소자 높이와 출력 전압 간의 관계를 도시하는 그래프.

도 33은 도 24의 자기저항 센서에서 반강자성층 막 두께와 출력 신호 반감 폭 간의 관계를 도시하는 테이블.

도 34는 NiO 층과 제1 강자성층 사이에 형성된 부분으로 유입된 각각의 물질과 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

도 35는 NixFe1-x)y01-y 층 막에서의 (O 원자수) / (Ni 원자수 + Fe 원자수 + O 원자수)의 비와 보자력 Hc와 교환 결합 자계 Hex 간의 관계를 도시하는 그래프.

<도면의 주요 부분에 대한 부호의 설명>

1, 11 : 기판

2, 12 : 하부 실드층

3, 13 : 하부 갭층

4, 14 : 수직 바이어스층

5, 15 : 하부 전극층

6, 16 : 자기저항 효과 소자

7 : 갭-설정 절연층

8, 18 : 상부 갭층

9, 19 : 상부 실드층

20 : 하부층

21 : NiO 층

22 : 중간층

23 : 제1 강자성층

24 : 제1 MR 강화층

25 : 비자성층

26 : 제2 MR 강화층

27 : 제2 강자성층

28 : 보호층

도 1 및 도 2는 본 발명에 따른 자기저항 효과 소자가 적용되는 실드형 자기저항 센서의 제1 및 제2 실시예를 도시한다.

도 1에 도시된 자기저항 센서에서, 하부 실드층(2), 하부 갭층(3) 및 자기저항 효과 소자(6)은 연속적으로 기판(1) 상에 형성된다. 갭-설정 절연층(7)은 자기저항 효과 소자(6)의 상부 상에 또한 형성되어야 한다. 하부 실드층(2)은 종종 포토리소그래픽 공정을 사용하여 적절한 사이즈로 패턴된다.

자기저항 효과 소자(6)은 포토리소그래픽 공정을 사용하여 적절한 형태로 패턴되는데, 수직 바이어스층(4a 및 4b)와 하부 전극층(5a 및 5b)는 연속적으로 적층되어, 에지와의 접촉부를 만든다. 그 다음, 이러한 구조 상에서, 상부 갭층(8)과 상부 실드층(9)는 순서대로 적층된다.

도 2에 도시된 자기저항 센서에서, 하부 실드층(12), 하부 갭층(13) 및 자기저항 효과 소자(16)은 기판(11) 상에 적층된다.

하부 실드층(12)는 종종 포토리소그래픽 공정을 사용하여 적절한 사이즈로 패턴된다. 자기저항 효과 소자(16)은 포토리소그래픽 공정을 사용하여 적절한 형태로 패턴되는데, 수직 바이어스층(14a 및 14b)와 하부 전극층(15a 및 15b)는 연속적으로 적층되어, 상부 부분과 부분적으로 겹친다. 그 다음, 이러한 구조 상에서, 상부 갭층(18)과 상부 실드층(19)는 순서대로 적층된다.

도 1 및 도 2에서, 하부 실드층(2 및 12)는 NiFe, CoZr 합금, FeAlSi 또는 질화철 재료 등으로 만들어질 수 있고, 이러한 층의 두께는 양호하게는 0.5 내지 10 μm 범위 내에 있다. 하부 갭층(3 및 13)은 일루미나 이외에도, SiO₂, 질화 알루미늄 또는 질화 실리콘 등으로 만들어질 수 있고, 이러한 층의 막 두께는 양호하게는 0.03 내지 0.2 μm 범위 내에 있다.

하부 전극층(5a, 5b, 15a, 15b)는 양호하게는 Zr, Ta, 및 Mo로 구성된 군 중 하나, 또는 그들 부재 중 2개 이상의 합금 또는 혼합물로 만들어지고, 이러한 층의 막 두께는 양호하게는 0.01 내지 0.10 μm 범위 내에 있다.

수직 바이어스층(4a, 4b, 14a, 14b)는 CoCrPt, CoCr, CoPt, CoCrTa, FeMn, NiMn 또는 NiCoO와 같은 재료로 만들어질 수 있다. 알루미나, SiO₂및 질화 알루미늄 등은 갭 설정층(9 및 19)용 재료로는 적절하고, 그 막 두께는 양호하게는 0.005 내지 0.05 μm 범위 내에 있다.

상부 갭층(8 및 18)은 알루미나, SiO₂O, 질화 알루미늄, 질화 실리콘 등으로 만들어질 수 있고, 그 막 두께는 양호하게는 0.03 내지 0.20 μm 범위 내에 있다.

도 3 및 도 4는 본 발명에 따른 자기저항 효과 소자의 제1 및 제2 실시예를 각각 도시한다.

도 3의 자기저항 효과 소자는 NiO 층(반강자성층)(21), 중간층(22), 제1 강자성층(23), 제1 MR 강화층(24), 비자성층(25), 제2 MR 강화층(26), 제2 강자성층(27) 및 보호층(28)이 하부층(20) 상에 순서대로 적층되어 있는 구조를 갖는다.

도 4의 자기저항 효과 소자는 제2 강자성층(27), 제2 MR 강화층(26), 비자성층(25), 제1 MR 강화층(24), 제1 강자성층(23), 제1 MR 강화층(24), 제1 강자성층(23), 중간층(22), NiO 층(21) 및 보호막이 순서대로 하부층(20) 상에 적층된 구성을 갖는다.

상기 구조의 제조시에, 제1 강자성층(23)은 NiFe, NiFeCo, CoZr 재료, FeCoB, 센더스트(Sendust), 질화철 재료 또는 FeCo 등으로 만들어질 수 있고, 그 층의 막 두께는 약 1 내지 10 nm 범위 내에 있다.

제1 MR 강화층(24)는 Co, NiFeCo, FeCo 등으로 만들어질 수 있고, 그 층의 막 두께는 약 0.5 내지 2 nm 범위 내에 있다. 제1 MR 강화층(24)이 사용되지 않는 경우에는, MR 비에 약간의 감소가 있더라도, 제조 공정 단계들의 수의 감소가 수반된다.

비자성층(25)는 구리에 의해, 또는 구리에 1 내지 약 20% 정도 Ag를 첨가하여 형성된 재료에 의해, 또는 구리에 1 내지 약 20% 정도 Re를 첨가하여 형성된 재료에 의해 만들어질 수 있고, 그 막 두께는 양호하게는 2 내지 3 nm 범위 내에 있다.

제2 MR 강화층(26)은 Co, NiFeCo, FeCo 등과 같은 재료로 만들어질 수 있고, 이 층의 막 두께는 약 0.5 내지 2 nm 범위 내에 있다.

제2 MR 강화층(26)이 사용되지 않는 경우에는, MR 비에 약간의 감소가 있더라도, 제조 공정 단계들의 수의 감소가 수반된다.

제2 강자성층(27)은 NiFe, NiFeCo, CoZr 재료, FeCoB, 센더스트, 질화철 재료, FeCo 등과 같은 재료로 만들어질 수 있고, 그 막 두께는 양호하게는 약 1 내지 10 nm 범위 내에 있다.

Ta, Hf 또는 Zr 등의 fcc 구조를 갖는 재료로 하부층(20)을 만들므로써, 제1 및 제2 강자성층(23 및 27)이 NiFe 또는 NiFeCo에 기초한 재료로 만들어지는 경우에, 제1 및 제2 강자성층(23, 27) 및 비자성층(25)의 결정 구조가 개선되고 MR 비가 개선된다.

보호층(28)은 Al, Si, Ta 및 Ti의 군으로부터 선택된 1개 이상의 부재로 구성되는 산화물 또는 질화물 또는 그의 합금으로 만들어질 수 있고, 또는 Cu, Au, Ag, Ta, Hf, Zr, Ir, Si, Pt, Ti, Cr, Al 및 C, 또는 2개 이상 부재의 합금 또는 혼합물로 구성되는 군의 부재들 중 하나로 만들어질 수 있다.

이들 재료를 사용하므로써 부식에 대한 저항이 향상되더라도, 이들이 사용되지 않으면, 제조 공정 단계들의 수의 감소가 수반된다.

먼저, 도 5에 도시된 구성과 층 재료 및 두께를 갖는 자기저항 효과 소자가 제조된다. 이 소자에서 NiO 막 두께에 대한 소자 MR 비의 관계가 도 6에 도시된다.

NiO 막 두께가 감소되면, MR 비는 10 nm의 막 두께에서 거의 0일 때까지 강하된 후에, 60 nm의 막 두께까지 거의 변화가 없음을 나타낸다. 자기저항 효과 소자로서 이러한 소자를 사용하는 것을 알 수 있고, NiO의 막 두께는 10 nm보다 커야 한다.

다음, 도 7에 도시된 구성과 층 재료 및 두께를 갖는 자기저항 효과 소자가 제조된다. 이러한 경우에 있어서, 소자 보자력 Hc, 교환 결합 자계 Hex 및 (NixFe1-x)y01-y 층 막 두께 간의 관계가 도 8에 도시된다.

중간층 막 두께가 증가함에 따라, Hc는 단조롭게 증가한 후에 2 nm 때까지 변하지 않은 상태로 유지된다.

Hex의 경우에, 중간층 막 두께가 증가하면, Hex는 감소된 후에 1.5 nm의 범위에서 최고치에 도달한다.

He가 3 nm의 범위에서 Hex보다 크게 성장하기 때문에, 중간층의 막 두께를 적절히 3 nm 또는 그 이하로 만들 수 있음을 알 수 있다.

다음, 도 9에 도시된 구성과 층 재료 및 두께를 갖는 자기저항 효과 소자가 제조된다. 이러한 경우에 있어서, 도 10은 NiO 층의 (Ni 원자수) / (Ni 원자수 + O 원자수)의 비와 교환 결합 자계 Hex 간의 관계를 도시한다. 0.3 내지 0.7 범위 내에서, Hex는 60 Oe 또는 그 이상이고, 그 범위가 적절함을 알 수 있다.

이 실시예에서, 중간층이 산화 니켈과 산화철의 혼합물로 만들어지더라도, NiO 층과 제1 강자성층 간에 코발트 산화층을 유입하는 것이 효과적일 수 있어, 제1 강자성층의 보자력 He를 감소시켜 R-H 루프의 히스테리시스를 작게 만들 수 있게 한다.

반면에, 산화 니켈과 산화철의 혼합물이 NiO 층과 제1 강자성층 사이에 유입되면, NiO 층 및 산화 니켈과 산화철의 혼합물로 만들어진 층에 의해 형성된 층들의 니일 포인트(Neel point)는 감소되지 않는다.

따라서, 도 34에 도시된 바와 같이, 우수한 내열 특성을 갖는 중간층은 고온에서도 효율적으로 작용하는 반강자성층의 시점에서부터 산화 코발트층을 내부에 유입시키기 보다는, 산화 니켈과 산화철의 혼합물을 NiO 층과 제1 강자성층 사이에 유입시키므로써 만들어질 수 있다.

더욱이, 도 9에 도시된 구성과 층 재료 및 두께를 갖는 자기저항 효과 소자가 제조된다.

도 35는 NixFe1-x)y01-y 층 막의 (O 원자수) / (Ni 원자수 + Fe 원자수 + O 원자수)의 비와 보자력 Hc와 교환 결합 자계 Hex 간의 관계를 도시한다.

도 35에 도시된 바와 같이, NixFe1-x)y01-y 층 막의 (O 원자수) / (Ni 원자수 + Fe 원자수 + O 원자수)의 비는 양호하게는 자기저항 효과 소자 내에서 0.1 내지 0.5로 정의되는데, 그 이유는 교환 결합 자계 Hex의 값이 이 영역 내에서 보자력 Hc의 값을 초과하기 때문이다.

다음, 도 9에 도시된 구성과 층 재료 및 두께를 갖는 자기저항 효과 소자가 제조되고, NiO 막 형성 직전의 표면 거칠기, 보자력 Hc 및 교환 결합 자계 Hex 간의 관계에 대해서 조사가 행해지며, 그 결과는 도 11에 도시된다.

표면 거칠기가 증가하면, Hc는 증가하고, 반면에 Hex는 감소된다. 자기저항 효과 소자로서 사용하기에 바람직한, 조건 Hex > Hc를 만족시키는 영역은 표면 거칠기가 10 nm 이하임을 알 수 있다.

알루미나 하부층, 30 nm의 NiO 층, 1.2 nm의 NiFeO 층, 4 nm의 제1 강자성층, 2.5 nm의 구리층, 6 nm의 제2 강자성층, 및 1.5 nm의 Ta 보호층을 갖는 구성의 자기저항 효과 소자의 다음 원형이 제조되고, 다양한 재료들이 제1 및 제2 강자성층에 사용되며, 각각의 MR 비는 도 12에 도시된다.

다음, 비자성층으로서 사용된 구리에 여러 다른 소자들을 추가하는 경우의 부식 전위가 측정되고, 그 결과는 도 13에 도시된다. 소자들 중 어느 한 소자에 있어서, 부식 전위의 증진이 있었다.

다음, 도 14에 도시된 구성을 갖는 자기저항 효과 소자가 제조되고, 구리에 첨가된 Ag 양이 변하며, 1시간 동안의 처리가 MR 비를 50% 감소시키는 열처리 온도 T는 각각의 첨가된 양에 대해 결정된다. 온도 T는 첨가물 Ag의 양이 증가함에 따라 단조롭게 증가함을 알 수 있고, 이는 도 15에 도시된다.

다음, 도 14에 도시된 구성을 갖는 자기저항 효과 소자가 제조되고, 구리에 첨가된 Re 양이 변하며, 1시간 동안의 처리가 MR 비를 50% 감소시키는 열처리 온도 T는 각각의 첨가된 양에 대해 결정된다.

온도 T는 첨가물 Re의 양이 증가함에 따라 단조롭게 증가함을 알 수 있고, 이는 도 16에 도시된다.

다음, 제1 및 제2 강자성층의 용이축들 사이에 형성된 각 q와 제2 강자성층의 보자력 간의 관계에 대해서 조사가 행해지고, 그 결과는 도 17에 도시된다. 도 14에 도시된 막 구성은 이 경우에 사용된다.

각 q가 증가함에 따라, Hc는 단조롭게 감소되고, 이는 70 내지 90도 범위에서 1 Oe 이하로 떨어진다. 이 범위는 소자의 히스테리시스를 감소시키고 헤드의 바크 하우젠 노이즈를 감소시키기에 가장 바람직한 범위이다.

다음, 도 3 및 도 4에 도시된 자기저항 효과 소자의 제조 방법이 설명된다.

미리 준비된 기판/산화 니켈/NiFe 적층은 열처리되어, 산화 니켈과 NiFe 사이에 산화 니켈과 산화철의 혼합물층을 형성한다. 그 다음, 비자성층, 제2 강자성층 또는 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 및 제2 강자성층이 형성된 후에, 열처리 방법으로 자기저항 효과 소자를 형성한다.

도 18은 막 두께가 5.0 nm인 NiFe가 막 두께가 50.0 nm인 NiO와 그 다음 막 두께가 3.0 nm인 NiFe가 스퍼터링 방법에 의해 기판 상에 형성되고, 각각의 열처리 온도에서 열처리된 후에, 막 두께가 1.0 nm인 코발트, 막 두께가 2.6 nm인 구리, 막 두께가 1.0 nm인 코발트와 그 다음 막 두께가 5.0 nm인 NiFe가 스퍼터링 방법에 의해 성막 되는 경우에 교환 결합 자계 Hex와 열처리 온도 간의 관계를 도시한다.

도 19는 자기저항 변화비와 열처리 온도 간의 관계를 도시한다. 도 20은 중간층 막 두께와 열처리 온도 간의 관계를 도시한다. 도 21은 중간층 막 조성과 열처리 온도 간의 관계를 도시한다.

열처리 온도가 증가함에 따라서 Hex가 증가하여 180℃의 영역에서 피크에 도달한 후 점차 감소한다. 80℃에서 400℃ 까지는 Hex는 60 Oe 이상이다. 열처리 온도가 변할때에도 자기저항 변화비는 전혀 변하지 않는다. 증간층의 막 두께는 열처리 온도의 증가에 따라서 단조롭게 증가한다.

O 원자/(Ni 원자 + Fe 원자 + O 원자) 수의 비는 열처리 온도가 증가함에 따라서 단조롭게 증가하기 시작하여 180℃의 영역에서 피크에 도달한 후 감소한다.

자기저항 변화비와 교환 자계 결합을 고려할 때, 80 내지 400℃의 열처리 온도 범위가 적절하다는 것을 알수 있다.

기판, 니켈 산화 재료, NiFe, 비자성층, 및 제2 강자성층으로 구성되거나 또는 기판, 니켈 산화 재료, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 및 제2 강자성층으로 구성되는 적층을 제조한 후에, 자기저항 효과 소자를 제조하기 위하여 열처리 방법을 이용하였다.

도 22는 막 두께 50nm의 NiO, 막 두께 3.0nm의 NiFe, 막 두께 1.0nm의 코발트, 막 두께 2.6 nm의 구리, 막 두께 1.0nm의 코발트, 및 막 두께 5.0nm의 NiFe를 언급한 순서대로 기판 상에 스퍼터한 후에 각각의 열처리 온도롤 열처리하는 경우에 대한 교환 결합 자계 Hex와 열처리 온도의 관계를 도시하고 있다.

이들 결과는 열처리 온도의 증가에 따라 Hex가 증가하여 180℃의 영역에서 피크에 도달한 후 점차 감소하는 것을 보여준다.

80 내지 350 ℃의 범위에서는 Hex는 60 Oe 보다 크다.

자기저항 변화비는 열처리 온도가 220℃가 될 때까지 증가하여도 변하지 않으나 이 온도에서는 급격히 감소한다.

자기저항 변화비가 5% 이상인 열처리 온도의 범위는 50℃ 내지 300℃이다. 그러므로, 교환 결합 자계 및 자기저항 변화비를 고려해 보면, 제조 방법의 경우에, 50℃ 내지 300℃ 범위의 열처리 온도가 적절하다는 것을 알 수 있다.

다음에는, 도 2에 도시된 구성, 재료, 및 막 두께를 이용하여 재생 헤드를 제조하였다. 이 제조 공정에서는, 도 25에 도시된 바와 같은 구성을 갖고 있는 자기저항 효과 소자를 이용하였다.

도 26은 상부 갭 층 및 하부 갭 층 막 두께가 변할 때 교점과 제1 강자성층 막 두께 간의 관계를 도시하고 있고, 도 27은 교점이 0.5로 주어진 제1 강자성층의 두께와 상부 갭 층 및 하부 갭 층의 전체 두께 간의 관계를 도시하고 있다.

여기서 이용되는 갭 길이는 상부 갭 층과 하부 갭 층의 막 두께의 합이다. 이 경우에, 상부 갭 층과 하부 갭 층의 막 두께는 동일하게 만들었고, 제2 강자성층 막 두께는 6nm로 유지하였다. 도 28에는 교점이 정의되어 있다.

교점은 제1 강자성층 막 두께의 증가에 따라 감소하였다. 0.5의 교점을 제공한 제1 강자성층의 막 두께는 하부 갭 층 및 상부 갭 층의 막 두께의 증가에 따라서 선형으로 증가하는데, 모든 경우에 있어서 10nm 이하였다.

도 29는 상부 갭 층과 하부 갭 층의 막 두께가 변할 때 교점과 제2 강자성층의 막 두께 간의 관계를 도시하고 있으며, 도 30은 0.5의 교점을 제공하는 제2 강자성층의 막 두께와 상부 갭 층 및 하부 갭 층의 막 두께 간의 관계를 도시하고 있다.

이 경우에, 상부 갭 층과 하부 갭 층의 막 두께는 동일하게 하였고 제2 강자성층의 막 두께는 6 nm로 유지하였다. 도 28에는 교점에 대한 정의를 도시하고 있다.

교점은 제2 강자성층 막 두께의 증가에 따라 감소하였다. 0.5의 교점을 제공하는 제2 강자성층의 막 두께는 하부 갭 층 및 상부 갭 층의 막 두께의 증가에 따라 선형으로 감소하였으나 이는 모든 경우에 있어서 10 nm이하이다.

도 31은 구리 비자성층 막 두께가 변한 경우에 대한 자기저항 효과 소자의 MR 비를 도시하고 있다. 2 내지 3 nm의 비자성층 막 두께에서 MR 비가 5%을 초과하므로 이 두께는 적절한 막 두께가 된다.

도 32는 소자 높이와 출력 전압 간의 관계를 도시하고 있다.

기가비트 급의 기록 밀도를 갖고 있는 하드 디스크를 구동시키기 위해서는, 약 400 ㎶의 출력 전압이 요구될 지라도, 1 ㎛ 이하의 소자 높이에서 출력 전압이 400 ㎷ 보다 크므로 소자 높이에 대한 바람직한 범위는 1 ㎛ 이하가 됨을 알 수 있을 것이다.

도 33은 기록 및 재생을 위한 선형 중간 속도가 10 m/초인 경우 5 내지 100 nm 범위의 반강자성층 막 두께에 대한 출력 신호 반감 폭을 도시하고 있다.

2 Gb/inch2보다 큰 높은 기록 밀도를 성취하기 위해서는, 25 ns 이하의 출력 신호 반감 폭(도시안됨)이 필요하다. 이러한 조건은 반강자성층의 막 두께가 30 nm 이하일 때 만족됨을 알 수 있다.

다음에는, 본 발명이 적용되는 자기 디스크 장치를 설명하기로 한다. 자기 디스크 장치는 베이스의 상부에 있는 3개의 자기 디스크, 헤드 구동 회로, 신호 처리 회로, 및 베이스의 뒷 쪽에서 하우징되는 입력/출력 인터페이스를 갖고 있다. 32-비트 버스 라인은 외부로의 접속을 위해 이용된다.

디스크의 각 사이드에는 6개의 헤드가 배치되어 있다. 이 장치는 또한 헤드를 구동하기 위한 로터리 작동기와 이에 관련된 구동 회로 및 제어 회로와, 스핀들을 회전식으로 구동시키기 위해 직결합된 모터를 구비하고 있다.

디스크 직경은 46 mm이고, 그의 데이타 표면의 직경 범위는 20 내지 40 nm이다. 내장형 서보 시스템이 사용되며, 서보 표면은 이용되지 않기 때문에 고 밀도를 성취하는 것이 가능하다. 이 장치는 소형 컴퓨터를 위한 외부 메모리 장치로서 직결합될 수 있다.

입력/출력 인터페이스는 5 내지 20 메가바이트/초의 범위의 전송율을 갖고 있는 버스 라인의 수용을 가능하게 해주는 캐시 메모리를 갖고 있다.

외부 제어기를 제공하여 이 제어기에 다수의 장치를 접속하는 것이 가능하므로, 고용량 자기 디스크 장치를 구성할 수 있다.

실드형 자기저항 효과 소자로서 본 발명에 따른 자기저항 효과 소자를 구성하는 것이 가능하며, 여기서 자기저항 효과 소자의 상부와 저부는 고투자율 연자성 재료 사이에서 중간 절연층으로 샌드위치되어 있다. 본 발명에 따른 자기저항 효과 소자를 갖고 있는 자기저항 효과 센서, 이 자기저항 효과 센서를 통하여 통과하는 전류를 발생시키기 위한 수단, 및 검출된 자계에 대한 함수로서 상기 자기저항 효과 센서의 저항율의 변화를 검출하기 위한 수단을 갖고 있는 자기저항 검출 시스템을 구성하는 것이 가능하다.

또한, 데이타 기록을 위한 복수의 트랙을 갖고 있는 자기 저장 매체, 이 자기 저장 매체에 데이타를 기록하기 위한 자기 기록 시스템, 상기 자기저항 효과 검출 시스템, 및 상기 자기저항 효과 검출 시스템과 상기 자기 기록 시스템을 상기 자기 저장 매체의 선택된 트랙으로 이동시키기 위한 목적으로 상기 자기저항 효과 검출 및 상기 자기 기록 시스템에 링크되어 있는 작동기 수단을 갖고 있는 자기 저장 시스템을 구성하는 것이 가능하다.

본 발명에 따른 자기저항 효과 소자 및 이 소자의 제조 방법에 따르면, 반강자성층으로 부터 정해진 층으로 인가되는 교환 결합 자계는 클 뿐만 아니라 정해진 층의 보자력은 작아서, R-H 루프에 히스테리시스가 거의 없으므로 재생 특성이 양호해진다. 이 결과 예를 들어 내부식성, 교환 결합 자계, 히스테리시스 특성, MR 비, 교점, 및 출력 신호 반감 폭이 향상된다.

Claims

자기저항 효과 소자에 있어서, 적어도

반강자성층;

중간층;

제1 강자성층;

비자성층; 및

제2 강자성층을 포함하며,

상기 반강자성층은 산화 니켈로 이루어지고, 상기 중간층은 산화 니켈과 산화철의 혼합물로 이루어지는 것을 특징으로 하는 자기저항 효과 소자.
자기저항 효과 소자에 있어서, 적어도

반강자성층;

중간층;

제1 강자성층;

제1 MR 강화층;

비자성층;

제2 MR 강화층; 및

제2 강자성층을 포함하며,

상기 반강자성층은 산화 니켈로 이루어지고, 상기 중간층은 산화 니켈과 산화철의 혼합물로 이루어지는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 중간층의 막 두께는 0.1 내지 3.0 nm의 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 중간층의 막 두께는 0.1 내지 3.0 nm의 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 반강자성층의 (Ni 원자 수)/(Ni 원자 수 + O 원자 수)는 0.3 내지 0.7 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서,

상기 반강자성층의 (Ni 원자 수)/(Ni 원자 수 + O 원자 수)는 0.3 내지 0.7 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 중간층의 (O 원자 수)/(Ni 원자 수 + Fe 원자 수 + O 원자 수)는 0.1 내지 0.5 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 중간층의 (O 원자 수)/(Ni 원자 수 + Fe 원자 수 + O 원자 수)는 0.1 내지 0.5 범위 내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 산화 니켈의 표면 거칠기는 10 nm 이하인 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 산화 니켈의 표면 거칠기는 10 nm 이하인 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 제1 강자성층 및 상기 제2 강자성층은 NiFe 또는 NiFeCo를 주성분으로 하는 재료로 이루어진 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 제1 강자성층은 코발트 또는 CoFe를 주성분으로 하는 재료로 이루어지고, 상기 제2 강자성층은 NiFe 또는 NiFeCo를 주성분으로 하는 재료로 이루어진 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 제1 강자성층은 코발트 또는 CoFe를 주성분으로 하는 재료로 이루어지고, 상기 제2 강자성층은 NiFe 또는 NiFeCo를 주성분으로 하는 재료로 이루어진 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 반강자성층에 Pd, Al, Cu, Ta, In, B, Nb, Hf, Mo, W, Re, Ru, Rh, Ga, Zr, Ir, Au 및 Ag로 이루어진 그룹으로부터 선택된 하나 이상의 재료를 첨가하는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 반강자성층에 Pd, Al, Cu, Ta, In, B, Nb, Hf, Mo, W, Re, Ru, Rh, Ga, Zr, Ir, Au 및 Ag로 이루어진 그룹으로부터 선택된 하나 이상의 재료를 첨가하는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 비자성층에 Cu, Ag 및 Au로 이루어진 그룹으로부터 선택된 하나 이상의 재료를 사용하는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 비자성층에 Cu, Ag 및 Au로 이루어진 그룹으로부터 선택된 하나 이상의 재료를 사용하는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 비자성층에 사용되는 재료는 구리 단독, Ag가 첨가된 구리 및 Re가 첨가된 구리로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 비자성층에 사용되는 재료는 구리 단독, Ag가 첨가된 구리 및 Re가 첨가된 구리로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 상기 제1 강자성층과 상기 제2 강자성층의 자화 용이축 간의 각은 70도 내지 90도 범위내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 상기 제1 강자성층과 상기 제2 강자성층의 자화 용이축 간의 각은 70도 내지 90도 범위내에 있는 것을 특징으로 하는 자기저항 효과 소자.
제1항에 있어서, 전체 높이는 1㎛ 이하이고, 상기 제1 강자성층과 상기 제2 강자성층의 막 두께는 10 nm 이하이며, 상기 비자성층의 막 두께는 2 nm 이상이지만 3 nm를 초과하지 않으며, 상기 반강자성층의 막 두께는 30 nm 이하인 것을 특징으로 하는 자기저항 효과 소자.
제2항에 있어서, 전체 높이는 1㎛ 이하이고, 상기 제1 강자성층과 상기 제2 강자성층의 막 두께는 10 nm 이하이며, 상기 비자성층의 막 두께는 2 nm 이상이지만 3 nm를 초과하지 않으며, 상기 반강자성층의 막 두께는 30 nm 이하인 것을 특징으로 하는 자기저항 효과 소자.
적어도 반강자성층, 중간층, 제1 강자성층, 비자성층, 및 제2 강자성층을 포함하는 자기저항 효과 소자의 제조 방법에 있어서,

산화 니켈과 NiFe를 기판에 연속해서 적층시킨 후에, 80℃ 내지 400℃의 온도 범위 내에서 열처리를 행하여, 상기 반강자성층, 상기 중간층 및 상기 제1 강자성층을 형성하는 것을 특징으로 하는 자기저항 효과 소자 제조 방법.
적어도 반강자성층, 중간층, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 및 제2 강자성층을 포함하는 자기저항 효과 소자를 제조하는 방법에 있어서,

산화 니켈과 NiFe를 기판에 연속해서 적층시킨 후에, 80℃ 내지 400℃의 온도 범위 내에서 열처리를 행하여, 상기 반강자성층, 상기 중간층, 및 상기 제1 강자성층을 형성하는 것을 특징으로 하는 자기저항 효과 소자 제조 방법.
적어도 반강자성층, 중간층, 제1 강자성층, 비자성층, 및 제2 강자성층을 포함하는 자기저항 효과 소자를 제조하는 방법에 있어서,

적어도 산화 니켈, NiFe 및 상기 비자성층을 기판에 연속해서 적층시킨 후에, 80℃ 내지 300℃의 온도 범위 내에서 열처리를 행하여, 상기 반강자성층, 상기 중간층, 및 상기 제1 강자성층을 형성하는 것을 특징으로 하는 자기저항 효과 소자 제조 방법.
적어도 반강자성층, 중간층, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 및 제2 강자성층을 포함하는 자기저항 효과 소자를 제조하는 방법에 있어서,

적어도 산화 니켈, NiFe 및 상기 비자성층을 기판에 연속해서 적층시킨 후에, 80℃ 내지 300℃의 온도 범위 내에서 열처리를 행하여, 상기 반강자성층, 상기 중간층, 및 상기 제1 강자성층을 형성하는 것을 특징으로 하는 자기저항 효과 소자 제조 방법.
적어도 반강자성층, 중간층, 제1 강자성층, 제1 MR 강화층, 비자성층, 제2 MR 강화층, 및 제2 강자성층을 포함하는 자기저항 효과 소자를 제조하는 방법에 있어서,

산화 니켈, NiFe 및 상기 제1 MR 강화층을 기판에 연속해서 적층시킨 후에, 80℃ 내지 300℃의 온도 범위 내에서 열처리를 행하여, 상기 반강자성층, 상기 중간층, 및 상기 제1 강자성층을 형성하는 것을 특징으로 하는 자기저항 효과 소자 제조 방법.