KR100272591B1 - Method of fabricating ferroelectric capacitor - Google Patents
Method of fabricating ferroelectric capacitor Download PDFInfo
- Publication number
- KR100272591B1 KR100272591B1 KR1019980038742A KR19980038742A KR100272591B1 KR 100272591 B1 KR100272591 B1 KR 100272591B1 KR 1019980038742 A KR1019980038742 A KR 1019980038742A KR 19980038742 A KR19980038742 A KR 19980038742A KR 100272591 B1 KR100272591 B1 KR 100272591B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask
- etching
- ferroelectric
- ruo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Abstract
강유전체 커패시터 제조방법에 관한 것으로, 기판 위에 RuO2로 이루어진 식각 정지층, 하부전극, 강유전체층, 상부전극, Ru, Cr 중 어느 하나로 이루어진 마스크층을 순차적으로 형성하고, 마스크층을 소정 형상으로 패터닝한 다음, 상부전극, 강유전체층, 하부전극을 한 번에 식각하여 RuO2식각 정지층을 노출시킨 후, 노출된 RuO2식각 정지층 및 마스크층을 제거함으로써, 단차의 존재 유무와 상관 없이 용이하게 강유전체 커패시터를 제작할 수 있으며, 공정이 간단하다.A method of manufacturing a ferroelectric capacitor, comprising: sequentially forming a mask layer including any one of an etch stop layer, a bottom electrode, a ferroelectric layer, an upper electrode, Ru, and Cr made of RuO 2 on a substrate, and patterning the mask layer into a predetermined shape next, the upper electrode, ferroelectric layer, and by then using a lower electrode etched at a time exposing the RuO 2 etching stop layer, remove the exposed RuO 2 etching stop layer and a mask layer, easily, regardless of the presence or absence of the step ferroelectric Capacitors can be fabricated and the process is simple.
Description
본 발명은 커패시터에 관한 것으로, 특히 강유전체 커패시터 제조방법에 관한 것이다.The present invention relates to a capacitor, and more particularly to a method of manufacturing a ferroelectric capacitor.
최근 P(L)ZT 박막은 강유전체 비휘발성 메모리(Ferroelectric Random Access Memory ; FRAM)와 같은 메모리 소자에 응용하기 위하여 널리 연구되고 있다.Recently, P (L) ZT thin films have been widely studied for application to memory devices such as ferroelectric random access memory (FRAM).
PZT 박막의 제작을 위해서는 고온의 산소 분위기를 겪어야 하므로 산소 분위기에서 안정한 Pt와 같은 금속이나 RuO2및 IrO2와 같은 산화물이 전극 재료로 널리 이용되고 있다.Since the PZT thin film must be subjected to a high temperature oxygen atmosphere, metals such as Pt or oxides such as RuO 2 and IrO 2 that are stable in an oxygen atmosphere are widely used as electrode materials.
FRAM 제작을 위해서는 전극 및 강유전체 박막을 형성하는 기술과 이것을 식각하는 기술이 필수적이다.In order to fabricate FRAM, a technique of forming an electrode and a ferroelectric thin film and etching thereof is essential.
PZT 박막과 Pt 박막 등의 건식식각에 대한 연구가 일부 진행되어 왔으나 식각속도가 낮고 PR(photoresist)과의 식각 선택성이 극히 나쁘며 식각 후 식각 경계면에 발생하는 펜스(fence)로 인해 FRAM용 커패시터 제작에 어려움이 있다.Some studies on dry etching of PZT thin film and Pt thin film have been conducted, but due to low etching speed, extremely poor etching selectivity with PR (photoresist), and fence at the etching interface after etching, There is difficulty.
식각 선택성의 확보를 위하여 이산화규소(SiO2)를 식각 마스크로 이용하여 커패시터를 제작하는 연구가 일부 진행되었으나 FRAM용 커패시터를 제작하기 위한 충분한 식각 선택성을 확보하지 못했다(Pt박막과 이산화규소와의 식각 선택성
따라서, 식각 선택성이 우수하고 식각후 펜스가 발생하는 것을 억제할 수 있는 적절한 식각 마스크에 대한 연구가 요구된다.Therefore, there is a need for a research on an appropriate etching mask that is excellent in etching selectivity and capable of suppressing occurrence of a fence after etching.
도 1은 대표적인 FRAM 구조를 보여주는 도면으로서, 도 1과 같은 구조는 CMOS 공정을 통하여 트랜지스터(transister)구조를 형성하는 공정과 강유전체 커패시터를 제작하는 공정 등을 통하여 구현된다.FIG. 1 is a diagram illustrating a representative FRAM structure. The structure shown in FIG. 1 is implemented through a process of forming a transistor structure through a CMOS process and a process of manufacturing a ferroelectric capacitor.
그러나, 실제 CMOS 공정을 이용하여 트랜지스터를 제작할 때, CMP(chemical mechanical polishing)공정을 사용하지 않으면 도 2에 도시된 바와 같이 두껍게 형성된 필드 옥사이드(field oxide)로 인하여 액티브(active) 영역(b)과 필드(field) 영역(a)간에 큰 단차가 형성된다.However, when fabricating a transistor using an actual CMOS process, unless the chemical mechanical polishing (CMP) process is used, the active region b and the active region b may be formed due to the thickly formed field oxide as shown in FIG. 2. A large step is formed between the field regions a.
졸-겔(sol-gel)법에 의하여 PZT 박막을 제작할 때, 이러한 단차로 인하여 박막 두께의 불균일성이 초래된다.When the PZT thin film is manufactured by the sol-gel method, such a step causes unevenness of the thin film thickness.
일반적으로 졸-겔법에 의한 PZT 박막의 도포는 스핀 코팅(spin coating)에 의하여 이루어진다.In general, the coating of the PZT thin film by the sol-gel method is performed by spin coating.
스핀 코팅에 의하여 박막을 도포하면 단차의 골 부분에서는 박막이 두껍게 형성되고 산 부분에서는 박막이 거의 형성되지 않는 현상이 발생한다.When the thin film is applied by spin coating, a thin film is formed in the valley portion of the step, and a thin film is hardly formed in the acid portion.
이러한 박막 두께 차이는 박막을 식각할 때, 몇가지 문제점을 유발한다.This thin film thickness difference causes some problems when etching the thin film.
PZT 박막을 식각할 때, 박막 두께가 얇은 단차의 산 부분에 있는 PZT 박막의 식각이 완료된 후에도 단차의 골 부분에는 PZT 박막이 두껍게 잔류하게 된다.When the PZT thin film is etched, the PZT thin film remains thickly in the valley portion of the step even after the etching of the PZT thin film in the hill of the thin step is completed.
단차의 골 부분에 있는 잔류 PZT 박막을 식각할 때, 단차의 산 부분에 있는 BPSG(Boron Phosphorus Silicate Glass)와 하부 전극도 심하게 식각된다.When etching the residual PZT thin film in the stepped valley, the BPSG (Boron Phosphorus Silicate Glass) and the lower electrode in the stepped mountain are also etched severely.
일반적으로 PZT 박막을 식각할 때, 사용하는 Cl2/CF4가스 분위기에서는 BPSG가 PZT 박막에 비해서 더욱 빠른 속도로 식각되게 되므로 BPSG의 과도 식각 문제는 더욱 심각하게 된다.In general, when etching a PZT thin film, the transient etching problem of the BPSG becomes more serious because the BPSG is etched at a higher speed than the PZT thin film in the Cl 2 / CF 4 gas atmosphere.
게다가 메모리의 고집적화를 위하여 셀의 면적이 감소하게 되면 단차의 골 부분에 있는 PZT 박막의 식각 속도가 단차의 산에 있는 PZT 박막에 비해서 느려져 단차의 골 부분에 있는 PZT 박막의 식각은 더욱 어려워지게 된다.In addition, when the cell area is reduced for higher memory density, the etching rate of the PZT thin film in the valley of the step is slower than that of the PZT thin film in the step of the step, and the etching of the PZT thin film in the valley of the step becomes more difficult. .
이러한 문제를 해결하기 위하여 BPSG를 증착한 후 PZT 박막을 이용한 커패시터를 형성하기 전에 CMP(Chemical Mechanical Polishing)을 이용하여 형성된 단차를 평탄화하는 공정을 수행하였지만, CMP 공정은 공정단가가 높고 아직 양산에 적용하기에는 공정 조건이 완전히 확립되지 않은 문제점이 있었다.In order to solve this problem, the step of flattening the step formed by using CMP (Chemical Mechanical Polishing) after depositing BPSG and before forming the capacitor using PZT thin film was carried out, but the CMP process has high process cost and is still applied to mass production. There was a problem that the process conditions were not fully established.
본 발명은 이와 같은 문제들을 해결하기 위한 것으로, 식각 선택성이 우수한 Ru 또는 Cr을 사용하여 전극 및 강유전체를 식각하고 RuO2를 식각 정지층으로 사용함으로써, 단차의 유무에 상관 없이 용이하게 안정된 커패시터를 제조할 수 있는 강유전체 커패시터 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve these problems, by using the Ru or Cr excellent etching selectivity to etch the electrode and the ferroelectric and using RuO 2 as an etch stop layer, to easily produce a stable capacitor with or without step It is an object of the present invention to provide a method for manufacturing a ferroelectric capacitor.
도 1은 일반적인 Fe-RAM 구조를 보여주는 도면1 shows a general Fe-RAM structure
도 2는 단차가 있는 영역에 형성된 강유전체 커패시터를 보여주는 도면2 shows a ferroelectric capacitor formed in a stepped region
도 3a 내지 3e는 본 발명에 따른 강유전체 커패시터 제조공정을 보여주는 도면3a to 3e is a view showing a ferroelectric capacitor manufacturing process according to the present invention
도 4a 및 도 4b는 RuO2식각 정지층을 사용한 본 발명과 RuO2식각 정지층이 없는 종래 기술을 비교한 도면Figures 4a and 4b is a graph comparing the present invention and RuO 2 prior art there is no etch stop layer using the etch stop layer RuO 2
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11 : 기판 12 : 실리콘 산화막11 substrate 12 silicon oxide film
13 : 식각 정지층 14 : 하부 전극13 etch stop layer 14 lower electrode
15 : 강유전체층 16 : 상부 전극15 ferroelectric layer 16 upper electrode
17 : 마스크층 18 : Ti층17: mask layer 18: Ti layer
본 발명에 따른 강유전체 커패시터 제조방법의 특징은 기판 위에 RuO2로 이루어진 식각 정지층을 형성하고, 식각 정지층 위에 하부전극, 강유전체층, 상부전극을 순차적으로 형성하거나 또는 강유전체층, 상부전극을 순차적으로 형성하는 제 1 단계와, 상부전극 위에 Ru, Cr 중 어느 하나로 이루어진 마스크층을 형성하고, 마스크층을 소정 형상으로 패터닝하는 제 2 단계와, 상부전극, 강유전체층, 하부전극을 한 번에 식각하여 RuO2식각 정지층을 노출시키는 제 3 단계와, 노출된 RuO2식각 정지층 및 마스크층을 제거하는 제 4 단계로 이루어지는데 있다.The ferroelectric capacitor manufacturing method according to the present invention is characterized by forming an etch stop layer made of RuO 2 on a substrate, and sequentially forming a lower electrode, a ferroelectric layer, and an upper electrode on the etch stop layer, or sequentially forming a ferroelectric layer and an upper electrode. Forming a mask layer formed of Ru or Cr on the upper electrode, patterning the mask layer into a predetermined shape, and etching the upper electrode, the ferroelectric layer, and the lower electrode at once. RuO claim is through interaction fourth step of removing the exposed etching stop layer and a mask layer RuO 2 and 3 to expose the second etch stop layer.
본 발명의 다른 특징은 패터닝된 Ti층을 마스크로 사용하여 Cl2/O2가스 분위기에서 상기 마스크층을 패터닝하는데 있다.Another feature of the present invention is to pattern the mask layer in a Cl 2 / O 2 gas atmosphere using a patterned Ti layer as a mask.
본 발명의 또 다른 특징은 포토레지스트를 마스크로 이용하여 Cl2/N2가스 분위기에서 상기 Ti층을 소정 형상으로 패터닝하는데 있다.Another feature of the present invention is to pattern the Ti layer into a predetermined shape in a Cl 2 / N 2 gas atmosphere by using a photoresist as a mask.
상기와 같은 특징을 갖는 본 발명에 따른 강유전체 커패시터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, the ferroelectric capacitor manufacturing method according to the present invention having the characteristics as described above are as follows.
본 발명의 개념은 Ru 또는 Cr 마스크층과 RuO2식각 정지층을 이용하여 상부전극, 강유전체층, 하부전극을 일괄적으로 식각함으로써, 단차에 영향을 받지 않고 공정을 단순화시키는데 있다.The concept of the present invention is to simplify the process without being affected by the step by collectively etching the upper electrode, the ferroelectric layer, and the lower electrode using the Ru or Cr mask layer and the RuO 2 etch stop layer.
도 3a 내지 3e는 본 발명에 따른 강유전체 커패시터 제조공정을 보여주는 도면으로서, 도 3a에 도시된 바와 같이, 먼저 기판(11) 위에 실리콘 산화막(12), RuO2식각 정지층(13), Pt/Ti 하부전극(14), PZT 강유전체층(15), Pt 상부전극(16), Ru 또는 Cr 마스크층(17), Ti층(18)을 순차적으로 형성한다.3A to 3E illustrate a process of manufacturing a ferroelectric capacitor according to the present invention. As shown in FIG. 3A, a silicon oxide film 12, a RuO 2 etch stop layer 13, and Pt / Ti are first formed on a substrate 11. The lower electrode 14, the PZT ferroelectric layer 15, the Pt upper electrode 16, the Ru or Cr mask layer 17, and the Ti layer 18 are sequentially formed.
여기서, 마스크층(17) 및 식각 정지층(13)의 두께는 식각될 막의 두께를 고려하여 결정한다.Here, the thicknesses of the mask layer 17 and the etch stop layer 13 are determined in consideration of the thickness of the film to be etched.
이어, 도 3b에 도시된 바와 같이 포토리소그래피 방법을 사용하여 Cl2/N2가스 분위기에서 Ti층(18)을 소정 형상으로 패터닝한다.Next, as shown in FIG. 3B, the Ti layer 18 is patterned into a predetermined shape in a Cl 2 / N 2 gas atmosphere using a photolithography method.
그리고, 도 3c에 도시된 바와 같이, 패터닝된 Ti층(18)을 마스크로 사용하여 Cl2/O2가스 분위기에서 마스크층(17)을 패터닝한 다음, 도 3d에 도시된 바와 같이 패터닝된 마스크층(17)을 마스크로 하고 Cl2, Cl2/CF2, Cl2가스 분위기를 순차적으로 이용함으로써, 상부전극(16), 강유전체층(15), 하부전극(14)을 일괄적으로 한 번에 식각하여 식각 정지층(13)을 노출시킨다.3C, the mask layer 17 is patterned in a Cl 2 / O 2 gas atmosphere using the patterned Ti layer 18 as a mask, and then the patterned mask as shown in FIG. 3D. By using the layer 17 as a mask and sequentially using a Cl 2 , Cl 2 / CF 2 , and Cl 2 gas atmosphere, the upper electrode 16, the ferroelectric layer 15, and the lower electrode 14 are collectively once By etching to expose the etch stop layer (13).
이어, 도 3e에 도시된 바와 같이, 노출된 식각 정지층(13) 및 마스크층(17)을 제거하여 강유전체 커패시터를 제작한다.3E, the ferroelectric capacitor is manufactured by removing the exposed etch stop layer 13 and the mask layer 17.
여기서, 식각 정지층(13)과 마스크층(17)은 Cl2/O2가스 분위기에서 제거된다.Here, the etch stop layer 13 and the mask layer 17 are removed in a Cl 2 / O 2 gas atmosphere.
이와 같이 제작된 본 발명의 강유전체 커패시터는 한 번에 식각 공정이 이루어지므로 공정이 간단하고 커패시터 하부 영역에 구조적으로 단차가 있다 할지라도 공정이 용이하다.Since the ferroelectric capacitor of the present invention manufactured as described above is etched at once, the process is simple and easy even if there is a structural step in the lower region of the capacitor.
그 이유는 Cl2, Cl2/CF2, Cl2가스 분위기를 순차적으로 사용하여 상부전극, 강유전체, 하부전극을 식각할 때, Cl2, Cl2/CF2, Cl2가스 분위기에서 식각 정지층과 마스크층에 사용되는 RuO2와 Ru 또는 Cr의 식각율이 매우 낮기 때문이다.The reason is that when the upper electrode, ferroelectric, and lower electrode are etched using the Cl 2 , Cl 2 / CF 2 , Cl 2 gas atmosphere sequentially, the etch stop layer in the Cl 2 , Cl 2 / CF 2 , Cl 2 gas atmosphere This is because the etching rate of RuO 2 and Ru or Cr used in the mask layer is very low.
즉, 하기의 표 1을 보면 이를 잘 알 수 있다.That is, it can be seen well from Table 1 below.
상기 표 1은 본 발명에서 사용된 식각 물질과 마스크 물질의 식각 속도를 나타낸 것으로, Cl2가스 분위기에서 Pt 박막을 식각할 때, Pt 박막과 마스크 물질인 Ru(또는 Cr) 사이의 높은 식각 선택성(약 3 ∼ 4.4)을 확보할 수 있었다.Table 1 shows the etching rates of the etching material and the mask material used in the present invention, when etching the Pt thin film in Cl 2 gas atmosphere, high etching selectivity between the Pt thin film and Ru (or Cr) (mask) About 3 to 4.4).
그리고, Cl2/CF2가스 분위기에서 PZT 박막을 식각할 때에도 PZT 박막과 마스크 물질인 Ru(또는 Cr) 사이의 높은 식각 선택성(약 4.5 ∼ 6.7)을 얻을 수 있었다.In addition, even when the PZT thin film was etched in a Cl 2 / CF 2 gas atmosphere, high etching selectivity (about 4.5 to 6.7) between the PZT thin film and Ru (or Cr) as a mask material was obtained.
이와 같이 Ru 또는 Cr을 식각 마스크로 사용할 때 높은 식각 선택성을 얻을 수 있었던 것은 Ru와 Cr의 경우, O2가스가 없으면 증발이 용이한 식각 부산물(etch by-product)이 형성되지 않기 때문이다.Thus, when using Ru or Cr as an etching mask, high etch selectivity was obtained because in the case of Ru and Cr, an etch by-product that is easy to evaporate without O 2 gas is not formed.
그러므로, Ru와 Cr의 식각을 위해서는 O2가스에서 식각되지 않는 마스크 물질이 필요하다.Therefore, the etching of Ru and Cr requires a mask material that is not etched in O 2 gas.
포토레지스트의 경우는 O2가스에 쉽게 식각되므로 사용할 수 없으므로 본 발명에서는 Cl2/O2가스 분위기에서 거의 식각되지 않는 Ti를 사용하여 Ru와 Cr을 식각한 결과 62 ∼ 70 정도의 높은 식각 선택성을 확보할 수 있었으며 Ti가 Ru와 Cr의 식각을 위한 좋은 마스크 재료가 된다는 것을 알 수 있었다.In the present invention, since the photoresist is easily etched in O 2 gas, it cannot be used. In the present invention, as a result of etching Ru and Cr using Ti which is hardly etched in a Cl 2 / O 2 gas atmosphere, a high etching selectivity of about 62 to 70 is obtained. It was found that Ti was a good mask material for etching Ru and Cr.
도 4a 및 도 4b는 RuO2식각 정지층을 사용한 본 발명과 RuO2식각 정지층이 없는 종래 기술을 비교한 도면으로서, 도 4a는 상부전극/강유전체층/하부전극을 일괄 식각한 경우를 비교한 도면이고, 도 4b는 Ru 마스크층을 제거한 후를 비교한 도면이다.Figures 4a and 4b are views comparing the present invention and RuO 2 prior art there is no etch stop layer with RuO 2 etching stop layer, Figure 4a is a comparison of the case of bulk etching the upper electrode / ferroelectric layer / lower electrode It is a figure and FIG. 4B is a figure compared after removing a Ru mask layer.
도 4a 및 도 4b에 도시된 바와 같이, RuO2식각 정지층을 사용하지 않은 종래의 경우는 심한 오버 에치(over etch)가 발생한다.As shown in FIGS. 4A and 4B, a severe over etch occurs in the conventional case without using the RuO 2 etch stop layer.
여기서는 MFM(Metal/Ferroelectric/Metal, Pt/PZT/Pt) 구조를 일괄 식각하는 공정을 보여주었지만 MF(Metal/Ferroelectric, Pt/PZT) 구조를 일괄 식각하는 경우에도 동일한 효과를 얻을 수 있다.Here, the process of batch etching the MFM (Metal / Ferroelectric / Metal, Pt / PZT / Pt) structures is shown, but the same effect can be obtained even when the MF (Metal / Ferroelectric, Pt / PZT) structures are collectively etched.
본 발명에 따른 강유전체 커패시터 제조방법에 있어서는 다음과 같은 효과가 있다.In the ferroelectric capacitor manufacturing method according to the present invention has the following effects.
첫째, 건식 식각 공정시 RuO2식각 정지층을 사용함으로써, 구조적으로 단차의 존재 유무와 상관 없이 용이하게 강유전체 커패시터를 제작할 수 있다.First, by using the RuO 2 etch stop layer in the dry etching process, it is possible to easily produce a ferroelectric capacitor regardless of the presence or absence of a step.
둘째, 전극 및 강유전체와의 식각 선택성이 우수한 Ru 또는 Cr을 마스크로 이용하여 일괄적으로 상부전극/강유전체층/하부전극을 식각할 수 있으므로 공정이 간단하다.Second, since the upper electrode / ferroelectric layer / lower electrode can be etched collectively using Ru or Cr having excellent etching selectivity with the electrode and the ferroelectric as a mask, the process is simple.
Claims (7)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038742A KR100272591B1 (en) | 1998-09-18 | 1998-09-18 | Method of fabricating ferroelectric capacitor |
| US09/339,211 US6277760B1 (en) | 1998-06-26 | 1999-06-24 | Method for fabricating ferroelectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038742A KR100272591B1 (en) | 1998-09-18 | 1998-09-18 | Method of fabricating ferroelectric capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000020226A KR20000020226A (en) | 2000-04-15 |
| KR100272591B1 true KR100272591B1 (en) | 2000-11-15 |
Family
ID=19551126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980038742A KR100272591B1 (en) | 1998-06-26 | 1998-09-18 | Method of fabricating ferroelectric capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272591B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386612B1 (en) * | 2000-08-17 | 2003-06-02 | 주식회사 하이닉스반도체 | Method for fabricating a capacitor of semiconductor device |
| JP2008041362A (en) * | 2006-08-03 | 2008-02-21 | Fuji Electric Holdings Co Ltd | Manufacturing method of patternized color conversion layer, color conversion filter using the same, and manufacturing method of organic el display |
-
1998
- 1998-09-18 KR KR1019980038742A patent/KR100272591B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000020226A (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670408A (en) | Thin film capacitor with small leakage current and method for fabricating the same | |
| KR100323711B1 (en) | method of fabricating ferroelectric memory | |
| JP2012509576A (en) | Method for forming conductive material, method for selectively forming conductive material, method for forming platinum, and method for forming conductive structure | |
| KR100604662B1 (en) | Semiconductor device capable of improving adhesion characteristic between upper electrode and interlayer insulating layer and method for forming the same | |
| KR100714287B1 (en) | Method for forming a pattern of semiconductor device | |
| KR100272591B1 (en) | Method of fabricating ferroelectric capacitor | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| JP2000196031A (en) | Capacitor and manufacture of the same | |
| US6277760B1 (en) | Method for fabricating ferroelectric capacitor | |
| JP2001244432A (en) | Manufacturing method of semiconductor device having ferroelectrics film | |
| KR100304875B1 (en) | Ferroelectric Capacitor Manufacturing Method | |
| KR100632526B1 (en) | Method of Making a Structured Material Layer | |
| JP3166747B2 (en) | Method for manufacturing capacitor and capacitor | |
| US5960295A (en) | Method for fabricating a storage plate of a semiconductor capacitor | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| KR20010004369A (en) | Capacitor of ferroelectric random access memory device and method for forming the same | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| KR100316020B1 (en) | Method for forming capacitor of semiconductor device | |
| US6593228B2 (en) | Method of fabricating a patterned metal-containing layer on a semiconductor wafer | |
| KR100326434B1 (en) | Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method | |
| KR100875647B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100321703B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR960004464B1 (en) | Semiconductor memory device fabrication process | |
| KR100359785B1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080618 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |