KR100272561B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100272561B1
KR100272561B1 KR1019980020639A KR19980020639A KR100272561B1 KR 100272561 B1 KR100272561 B1 KR 100272561B1 KR 1019980020639 A KR1019980020639 A KR 1019980020639A KR 19980020639 A KR19980020639 A KR 19980020639A KR 100272561 B1 KR100272561 B1 KR 100272561B1
Authority
KR
South Korea
Prior art keywords
line
address
word
word line
signal
Prior art date
Application number
KR1019980020639A
Other languages
English (en)
Other versions
KR20000000790A (ko
Inventor
박이환
신현수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980020639A priority Critical patent/KR100272561B1/ko
Publication of KR20000000790A publication Critical patent/KR20000000790A/ko
Application granted granted Critical
Publication of KR100272561B1 publication Critical patent/KR100272561B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C6/00—Methods and apparatus for filling vessels not under pressure with liquefied or solidified gases
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C2205/00—Vessel construction, in particular mounting arrangements, attachments or identifications means
    • F17C2205/01—Mounting arrangements
    • F17C2205/0103—Exterior arrangements
    • F17C2205/0107—Frames
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C2205/00—Vessel construction, in particular mounting arrangements, attachments or identifications means
    • F17C2205/03—Fluid connections, filters, valves, closure means or other attachments
    • F17C2205/0302—Fittings, valves, filters, or components in connection with the gas storage device
    • F17C2205/0338—Pressure regulators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C2250/00—Accessories; Control means; Indicating, measuring or monitoring of parameters
    • F17C2250/04—Indicating or measuring of parameters as input values
    • F17C2250/0404—Parameters indicated or measured
    • F17C2250/0439—Temperature
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
    • F17C9/00—Methods or apparatus for discharging liquefied or solidified gases from vessels not under pressure
    • F17C9/02—Methods or apparatus for discharging liquefied or solidified gases from vessels not under pressure with change of state, e.g. vaporisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 테스트 모드시 메모리 메트(Mat)를 빨리 라이트하기 위하여 센스 앰프를 동작시키지 않은 상태에서 여러개의 워드라인을 뛰우고 그 뛰워진 워드라인에 해당하는 모든 메모리에 데이터를 동시에 라이트할 수 있도록 한 반도체 메모리 장치에 관한 것으로서, 복수개의 워드라인들과, 워드라인들과 교차하는 방향의 비트라인들과, 비트라인과 워드라인의 교차점에 형성된 메모리 셀들로 구성되고, 비트라인은 각각 비트바라인을 갖으며, 메모리 셀들은 워드라인과 비트라인과의 교차점에 메모리 셀이 구성된 반도체 메모리 장치에 있어서, 외부의 어드레스를 받아 디코딩하여 하나의 워드라인 인에이블 신호를 출력하는 제 1 로우 디코더와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 로우 어드레스를 받아 다수의 워드라인 인에이블 신호를 출력하는 제 2 로우 디코더와, 상기 제 1, 제 2 로우 디코더의 워드라인 인에이블 신호중 선택하여 출력하는 제 1 선택부와, 상기 제 1 선택부에서 선택된 워드라인 인에이블 신호에 의해 하나 또는 다수의 워드라인을 구동하는 워드라인 구동부와, 외부 어드레스의 칼럼 어드레스를 받아 디코딩하여 하나의 YS 인에이블 신호를 출력하는 제 1 칼럼 디코더와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 칼럼 어드레스를 받아 다수의 YS 인에이블 신호를 출력하는 제 2 칼럼 디코더와, 상기 제 1, 제 2 칼럼 디코더의 YS 인에이블 신호중 선택하여 출력하는 제 2 선택부와, 상기 제 2 선택부에서 선택된 YS 인에이블 신호에 의해 하나 또는 다수의 YS를 구동하는 Y-게이트 구동부와, 상기 Y-게이트 구동부에 의해 구동된 비트라인과 비트바라인에 연결되어 입출력되는 데이터를 센싱하여 출력하는 센스앰프와, 상기 제 1 로우 디코더의 워드라인 인에이블 신호와 테스트 모드시 라이트할 데이터 신호에 의해 센스앰프 디져블 신호를 출력하여 상기 센스앰프가 동작하지 않도록 제어하는 제어부를 포함하여 구성됨을 특징으로 한다.

Description

반도체 메모리 장치
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 테스트 모드(Test Mode)시 라이트(Write)를 빨리 수행하는데 적당한 반도체 메모리 장치에 관한 것이다.
일반적으로 메모리(Memory)란 외부의 데이터(Data)를 라이트(Write)하여 저정한 후에 다시 그 데이터를 리드(Read)할 수 있는 소자이다.
따라서 외부와 연결되는 신호는 특정 셀을 선택하기 위한 어드레스 지정 장치, 데이터의 입력 장치, 데이터의 출력 장치 및 데이터를 외부로 리드해 낼 것인지, 외부의 데이터를 메모리 내에 라이트할 것인지를 지정하는 장치가 필요하다.
또한 임의의 어드레스에 접근이 가능한 RAM(Random Access Memory)으로서 동작하려면 입력된 어드레스에 해당하는 셀에 접근하여 데이터를 리드 또는 라이트할 수 있어야 한다.
이러한 신호들은 별도의 핀(Pin)을 통해 전달되어야 하므로 많은 수의 핀이 필요하다.
따라서 데이터 입/출력(I/O), 리드/라이트(Read/Write)를 제어하는 핀들을 공유토록하여 핀 수를 줄여서 패키징(Packaging)이 손쉽도록 유도하고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 메모리 장치를 설명하면 다음과 같다.
도 1은 종래 기술의 반도체 메모리 장치를 나타낸 개략적인 구성도이다.
도 1에 도시한 바와 같이, 매트릭스(Matrix) 형태로 일정한 간격을 갖고 구성되는 복수개의 메모리 셀을 갖는 메모리 셀 어레이(11)들과, 상기 메모리 셀 어레이(11)의 지정된 메모리 셀에 데이터를 라이트하기 위해서 로우 어드레스(Low Address)를 받아 디코딩하여 원하는 하나의 워드라인(W/L0~W/Ln)을 선택하는 로우 디코더(12)와, 칼럼 어드레스(Column Address)를 받아 디코딩하여 원하는 하나의 비트라인을 선택하는 칼럼 디코더(13)와, 상기 워드라인을 액티브시켜 해당 메모리 셀의 데이터를 선택된 비트라인을 통해 센싱하여 저장하는 센스앰프(14)와, 상기 센스앰프(14)에 저장된 데이터를 외부의 선택신호에 의해 입/출력(I/O)라인을 통해 입출력한다.
한편, 미설명 부호 "YS"는 칼럼 디코더(13)에 선택된 Y-게이트 구동부(도시하지 않음)의 선택신호이다.
여기서 도면에는 도시하지 않았지만 상기 메모리 셀 어레이(11)는 일반적으로 크게 복수개의 워드라인들과, 워드라인들과 교차하는 방향의 비트라인들과, 비트라인과 워드라인의 교차점에 형성된 메모리 셀들로 구성되고, 비트라인은 각각 비트바라인을 갖으며, 메모리 셀들은 워드라인과 비트라인과의 교차점에 메모리 셀이 형성된다.
그리고 센싱앰프(14)는 복수개의 센싱앰프(S/A)들로 구성되며 각 비트라인과 비트바라인 사이에 형성된다.
상기와 같이 구성된 종래 기술의 반도체 메모리 장치는 원하는 비트라인과 워드라인을 선택하여 데이터를 라이트한다.
즉, 외부의 로우/칼럼 어드레스를 1개 이상 축약하여 입력함으로써 로우 디코더(12)와 칼럼 디코더(13)를 통해 워드라인 및 비트라인의 수를 2개이상 선택하여 입출력라인을 통해 들어오는 데이터를 각 메모리 셀에 데이터를 라이트한다.
그러나 라이트시 센스앰프(14)를 공유하는 워드라인은 동시에 뛰울 수 없다.
그러나 상기와 같은 종래 기술의 반도체 메모리 장치에 있어서 다음과 같은 문제점이 있었다.
즉, 센스 앰프를 공유하는 워드라인을 동시에 뛰울 수 없기 때문에 어드레스 축약을 하더라도 제한된 범위에서만 워드라인의 수를 뛰울 수 있으므로 한꺼번에 많은 워드라인을 뛰워서 많은 데이터를 동시에 라이트할 수 없다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 테스트 모드시 메모리 메트(Mat)를 빨리 라이트하기 위하여 센스 앰프를 동작시키지 않은 상태에서 여러개의 워드라인을 뛰우고 그 뛰워진 워드라인에 해당하는 모든 메모리에 데이터를 동시에 라이트할 수 있도록 한 반도체 메모리 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 반도체 메모리 장치를 나타낸 개략적인 구성도
도 2는 본 발명에 의한 반도체 메모리 장치를 나타낸 개략적인 블록도
도 3은 본 발명에 의한 반도체 메모리 장치를 나타낸 개략적인 구성도
도면의 주요부분에 대한 부호의 설명
21 : 제 1 로우 디코더 22 : 제 2 로우 디코더
23 : 제 1 선택부 24 : 워드라인 구동부
25 : 제 1 칼럼 디코더 26 : 제 2 칼럼 디코더
27 : 제 2 선택부 28 : Y-게이트 구동부
29 : 센스앰프 30 : 제어부
31 : 스위칭부 32 : 라이트 구동부
33 : 검출부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 메모리 장치는 복수개의 워드라인들과, 워드라인들과 교차하는 방향의 비트라인들과, 비트라인과 워드라인의 교차점에 형성된 메모리 셀들로 구성되고, 비트라인은 각각 비트바라인을 갖으며, 메모리 셀들은 워드라인과 비트라인과의 교차점에 메모리 셀이 구성된 반도체 메모리 장치에 있어서, 외부의 어드레스를 받아 디코딩하여 하나의 워드라인 인에이블 신호를 출력하는 제 1 로우 디코더와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 로우 어드레스를 받아 다수의 워드라인 인에이블 신호를 출력하는 제 2 로우 디코더와, 상기 제 1, 제 2 로우 디코더의 워드라인 인에이블 신호중 선택하여 출력하는 제 1 선택부와, 상기 제 1 선택부에서 선택된 워드라인 인에이블 신호에 의해 하나 또는 다수의 워드라인을 구동하는 워드라인 구동부와, 외부 어드레스의 칼럼 어드레스를 받아 디코딩하여 하나의 YS 인에이블 신호를 출력하는 제 1 칼럼 디코더와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 칼럼 어드레스를 받아 다수의 YS 인에이블 신호를 출력하는 제 2 칼럼 디코더와, 상기 제 1, 제 2 칼럼 디코더의 YS 인에이블 신호중 선택하여 출력하는 제 2 선택부와, 상기 제 2 선택부에서 선택된 YS 인에이블 신호에 의해 하나 또는 다수의 YS를 구동하는 Y-게이트 구동부와, 상기 Y-게이트 구동부에 의해 구동된 비트라인과 비트바라인에 연결되어 입출력되는 데이터를 센싱하여 출력하는 센스앰프와, 상기 제 1 로우 디코더의 워드라인 인에이블 신호와 테스트 모드시 라이트할 데이터 신호에 의해 센스앰프 디져블 신호를 출력하여 상기 센스앰프가 동작하지 않도록 제어하는 제어부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 메모리 장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 반도체 메모리 장치를 나타낸 개략적인 블록도이고, 도 3은 본 발명에 의한 반도체 메모리 장치를 나타낸 개략적인 구성도이다.
도 2 및 도 3에 도시한 바와 같이, 외부의 어드레스를 받아 디코딩하여 하나의 워드라인 인에이블 신호를 출력하는 제 1 로우 디코더(21)와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 로우 어드레스를 받아 다수의 워드라인 인에이블 신호를 출력하는 제 2 로우 디코더(22)와, 상기 제 1 , 제 2 로우 디코더(21,22)의 워드라인 인에이블 신호중 선택하여 출력하는 제 1 선택부(23)와, 상기 제 1 선택부(23)에서 선택된 워드라인 인에이블 신호에 의해 하나 또는 다수의 워드라인을 구동하는 워드라인 구동부(24)와, 외부 어드레스의 칼럼 어드레스를 받아 디코딩하여 하나의 YS 인에이블 신호를 출력하는 제 1 칼럼 디코더(25)와, 테스트 모드시 라이트할 데이터 신호와 어드레스의 칼럼 어드레스를 받아 다수의 YS 인에이블 신호를 출력하는 제 2 칼럼 디코더(26)와, 상기 제 1, 제 2 칼럼 디코더(25,26)의 YS 인에이블 신호중 선택하여 출력하는 제 2 선택부(27)와, 상기 제 2 선택부(27)에서 선택된 YS 인에이블 신호에 의해 하나 또는 다수의 YS를 구동하는 Y-게이트 구동부(28)와, 상기 Y-게이트 구동부(28)에 의해 구동된 비트라인(B/L)과 비트바라인( )에 연결되어 입출력되는 데이터를 센싱하여 출력하는 센스앰프(29)와, 상기 제 1 로우 디코더(21)의 워드라인 인에이블 신호와 테스트 모드시 라이트할 데이터 신호에 의해 센스앰프 디져블(Disable)신호를 출력하여 상기 센스앰프(29)가 동작하지 않도록 제어하는 제어부(30)를 포함하여 구성된다.
한편, 상기 Y-게이트 구동부(28)의 하나 또는 다수의 YS 인에이블 신호에 의해 동작하는 스위칭부(31)와, 상기 스위칭부(31)에 테스트 모드시 라이트할 데이터를 입출력라인을 통해 입출력하는 라이트 구동부(32)를 포함하여 구성된다.
이떼 상기 라이트 구동부(32)는 상기 제 2 로우 디코더(22)와 제 2 칼럼 디코더(26)에 의해 선택된 다수의 워드라인과 다수의 YS에 달려있는 다수의 메모리 셀에 충분한 전하(Charge)를 인가하기 위해 라이트 구동부(32)의 사이즈를 노멀 모드 보다 더 크게 구성한다.
그리고 상기 스위칭부(31)의 동작에 의해 센스앰프(29)에 데이터를 입출력하여 센싱동작을 수행한다.
여기서 상기 테스트 모드시 라이트할 데이터 신호인지를 검출하기 위하여 제 2 로우 디코더(22)와 제 2 칼람 디코더(26) 그리고 제어부(30)의 입력단에 2-입력 낸드(NAND) 게이트로 이루어진 검출부(33)를 구성되어 있고, 상기 검출부(33)의 다른 하나의 입력은 외부의 어드레스이다.
즉, 반도체 메모리 장치가 노멀 모드로 동작을 하고 있다가, 테스트 모드시 라이트할 데이터 신호가 인가되면 제 2 로우 디코더(22)와 제 2 칼럼 디코더(26)가 동작되어 다수의 워드라인 인에이블 신호와 다수의 YS 인에이블 신호를 출력하여 동시에 다수의 메모리 셀을 선택하여 라이트 동작을 수행한다.
상기와 같이 구성된 본 발명에 의한 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
먼저, 테스트 모드시 제 2 로우 디코더(22)에 의해서 다수의 워드라인(W/L)를 뛰운다. 이때 다수의 워드라인(W/L)을 뛰우기 위해 워드라인 구동부(24)의 구동 전압을 외부에서 인가할 수도 있다.
한편, 상기와 같이 제 2 로우 디코더(22)를 이용하여 다수의 워드라인(W/L)을 뛰우더라도 상기 제어부(30)의 센스앰프 디져블 신호가 센스앰프(29)를 제어하여 동작하지 않기 때문에 문제가 없다.
이어, 상기 제 1, 제 2 칼럼 디코더(25,26)에 의해 1개 또는 다수의 비트라인을 뛰운다.
그리고 상기 1개 또는 다수의 비트라인이 선택되어 동작이 이루어지기 전에 입출력 데이터가 라이트 구동부에 의해 입출력(I/O) 라인을 구동한다.
이때 비트라인(B/L)에 걸리는 셀의 수가 많아서 입출력(I/O) 라인의 커패시턴스(Capacitance)가 비트라인(B/L)의 커패시턴스 보다 클 수 있으므로 라이트 구동부의 사이즈가 매우 커야 한다.
이어, 제 1, 제 2 칼럼 디코더(25,26)에 의해 비트라인이 선택되어지면 입/출력 라인의 데이터가 뛰워진 다수의 워드라인에 달려 있는 모든 메모리 셀에 라이트된다.
그리고 상기 제어부(30)에 의하여 센스앰프(29)가 동작하지 않으므로 셀에 데이터를 라이트한 후 라이트 구동부(32)와 비트라인이 디져블되기 전에 워드라인을 디져블 한다.
따라서 테스트 모드시 뛰워진 모든 워드라인과 모든 비트라인에 달려있는 모든 메모리 셀에 동시에 데이터를 라이트할 수 있다.
한편, 리드(Read)시의 동작은 일반적인 반도체 메모리 장치와 동일하다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 메모리 장치에 있어서 임의의 수의 워드라인과 비트라인을 동시에 선택할 수 있고 그 임의의 수의 워드라인과 비트라인에 달려 있는 모든 메모리 셀에 한 싸이클(Cycle)내에 동시에 라이트할 수 있다.
따라서 테스트 모드의 라이트시 메모리 메트에 데이터를 획기적으로 빠른 시간내에 수행할 수 있는 효과가 있다.

Claims (4)

  1. 복수개의 워드라인들과, 워드라인들과 교차하는 방향의 비트라인들과, 비트라인과 워드라인의 교차점에 형성된 메모리 셀들로 구성되고, 비트라인은 각각 비트바라인을 갖으며, 메모리 셀들은 워드라인과 비트라인과의 교차점에 메모리 셀이 구성된 반도체 메모리 장치에 있어서,
    외부의 어드레스를 받아 디코딩하여 하나의 워드라인 인에이블 신호를 출력하는 제 1 로우 디코더와,
    테스트 모드시 라이트할 데이터 신호와 어드레스의 로우 어드레스를 받아 다수의 워드라인 인에이블 신호를 출력하는 제 2 로우 디코더와,
    상기 제 1, 제 2 로우 디코더의 워드라인 인에이블 신호중 선택하여 출력하는 제 1 선택부와,
    상기 제 1 선택부에서 선택된 워드라인 인에이블 신호에 의해 하나 또는 다수의 워드라인을 구동하는 워드라인 구동부와,
    외부 어드레스의 칼럼 어드레스를 받아 디코딩하여 하나의 YS 인에이블 신호를 출력하는 제 1 칼럼 디코더와,
    테스트 모드시 라이트할 데이터 신호와 어드레스의 칼럼 어드레스를 받아 다수의 YS 인에이블 신호를 출력하는 제 2 칼럼 디코더와,
    상기 제 1, 제 2 칼럼 디코더의 YS 인에이블 신호중 선택하여 출력하는 제 2 선택부와,
    상기 제 2 선택부에서 선택된 YS 인에이블 신호에 의해 하나 또는 다수의 YS를 구동하는 Y-게이트 구동부와,
    상기 Y-게이트 구동부에 의해 구동된 비트라인과 비트바라인에 연결되어 입출력되는 데이터를 센싱하여 출력하는 센스앰프와,
    상기 제 1 로우 디코더의 워드라인 인에이블 신호와 테스트 모드시 라이트할 데이터 신호에 의해 센스앰프 디져블 신호를 출력하여 상기 센스앰프가 동작하지 않도록 제어하는 제어부를 포함하여 구성됨을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 테스트 모드시 라이트할 데이터 신호인지를 검출하기 위하여 제 2 로우 디코더와 제 2 칼람 디코더 그리고 제어부의 입력단에 2-입력 낸드(NAND) 게이트로 이루어진 검출부를 더 포함하여 구성됨을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 원하는 메모리 셀에 테스트 모드시 라이트하기 위하여 입/출력(I/O)라인에 노멀 모드의 라이트 구동부 보다 큰 라이트 구동부를 구성하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 다수의 워드라인을 뛰우기 위해 워드라인 구동부의 구동 전압을 외부에서 인가할 수 있는 것을 특징으로 하는 반도체 메모리 장치.
KR1019980020639A 1998-06-03 1998-06-03 반도체 메모리 장치 KR100272561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020639A KR100272561B1 (ko) 1998-06-03 1998-06-03 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020639A KR100272561B1 (ko) 1998-06-03 1998-06-03 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20000000790A KR20000000790A (ko) 2000-01-15
KR100272561B1 true KR100272561B1 (ko) 2000-12-01

Family

ID=19538311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020639A KR100272561B1 (ko) 1998-06-03 1998-06-03 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100272561B1 (ko)

Also Published As

Publication number Publication date
KR20000000790A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US5959930A (en) Multi-bank synchronous semiconductor memory device
US5717901A (en) Variable depth and width memory device
US6453400B1 (en) Semiconductor integrated circuit device
US6377501B2 (en) Semiconductor integrated circuit device
US5808946A (en) Parallel processing redundancy scheme for faster access times and lower die area
US7272070B2 (en) Memory access using multiple activated memory cell rows
US20020044487A1 (en) Read compression in a memory
KR950020748A (ko) 반도체 기억장치
KR970072440A (ko) 반도체 기억 장치
JPH09147551A (ja) メモリデバイス回路及びマルチバンクメモリアレイのマルチバンク列の同時アドレス方法
CA2676639A1 (en) Decoding control with address transition detection in page erase function
JPS63106998A (ja) テスト回路を有する半導体メモリ
US5339277A (en) Address buffer
EP1632950B1 (en) Non-volatile memory device with improved initialization readout speed
US5973993A (en) Semiconductor memory burst length count determination detector
US5555529A (en) Power saving architecture for a cache memory
KR100837272B1 (ko) 플래시 메모리 장치의 블록 상태 저장 장치
WO2008076553A2 (en) Column redundancy for a flash memory with a high write parallelism
US6331963B1 (en) Semiconductor memory device and layout method thereof
KR100272561B1 (ko) 반도체 메모리 장치
US6377492B1 (en) Memory architecture for read and write at the same time using a conventional cell
KR970016962A (ko) 반도체 메모리 시스템, 프로그래머블 어레이 및 액세스 시간 감소 방법 및 시스템
KR100365690B1 (ko) 불휘발성 메모리, 복수개의 불휘발성 메모리들을 구비한시스템 , 및 이 시스템의 데이터 리드 방법
US6292416B1 (en) Apparatus and method of reducing the pre-charge time of bit lines in a random access memory
US20010014043A1 (en) MRAD test circuit, semiconductor memory device having the same and MRAD test method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee