KR100272050B1 - Data comtrolling method - Google Patents

Data comtrolling method Download PDF

Info

Publication number
KR100272050B1
KR100272050B1 KR1019970052809A KR19970052809A KR100272050B1 KR 100272050 B1 KR100272050 B1 KR 100272050B1 KR 1019970052809 A KR1019970052809 A KR 1019970052809A KR 19970052809 A KR19970052809 A KR 19970052809A KR 100272050 B1 KR100272050 B1 KR 100272050B1
Authority
KR
South Korea
Prior art keywords
data
memory
control device
address
read
Prior art date
Application number
KR1019970052809A
Other languages
Korean (ko)
Other versions
KR19990031909A (en
Inventor
박유상
Original Assignee
김광택
주식회사퓨쳐시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광택, 주식회사퓨쳐시스템 filed Critical 김광택
Priority to KR1019970052809A priority Critical patent/KR100272050B1/en
Publication of KR19990031909A publication Critical patent/KR19990031909A/en
Application granted granted Critical
Publication of KR100272050B1 publication Critical patent/KR100272050B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems

Abstract

PURPOSE: A method for controlling a data is provided to prevent a data from being revealed by a controlling device as cutting the connection of a data bus connected to the controlling device, recording the data read from one memory to a temporary buffer and recording the data to a corresponding address of another memory when the data stored to one memory is stored to another memory and also as cutting the connection of a data bus connected to the controlling device and immediately recording the data of one memory to a corresponding area of another memory by at the same time applying an address data applied from the controlling device to one memory and another memory. CONSTITUTION: The method performs so as to prevent a data inputted to a controlling device(100) from being revealed by cutting the connection of a data bus connected to the controlling device, recording the data read from one memory(300) to a temporary buffer and recording the data to a corresponding address of another memory(400) when the data stored to one memory is stored to another memory.

Description

데이터 제어방법Data control method

본 발명은 데이터 제어방법에 관한 것으로, 특히 제어장치가 메모리에 저장된 데이터를 제어할 때 제어장치에 이 데이터가 노출되지 않도록 하는 데이터 제어방법에 관한 것이다.The present invention relates to a data control method, and more particularly, to a data control method such that the data is not exposed to the control device when the control device controls the data stored in the memory.

일반적으로 제어장치가 메모리에 저장된 데이터를 제어하기 위해서는 그 메모리에 연결된 데이터 버스를 통하여 데이터를 읽게된다.In general, the controller reads data through a data bus connected to the memory in order to control the data stored in the memory.

그런데, 이 경우 보통 데이터 버스는 다른 많은 디바이스들과 공통적으로 사용하게 되므로, 데이터의 내용이 곧바로 제어장치에 노출될 수밖에 없는 것이다.However, in this case, since the data bus is commonly used in common with many other devices, the contents of the data are directly exposed to the control device.

그러므로, 이를 방지하기 위해서는 또 다른 제어장치가 필요로 하게되고, 각 데이터가 저장된 영역에 따라 별도의 여러 개의 메모리 디바이스가 사용되어야 한다.Therefore, to prevent this, another control device is required, and separate memory devices must be used according to areas in which each data is stored.

따라서, 이를 구현하기 위해서는 다수개의 디바이스들이 더 구비되어야 하므로 회로 자체의 크기가 증가됨은 물론 그에 따른 제품의 원가상승이 동반되며, 아울러 다수개의 제어장치에 의해 메모리 디바이스를 제어하므로 일관성 있는 제어가 힘들게 되는 문제점이 있다.Therefore, in order to implement this, since a plurality of devices must be further provided, the size of the circuit itself is increased and the cost of the product is accompanied. Also, since the memory devices are controlled by a plurality of controllers, it is difficult to achieve consistent control. There is a problem.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 하나의 메모리에 저장된 데이터를 또다른 메모리에 옮겨서 저장할 시 제어장치와 연결된 데이터 버스의 연결을 끊고, 하나의 메모리에서 읽어들인 데이터를 임시 버퍼에 기록한 다음 또다른 메모리의 해당 어드레스에 이를 기록함으로써 제어장치에 이를 노출시키지 않도록 하는 데이터 제어방법를 제공하는데 그 목적이 있다.Accordingly, in order to solve the above problem, the present invention disconnects the data bus connected to the control device when transferring data stored in one memory to another memory and stores data read from one memory into a temporary buffer. It is then an object to provide a data control method that does not expose it to the control device by writing it to the corresponding address of another memory.

본 발명의 또 다른 목적은, 하나의 메모리에 저장된 데이터를 또다른 메모리에 옮겨서 저장할 시 제어장치와 연결된 데이터 버스의 연결을 끊고, 제어장치로부터 인가되는 어드레스 데이터를 하나의 메모리와 또다른 메모리에 동시에 인가하여 곧바로 메모리의 데이터를 다른 메모리의 해당 영역에 기록함으로써 이 또한 제어장치에 데이터를 노출시키지 않도록 하는데 목적이 있다.Another object of the present invention is to disconnect the data bus connected to the control device when transferring data stored in one memory to another memory and storing the address data applied from the control device to one memory and another memory at the same time. It is also intended to prevent the data from being exposed to the control device by applying and writing the data of the memory directly to the corresponding area of another memory.

제1도는 본 발명을 실현하기 위한 데이터 제어장치의 일실시예를 나타낸 블럭도.1 is a block diagram showing an embodiment of a data control apparatus for implementing the present invention.

제2도는 본 발명을 실현하기 위한 데이터 제어장치의 또다른 실시예를 나타난 블록도.2 is a block diagram showing another embodiment of a data control apparatus for implementing the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 제어장치 200, 500 : 데이터 제어부100: control device 200, 500: data control unit

210 : 인에블 제어부 220, 510 : 양방향 3상태 버퍼210: enable control 220, 510: bidirectional tri-state buffer

230 : 3상태 래치 240 : 3상태 버퍼230: tri-state latch 240: tri-state buffer

300, 400 : 메모리 500 : 데이터 제어부300, 400: memory 500: data control unit

520 : 제어부520: control unit

이와 같은 목적을 실현하기 위한 본 발명 데이터 제어방법은, 메모리에 저장된 데이터를 또다른 메모리에 옮겨서 저장할 시 제어장치와 메모리간에 연결된 데이터 버스의 연결을 끊고, 그 메모리에서 읽어들인 데이터를 임시 버퍼에 기록한 다음 또다른 메모리의 해당 어드레스에 이를 기록하여 제어장치에 읽어들인 데이터를 노출시키지 않도록 수행함을 특징으로 한다.In the data control method of the present invention for realizing the above object, when the data stored in the memory is transferred to another memory, the data control method disconnects the data bus connected between the control device and the memory, and writes the data read from the memory to the temporary buffer. The data is then written to a corresponding address of another memory so as not to expose the read data to the control device.

이와 같이 수행되는 본 발명을 실현하기 위한 데이터 제어장치의 실시예에 대한 동작을 제1도를 참조하여 상세히 설명한다.The operation of the embodiment of the data control apparatus for realizing the present invention performed as described above will be described in detail with reference to FIG.

제어장치(100)의 제어에 의해 제1 메모리(300)에 저장된 데이터를 다른 영역 즉, 제2 메모리(400)에 옮겨서 저장하고자 할 때, 데이터 제어부(200)의 인에이블 제어부(210)는 상기 제어 장치(100)로부터 출력되는 제어신호(CTL)와 주소(AB)를 인가받아 이를 해독하여 제어신호(CTL)가 읽기 명령이고 주소(AB)가 읽을수 없도록 지정한 영역을 가리키고 있으면 양방향 3상태 버퍼(220)를 디스에이블 시킬 수 있도록 하는 제어신호(C1)를 발생한다.When the data stored in the first memory 300 is to be transferred and stored in another area, that is, the second memory 400 under the control of the control device 100, the enable control unit 210 of the data control unit 200 may be configured as described above. When the control signal CTL and the address AB output from the control device 100 are received and decoded, the control signal CTL is a read command and the address AB points to an area that cannot be read. A control signal C1 is generated to disable the 220.

이로 인해 상기 양방향 3상태 버퍼(220)는 디스에이블되어 제어장치와 제1 메모리간(300)에 연결된 데이터 버스(DB1, DB2)는 끊어지게 된다.As a result, the bidirectional tri-state buffer 220 is disabled so that the data buses DB1 and DB2 connected between the control device and the first memory 300 are disconnected.

이후, 상기 제어장치(100)는 어드레스 버스(AB)를 통해 제1 메모리(300)에 저장된 해당 영역의 데이터를 읽어들일 수 있는 어드레스 데이터를 제1 메모리(300)에 인가하게 되는데, 이와 동시에 인에이블 제어부(210)는 제어장치(100)의 제어신호(CTL)에 의해 상기 제1 메모리(300)를 인에이블 시키기 위한 인에이블 신호(C4)를 제1 메모리(300)에 인가한다.Thereafter, the control device 100 applies address data for reading data of the corresponding area stored in the first memory 300 to the first memory 300 through the address bus AB. The enable controller 210 applies an enable signal C4 for enabling the first memory 300 to the first memory 300 by the control signal CTL of the controller 100.

따라서, 제1 메모리(300)에 저장된 데이터중 어드레스 데이터에 해당하는 영역의 데이터가 읽혀지게 되며, 이때 상기 인에이블 제어부(210)는 3상태 래치(230)를 제어신호(C2)에 의하여 인에이블 시킴으로써 상기 제1 메모리(300)에서 읽혀진 데이터는 데이터 버스(DB2)를 통해 3상태 래치(230)에 일시 저장된다.Therefore, the data of the area corresponding to the address data among the data stored in the first memory 300 is read. At this time, the enable controller 210 enables the three-state latch 230 by the control signal C2. As a result, the data read from the first memory 300 is temporarily stored in the tri-state latch 230 through the data bus DB2.

상기 3상태 래치(230)에 데이터가 저장되면 제어장치(100)는 3상태 래치(230)에 저장된 데이터를 제2 메모리(400)에 저장하기 위한 영역을 지시하는 어드레스 데이터를 어드레스 버스(AB)를 통해 인가하게 된다.When data is stored in the tri-state latch 230, the control device 100 receives address data indicating an area for storing data stored in the tri-state latch 230 in the second memory 400. Authorized by

이때, 상기 인에이블 제어부(210)는 제1 메모리(300)를 제어신호(C4)에 의해 디스에이블시킴과 아울러 제2 메모리(400)를 제어신호(C5)에 의해 인에이블 시킴으로써 데이터 버스(DB3)를 통해 3상태 래치(230)에 저장된 데이터를 제2 메모리(400)에 기록할 수 있게 된다.In this case, the enable control unit 210 disables the first memory 300 by the control signal C4 and enables the second memory 400 by the control signal C5 to enable the data bus DB3. ) Allows data stored in the tri-state latch 230 to be written to the second memory 400.

따라서, 상기 제어장치와 메모리(300, 400)간에는 데이타 버스가 완전히 끊겨있게 되므로 제어장치(100)로의 데이터 노출을 방지하게 된다.Therefore, since the data bus is completely disconnected between the control device and the memory 300, 400, data exposure to the control device 100 is prevented.

한편, 제1 메모리(300)에 저장된 데이터를 제어장치가 읽어들이는 경우에는, 먼저 제어장치(100)가 제어신호(CTL)와 주소(AB)를 데이터 제어부(200)의 인에이블 제어부(210)로 인가하고, 인에이블 제어부(210)는 이를 해독하여 제어신호(CTL)가 읽기 명령이고 주소(AB)가 읽는 것이 허용된 데이터 영역을 가리키고 있으면 인에이블 제어부(210)는 양방향 3상태 버퍼(220)를 인에이블 시킬 수 있도록 제어신호(C1)를 발생한다.On the other hand, when the control device reads the data stored in the first memory 300, the control device 100 first the control signal (CTL) and the address (AB) to the enable control unit 210 of the data control unit 200 If the control signal (CTL) is a read command and the address (AB) is pointing to the data region allowed to read, the enable control unit 210 reads the bidirectional tri-state buffer ( The control signal C1 is generated to enable the 220.

이로 인해 제어장치(100)와 제1 메모리(300) 사이의 데이터 버스(DB1)와 데이터 버스(DB2)는 서로 연결된다.As a result, the data bus DB1 and the data bus DB2 between the control device 100 and the first memory 300 are connected to each other.

이때, 3상태 래치(230) 및 3상태 버퍼(240), 그리고 제2 메모리(400)는 인에이블 제어부(210)의 제어신호(C2, C3, C5)에 의해 디스에이블 된다.In this case, the tri-state latch 230, the tri-state buffer 240, and the second memory 400 are disabled by the control signals C2, C3, and C5 of the enable controller 210.

이후, 제어장치(100)는 어드레스 버스(AB)를 통하여 어드레스를 인가하면 제1 메모리(300)에 기록된 해당 영역의 데이터는 양방향 3상태 버퍼(220)를 통하여 제어장치(100)에 입력된다.Thereafter, when the control device 100 applies an address through the address bus AB, the data of the corresponding area recorded in the first memory 300 is input to the control device 100 through the bidirectional tri-state buffer 220. .

또한, 제2 메모리(400)의 데이터를 제1 메모리(300)에 옮겨 적을때는 데이터 제어부(200)의 3상태 버퍼(240)만을 인에이블 시킨 상태에서 제2 메모리(400)를 인에이블 시켜 어드레스 데이터에 의해 데이터를 읽은 다음 3상태 버퍼(240)에 이를 일시 저장한다.In addition, when the data of the second memory 400 is transferred to the first memory 300, the second memory 400 is enabled in the state where only the three-state buffer 240 of the data controller 200 is enabled. The data is read by the data and then temporarily stored in the tri-state buffer 240.

이후, 제2 메모리(400)를 디스에이블 시킨 상태에서 제1 메모리(300)를 인에이블 시킴과 아울러 어드레스 데이터를 인가함으로써 3상태 래치(230)에 일시 저장된 데이터를 제1 메모리(300)에 저장할 수 있게 된다.Subsequently, the first memory 300 is enabled in the state in which the second memory 400 is disabled and the address data is applied to store data temporarily stored in the tri-state latch 230 in the first memory 300. It becomes possible.

한편, 제2 메모리(400)에 저장된 데이터를 제어장치(100)가 읽어들이는 경우에는, 먼저 제어장치(100)가 제어신호(CTL)와 주소(AB)를 데이터 제어부(200)의 인에이블 제어부(210)로 인가하고, 인에이블 제어부(210)는 이를 해독하여 제어신호(CTL)가 읽기 명령이고 주소(AB)가 읽는 것이 허용된 데이터 영역을 가리키고 있으면 인에이블 제어부(210)는 양방향 3상태 버퍼(220)를 인에이블 시킬 수 있도록 제어신호(C1)를 발생함과 아울러 3상태 버퍼(240)를 인에이블 시킬 수 있는 제어신호(C3)를 발생한다.On the other hand, when the control device 100 reads data stored in the second memory 400, the control device 100 first enables the control signal CTL and the address AB of the data control unit 200. If the control signal (CTL) is a read command and the address (AB) points to a data region that is allowed to read, the enable control unit 210 decrypts it and the enable control unit 210 decodes it. The control signal C1 is generated to enable the state buffer 220 and the control signal C3 is enabled to enable the tri-state buffer 240.

이로 인해 제어장치(100)와 제2 메모리(400) 사이의 데이터 버스들(DB1, DB2, DB3)은 서로 연결된다.As a result, the data buses DB1, DB2, and DB3 between the control device 100 and the second memory 400 are connected to each other.

이때, 3상태 래치(230) 및 제1 메모리(300)는 인에이블 제어부(210)의 제어신호(C2, C4)에 의해 디스에이블 된다.At this time, the tri-state latch 230 and the first memory 300 are disabled by the control signals C2 and C4 of the enable controller 210.

이후, 제어장치(100)는 어드레스 버스(AB)를 통하여 어드레스를 인가하면 제2 메모리(400)에 기록된 해당 영역의 데이터는 3상태 버퍼(240)와 양방향 3상태 버퍼(220)를 통하여 제어장치(100)에 입력된다.Subsequently, when the control device 100 applies an address through the address bus AB, data of the corresponding area recorded in the second memory 400 is controlled through the tri-state buffer 240 and the bidirectional tri-state buffer 220. Input to device 100.

이로 인해 각 메모리(300, 400)에 저장된 데이터를 제어장치가 읽어들일 수 있게된다.As a result, the controller can read data stored in each of the memories 300 and 400.

마찬가지로 제어장치(100)가 각 메모리(300, 400)에 데이터를 저장할 때에도 데이터를 쓸 수 있는 영역과 쓸 수 없는 영역으로 구분해서 각 메모리를 사용할 수 있다.Similarly, even when the control device 100 stores data in each of the memories 300 and 400, each memory may be divided into an area in which data can be written and an area in which data cannot be written.

본 발명의 또다른 목적을 실현하기 위한 데이터 제어방법은, 메모리에 저장된 데이터를 또다른 메모리에 옮겨서 저장할 시 제어장치와 메모리간에 연결된 데이터 버스의 연결을 끊고, 제어장치로부터 인가되는 어드레스 데이터에 의해 기록하고자하는 메모리를 인에이블시켜 어드레스 데이터를 인가한 후 데이터를 읽을 메모리를 인에이블 시켜 읽혀진 데이터를 곧바로 기록하고자 하는 메모리에 인가하여 제어장치에 읽어들인 데이터를 노출시키지 않도록 수행함을 특징으로 한다.A data control method for realizing another object of the present invention, when the data stored in the memory is transferred to another memory and stored, disconnects the data bus connected between the control device and the memory, and writes by address data applied from the control device. After enabling the desired memory to apply the address data, enable the memory to read the data to be applied immediately to the memory to write the data to be read so as not to expose the data read to the control device.

이와 같이 수행되는 본 발명을 실현하기 위한 데이터 제어장치의 실시예에 대한 동작을 제2도를 참조하여 상세히 설명한다.The operation of the embodiment of the data control apparatus for realizing the present invention performed as described above will be described in detail with reference to FIG.

제어장치(100)의 제어에 의해 제1 메모리(300)에 저장된 데이터를 다른 영역 즉, 제2 메모리(400)에 옮겨서 저장하고자 할 때, 데이타 제어부(500)의 제어부(520)는 상기 제어 장치(100)로부터 출력되는 제어신호(CTL)와 주소(AB1)를 인가받아 이를 해독하여 제어신호(CTL)가 읽기 명령이고 주소(AB1)가 읽을 수 없도록 지정한 영역을 가리키고 있으면 양방향 3상태 버퍼(510)를 디스에이블 시킬 수 있도록 하는 제어신호(C1)를 발생한다.When the data stored in the first memory 300 is to be transferred and stored in another area, that is, the second memory 400 under the control of the control device 100, the control unit 520 of the data control unit 500 controls the control device. When the control signal CTL and the address AB1 are outputted from the device 100, the control signal CTL is read and the control signal CTL is a read command and the address AB1 points to a designated area so that the address AB1 cannot be read. Generates a control signal (C1) that can be disabled.

이로 인해 상기 양방향 3상태 버퍼(510)는 디스에이블되어 제어장치와 제1 메모리(300)간에 연결된 데이터 버스(DB1, DB2)는 끊어지게 된다.As a result, the bidirectional tri-state buffer 510 is disabled so that the data buses DB1 and DB2 connected between the control device and the first memory 300 are disconnected.

이후, 제어부(520)는 제1 메모리(300)에 인에이블 제어신호(C2)를 인가하여 제1 메모리(300)를 인에이블시킨 다음 제어장치(100)로부터 어드레스 버스(AB1)로 인가되는 어드레스 데이터를 어드레스 버스(AB2)를 통해 제1 메모리(300)로 인가 함으로써 해당 영역의 데이터를 읽게된다.Subsequently, the controller 520 applies the enable control signal C2 to the first memory 300 to enable the first memory 300, and then the address applied from the control device 100 to the address bus AB1. The data of the corresponding area is read by applying the data to the first memory 300 through the address bus AB2.

이와 동시에 제어부(520)는 제어장치(100)로부터 출력되는 제어신호(CTL)에 의해 제2 메모리(400)를 인에이블 시킬 수 있는 제어신호(C3)를 제2 메모리(400)로 인가한다.At the same time, the controller 520 applies a control signal C3 for enabling the second memory 400 to the second memory 400 by the control signal CTL output from the control device 100.

이로 인해 제2 메모리(400)는 인에이블됨과 아울러 제어장치(100)로부터 출력되는 어드레스 데이터를 제어부(520)를 통해 인가 받아 상기 제1 메모리(300)로 부터 읽혀진 데이터를 즉각적으로 해당 영역에 기록하게 된다.As a result, the second memory 400 is enabled and the address data output from the control device 100 is received through the control unit 520 to immediately record the data read from the first memory 300 in the corresponding area. Done.

마찬가지로 제2 메모리(400)에 저장된 데이터를 제1 메모리(300)로 옮겨 적을 경우에도 상기의 동작과정 동일하므로 설명은 생략한다.Similarly, when the data stored in the second memory 400 is transferred to the first memory 300 and described, the same operation process is the same, and thus description thereof will be omitted.

한편, 제1 메모리(300)에 저장된 데이터를 제어장치(100)가 읽어들이는 경우에는, 먼저 제어장치(100)가 제어신호(CTL)와 주소(AB1)를 데이터 제어부(500)의 제어부(520)로 인가하게 되면, 제어부(520)는 양방향 3상태 버퍼(510)를 인에이블 시킬 수 있도록 제어신호(C1)를 발생한다.Meanwhile, when the control device 100 reads data stored in the first memory 300, the control device 100 first transmits the control signal CTL and the address AB1 to the control unit of the data control unit 500. When applied to 520, the controller 520 generates a control signal C1 to enable the bidirectional tri-state buffer 510.

이로 인해 제어장치(100)와 제1 메모리(300) 사이의 데이터 버스(DB1)와 데이터 버스(DB2)는 서로 연결된다.As a result, the data bus DB1 and the data bus DB2 between the control device 100 and the first memory 300 are connected to each other.

이후, 제어장치(100)는 어드레스 버스(AB1)를 통하여 어드레스를 인가하면 제어부(300)는 데이터 버스(AB2)를 통하여 어드레스 데이터를 제1 메모리(300)에 인가하게 되고, 해당 영역의 데이터는 양방향 3상태 버퍼(510)를 통하여 제어장치(100)에 입력된다.Thereafter, when the control device 100 applies an address through the address bus AB1, the controller 300 applies address data to the first memory 300 through the data bus AB2, and the data of the corresponding area is It is input to the control device 100 through the bidirectional tri-state buffer 510.

이때, 제2 메모리(400)는 디스에이블 되어 있다.At this time, the second memory 400 is disabled.

또한, 제2 메모리(400)에 저장된 데이터론 제어장치(100)가 읽어들이는 경우에도 상기의 동작과정과 동일하므로 굳이 설명은 생략한다.In addition, since the dataron control apparatus 100 stored in the second memory 400 is the same as the above operation process, the description thereof will be omitted.

제1도의 인에이블 제어부(210)와 제2도의 제어부(520)는 간단한 조합회로로 구성할 수 있으며 이와 같이 본 발명은 하나의 메모리에서 또하나의 메모리로 제어장치에 노출 없이 데이터를 옮겨 적을 때 이를 위한 별다른 디바이스가 필요하지 않게되어 회로의 크기를 줄일 수 있을 뿐만 아니라 이로 인한 원가절감의 효과가 있다.The enable control unit 210 of FIG. 1 and the control unit 520 of FIG. 2 may be configured by a simple combination circuit. Thus, when the data is transferred from one memory to another without exposing the control device to another memory, the present invention is described. This eliminates the need for a separate device, which not only reduces the size of the circuit, but also reduces the cost.

Claims (2)

메모리에 저장된 데이터를 또다른 메모리에 옳겨서 저장할 시 제어장치와 메모리간에 연결된 데이터 버스의 연결을 끊고, 그 메모리에서 읽어들인 데이터를 임시 버퍼에 기록한 다음 또다른 메모리의 해당 어드레스에 이를 기록하여 제어장치에 읽어들인 데이터를 노출시키지 않도록 수행함을 특징으로 하는 데이터 제어방법.When storing the data stored in the memory in another memory, disconnect the data bus connected between the control device and the memory, write the data read from the memory into the temporary buffer, and then write it to the corresponding address of another memory. A data control method, characterized in that not to expose the data read in. 메모리에 저장된 데이터를 또다른 메모리에 옮겨서 저장할 시 제어장치와 메모리간에 연결된 데이터 버스의 연결을 끊고, 제어장치로부터 인가되는 어드레스 데이터에 의해 기록하고자 하는 메모리를 인에이블시켜 어드레스 데이터를 인가한후 데이터를 읽을 메모리를 인에이블 시켜 읽혀진 데이터를 곧바로 기록하고자 하는 메모리에 인가하여 기록함으로써 제어장치에 읽어들인 데이터를 노출시키지 않도록 수행함을 특징으로 하는 데이터 제어방법.When transferring the data stored in the memory to another memory and storing it, disconnect the data bus connected between the control device and the memory, enable the memory to be written by the address data applied from the control device, apply the address data, and then And enabling the read memory to write and read the read data directly into the memory to be written so as not to expose the read data to the control device.
KR1019970052809A 1997-10-15 1997-10-15 Data comtrolling method KR100272050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052809A KR100272050B1 (en) 1997-10-15 1997-10-15 Data comtrolling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052809A KR100272050B1 (en) 1997-10-15 1997-10-15 Data comtrolling method

Publications (2)

Publication Number Publication Date
KR19990031909A KR19990031909A (en) 1999-05-06
KR100272050B1 true KR100272050B1 (en) 2000-11-15

Family

ID=19522771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052809A KR100272050B1 (en) 1997-10-15 1997-10-15 Data comtrolling method

Country Status (1)

Country Link
KR (1) KR100272050B1 (en)

Also Published As

Publication number Publication date
KR19990031909A (en) 1999-05-06

Similar Documents

Publication Publication Date Title
KR950033858A (en) Data transmission method and apparatus
KR100272050B1 (en) Data comtrolling method
US4627035A (en) Switching circuit for memory devices
US20050262403A1 (en) Apparatus and method for single operation read-modify-write in a bit-accessible memory unit memory
KR200193638Y1 (en) Apparatus for data storage in switching system
JP2904266B2 (en) Memory connection controller that can cope with bus degradation
KR100290561B1 (en) Method for controlling external sram of dsp
KR20030032168A (en) Using pci bridge of duplex apparatus
KR940022266A (en) Data transmission control signal generator
KR100337296B1 (en) Apparatus and Method for Data Copy between Duplicated Circuit Board
JPH05242009A (en) Direct memory access device
JPH06266626A (en) Backup method for semiconductor auxiliary storage and non-volatile semiconductor auxiliary storage
JPS595304A (en) Write confirming method of external memory in sequence control
JPH064469A (en) Input/output device control system
JP2000231512A (en) High speed memory copy method and copy circuit
JPH05181567A (en) Power source stop control system for information processor
KR20000055425A (en) Selective Simultaneous Copy Method And Apparatus For Memory In Dual Board
JPH04263333A (en) Memory duplication system
JPH0621984B2 (en) Micro program load method
JPS63196968A (en) Input/output controller
KR20000005448U (en) Processor redundancy system
JPH04153793A (en) Ic card
KR20000059845A (en) High speed memory device having minimized data read access time
JPH117503A (en) Card type communication equipment and method for transferring data to card type communication equipment
JPS61288253A (en) Data transfer circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110812

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120803

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee