KR100271641B1 - 포토레지스트 패턴형성방법 - Google Patents

포토레지스트 패턴형성방법 Download PDF

Info

Publication number
KR100271641B1
KR100271641B1 KR1019980000819A KR19980000819A KR100271641B1 KR 100271641 B1 KR100271641 B1 KR 100271641B1 KR 1019980000819 A KR1019980000819 A KR 1019980000819A KR 19980000819 A KR19980000819 A KR 19980000819A KR 100271641 B1 KR100271641 B1 KR 100271641B1
Authority
KR
South Korea
Prior art keywords
photoresist
wafer
track
pattern
light
Prior art date
Application number
KR1019980000819A
Other languages
English (en)
Other versions
KR19990065500A (ko
Inventor
양현조
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980000819A priority Critical patent/KR100271641B1/ko
Priority to TW087104739A priority patent/TW525238B/zh
Priority to JP19834898A priority patent/JP3188673B2/ja
Priority to US09/146,257 priority patent/US6218082B1/en
Publication of KR19990065500A publication Critical patent/KR19990065500A/ko
Application granted granted Critical
Publication of KR100271641B1 publication Critical patent/KR100271641B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 화학증폭형 포토레지스트의 패턴형성방법에 관한 것으로, 특히 포토 마스크상의 패턴이 밀집되어 있는 경우 불필요한 패턴이 레지스트상에 형성되는 사이드롭(side lobe)현상을 방지하기 위한 것이다.
본발명의 목적은, 반도체 기판 상면에 감광막을 도포한 후, 노광장치에 넣어 상기 감광막을 노광한 후, 상기 반도체 기판을 알칼리성 기체의 농도가 10ppb이상인 반응실에 일정시간 방치함으로써 달성할 수 있으며, 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Description

포토레지스트 패턴형성방법
본발명은 포토레지스트의 패턴형성방법에 관한 것으로, 특히 반투과형(half-tone) 포토마스크를 이용하여 화학증폭형 포토 레지스트를 패터닝하는 방법에 관한 것이다.
반도체 소자의 집적도가 높이짐에 따라, 0.25um 이하의 최소치수(critical dimension)를 실현하는 리소그라피 기술이 필요하게 되었고, 상기와 같은 좁은 패턴에 대한 해상력을 높이기 위해서는 포토마스크와 포토 레지스트의 양측면에서 개선이 필요하다.
포토마스크의 측면에서는 1982년 레벤슨에 의해 처음 개발된 위상반전마스크가 많은 개량을 거듭하여, 최근 반투과형 위상반전마스크가 각광을 받고 있다. 잘 알려진 레벤슨형 또는 감쇄형(attenuate) 위상반전마스크는 결함 검출의 툴이 없기 때문에 실제 반도체 제조공정에서 이용하기 어려운 점이 있으나, 반투과형(half-tone) 위상반전마스크(phase shift mask)는 결함 검출을 위한 장비가 제작되어 있기 때문에 실제 공정에서 많이 적용되고 있다.
또한 포토 레지스트 측면에서는, 최근 200-300nm의 파장을 갖는 초단파장 자외광(deep-UV)을. 이용하는 리소그라피 기술이 활발히 연구되고 있는데 따라 초단파장 자외광(deep-UV)에 대응하는 새로운 레지스트의 필요성이 대두되었고, 그 대책으로서 미국 IBM사에서 처음 개발된 화학증폭형 레지스트가 나와 있다. 여기서, 포토레지스트란 광조사에 의해 화학반응이 유기되고, 그 결과 발생하는 미조사부와 조사부의 현상액에 대한 용해성의 차이를 이용하여 패턴형성을 하는 고분자 수지의 총칭이다.
종래의 반투과형 위상반전마스크와 화학증폭형 레지스트를 이용한 패턴형성의 원리에 대해 설명하면 다음과 다음과 같다.
도1은 반투과형(half-tone) 위상반전마스크의 종단면도이다. 도1에서 1은 광학적으로 투명한 기판이고, 2는 크롬막으로 된 반투과막이고, 3은 이산화실리콘막으로 된 위상반전막이다. 상기 반투과막(2)은 입사하는 광을 약 5-10%정도를 투과시킨다. 상기 반투과막(2)위에 위상반전막(3)이 덮여 있는 곳을 위상반전영역(4) 또는 차광영역(4)이라하고, 투명한 기판이 그대로 드러난 부분을 투과영역(5)이라 한다. 도2에는 상기 도1의 위상반전마스크를 통과한 빛이 레지스트에 도달했을때의 광의 위상 및 진폭을 도시하고 있다. 즉 위상반전영역(4)을 통과한 광의 위상은 부의 위상을 갖고 진폭은 감쇄(attenuate)한다. 또 투과영역(5)을 통과한 광은 정의 위상을 갖고 진폭이 크다. 상기 도2의 광의 위상 및 진폭을 광강도로 표시한 것이 도3이다. 즉 투과영역(5)을 통과한 광의 세기는 1에 가깝고, 위상반전영역(4)을 통과한 광의 세기는 0에 가깝다. 도4는 도1의 위상반전마스크를 통과한 빛이 반도체 기판(10)위에 도포되어 있는 포토레지스트막에 도달하여, 현상된 후의 포토레지스트의 패턴(20)의 종단면도를 도시했다. 즉 포토레지스트막은 도1의 위상반전마스크의 투과영역(5) 아래부분에서는 광에 조사되어 현상액에 용해되는 성분으로 변하고, 위상반전영역(4) 아래부분에서는 광에 조사되지 않으므로 현상액에 대해 불용인 상태로 남아 있게 되며, 상기 반도체 기판(10)을 현상액 즉 알칼리 용액에 넣으면 투과영역(5) 아래에 놓여 알칼리에 용해되는 성분으로 변한 부분의 포토레지스트가 용해되어 제거됨으로써 포토레지스트 패턴(20)이 형성된다.
도5는 도4의 반도체 기판(10)상의 포토레지스트 패턴(20)을 나타낸 평면도이다.
종래의 포토레지스트 패턴 형성의 공정 순서는 도6에 도시한 바와 같다.
즉 반도체를 제조하기 위한 클린룸 내부는 트랙과 인터페이스 영역으로 나뉘게 되는데, 인터페이스 영역은 사람이 작업을 하는 영역이며, 트랙은 실제 반도체 소자의 제조가 진행되는 영역이다. 상기 포토레지스트 패턴형성을 위한 공정은 모두 트랙내에서 진행이 된다. 트랙은 인터페이스 영역에 비하여 공기를 더 정밀하게 여과하여, 파티클 및 기타 반도체 소자 제조에 유해한 가스들의 농도를 낮춘 곳이다. 화학증폭형 레지스트를 이용한 패턴형성공정은 상기 트랙내에서 화학적 여과(chemical filtering)를 통해 NH3와 같은 알칼리성 가스의 농도를 1ppb 이하로 조절한 상태에서 진행된다. 그러나, 트랙내부의 알칼리 가스 농도는 1bbp 이하인 반면, 인터페이스 영역의 알칼리 가스 농도는 약 20~50 ppb정도이다.
먼저 상기 트랙내에 웨이퍼를 투입한다(61). 이이서 상기 웨이퍼의 상면에 포토레지스트를 도포한다(62). 다음으로 상기 웨이퍼를 약한 열처리(소프트 베이크: soft bake)하여 상기 포토레지스트를 굳게 한다(63). 다음으로 상기 웨이퍼를 냉각시킨다(64). 다음으로 상기 웨이퍼를 스테퍼와 같은 노광장비에 넣고, 반투과형 위상반전마스크를 이용하여 노광한다(65). 이이서 상기 웨이퍼를 다시 열처리한다(포스트 익스포즈 베이크: Post expose bake)(66). 다음으로 상기 웨이퍼를 알칼리 현상액에 넣고 현상하여 빛에 조사된 부분을 제거하여 포토레지스트 패턴을 형성한다(67). 다음으로 상기 웨이퍼를 다시 열처리(하드 베이크: hard bake)하여 상기 포토레지스트 패턴을 완전히 굳게 한다(68). 다음으로 상기 웨이퍼를 상기 트랙에서 인출(69)함으로써 포토레지스트의 패턴형성공정을 완료한다.
화학증폭형 레지스트의 패턴형성의 원리는 다음과 같다. 화학증폭형 레지스트는 노볼락 수지, 산 발생제(PAG; photo acid generator) 그리고 용해저지제(dissolution inhibitor)인 감광제로 구성된다. 포토레지스트가 빛을 받으면 PAG에서 h+를 발생시키고, 그 상태에서 약 100℃ 정도에서 30분간 열처리(post expose bake)해주면 h+가 급격히 증가하여 포토레지스트내로 확산하면서 용해저지제의 연결고리를 자르게 된다. 상기 용해저지제는 그 연결고리가 잘리면서 h+를 생성시켜 h+의 발생이 증폭된다. 화학증폭형 레지스트라고 하는 이유가 여기에 있다. 상기 용해저지제의 연결고리가 완전히 끊어지면, 알칼리 용액 예를들면 TMAH(tetramethyl amonium hydroxide)에 의해 상기 포토레지스트가 용해되어 패턴이 형성되는 것이다. 상기와 같은 원리로 패턴이 형성되는 화학증폭형 레지스트를 NH3와 같은 알칼리성 가스의 농도가 높은 곳, 예를들면 약 50 ppb이상인 곳에 오랫동안 방치하면, 알칼리성 가스가 포토레지스트내부 및 표면에 발생한 h+와 결합하여 중화됨으로써 용해저지제의 연결고리를 끊는 것을 막게 된다. 결과적으로 광이 조사된 부분과 조사되지 않은 부분의 포토 레지스트는 모두 용해저지제에 의해 용해되지 않는 부분으로 남아있게 되어, 포토 레지스트의 패터닝이 불가능하게 된다. 트랙내의 공기에 있어서 알칼리성 가스를 매우 낮은 농도 예를 들면 1ppb 이하로 제어하는 이유가 여기에 있다.
상기 반투과성 위상반전마스크를 이용하여 화학증폭형 포토레지스트를 노광하여 패터닝하는데 있어서, 상기 반투과성 위상반전마스크에 형성되어 있는 개구부 패턴들이 인접하여 형성되어 있는 경우, 크롬층이 덮인곳에서 광의 합성이 일어나 광강도가 세어져, 마치 투과영역과 같이 작용하여 포토레지스트가 제거되지 않아야 될 영역의 포토레지스가 제거되어, 원치 않는 곳에 포토레지스트가 개방(opening)되는 사이드롭(side lob) 현상이 발생하는 문제점이 있었다.
도7a는 도1의 포토마스크를 이용하여 노광 및 현상을 했을 때, 상기 사이드롭이 발생된 포토레지스트막의 평면도를 도시하고 있으며, 도7b는 그 종단면도를 도시하고 있다. 즉 도7a, 도7b에는 웨이퍼 또는 반도체 기판(10)위에 포토레지스트 패턴(20)과 개방부위(30) 그리고 사이드롭(30a)이 도시되어 있다.
본발명은 반투과형 위상반전마스크와 화학증폭형 레지스트를 이용한 패턴형성시 발생하는 사이드 롭 문제를 해결하는데 그 목적이 있다.
또한 본발명은 노광도중 트랙장비로부터 웨이퍼를 단시간 인터페이스영역으로 인출하는 단순한 공정을 추가함으로써 용이하게 사이드 롭 문제를 해결하는데 그 목적이 있다.
또한 본발명은 노광장비에 의해 노광된 포토레지스트를, 알칼리성 가스가 일정농도로 유지되는 반응실내에 단시간 방치하는 공정을 추가함으로써 사이드 롭 문제를 해결하는데 그 목적이 있다.
본발명의 또다른 목적은, 사이드 롭 문제를 해결하여 반도체 소자의 신뢰성을 향상시키는데 그 목적이 있다.
본발명의 또다른 목적은, 결함검출이 용이한 반투과층 위상반전마스크를 이용하여 포토레지스트 패턴을 형성함으로써 반도체 소자의 신뢰성을 향상시키는데 그 목적이 있다.
본발명의 목적을 달성하기 위해, 웨이퍼를 트랙안에 넣는 공정과, 상기 트랙내에서 상기 웨이퍼 상면에 화학증폭형 레지스트를 도포하는 공정과, 상기 웨이퍼를 열처리하는 공정과, 상기 화학증폭형 레지스트에 광을 조사하는 공정(노광 공정)과, 상기 웨이퍼를 소정농도의 알칼리성 가스에 노출시키는 공정과, 상기 웨이퍼를 열처리하는 공정과, 상기 웨이퍼를 현상하는 공정을 순차실시하는 포토레지스트의 패턴형성방법을 제공한다.
제1도는 반투과형 위상반전마스크의 종단면도.
제2도는 제1도의 위상반전마스크를 통과한 광의 위상 및 진폭을 도시한 그래프도.
제3도는 제2도에 도시한 광의 광강도를 도시한 그래프도.
제4도는 제2도의 광이 위상반전마스크를 통과하여 반도체 기판상의 포토레지스트막에 도달되고 난 후, 상기 포토레지스트막을 현상한후의 반도체 기판의 종단면도.
제5도는 제4도의 종단면도에 대응하는 반도체 기판의 평면도.
제6도는 종래 포토레지스트 패턴 형성 공정순서도.
제7a도는 상면에 포토레지스트 패턴이 형성되어 있는 종래 반도체 기판의 평면도.
제7b도는 제7a도의 Ⅶb-Ⅶb선에 따른 종단면도.
제8도는 본발명에 의한 포토레지스트 패턴 형성공정순서도.
제9a도는 본발명에 따른 포토레지스트 패턴 형성을 위한 장비 배치도.
제9b도는 본발명에 따른 포토레지스트 패턴 형성을 위한 장비 배치도의 다른예.
제10a도내지 제1Oc도는 본발명에 의한 화학증폭형 포토레지스트의 제조순서를 도시한 반도체 기판의 종단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 기판 2 : 반투과막
3 : 위상반전막 4 : 위상반전영역
5 : 투과영역 10 : 반도체 기판, 웨이퍼
20 : 포토레지스트 패턴 30 : 개방(opening)
30a : 사이드롭 111 : 포토레지스트막
111a : 포토레지스트 패턴
종래의 문제점을 해결하기 위한 본발명의 공정순서는 다음과 같다. 본발명의 공정순서를 도8에 도시했다.
먼저 알칼리성 가스가 전체 가스 농도의 1ppb이하로 제어된 트랙내에 웨이퍼를 투입한다(81).
이어서 상기 웨이퍼의 상면에 포토 레지스트를 도포한다(82).
다음으로 상기 웨이퍼를 약한 열처리(soft bake)하여 상기 포토레지스트를 굳힌다(83).
다음으로 상기 웨이퍼를 냉각시킨다(84).
다음으로 상기 웨이퍼를 스테퍼와 같은 노광장비에 넣고, 반투과형 위상반전마스크를 이용하여 노광한다(85).
이어서 상기 웨이퍼를 NH3와 같은 알칼리성 가스의 농도가 약 20-50 ppb인 곳에 약 5분간 방치한다(86). 상기 알칼리성 가스 농도가 20-50 ppb인 곳은, 클린룸내의 인터페이스 영역의 농도와 같기 때문에, 상기 트랙으로부터 웨이퍼를 단순히 인터페이스 영역으로 잠시 꺼내놓는 단순한 공정을 덧붙임으로써 가능해진다. 이러한 공정은 새로운 장비를 필요로 하지 않으므로, 반도체 소자의 제조비용을 높이지 않고 본발명의 목적을 달성할 수 있는 효과가 았다. 또한 알칼리성 가스의 농도가 20-50 ppb, 필요하다면 그 이상의 농도를 갖는 반응실을 트랙내에 따로 만들어 넣어, 상기 반응실내에 웨이퍼를 넣어 수분간 방치하는 방법으로도 본발명의 목적을 달성할 수 있다.
이어서 상기 웨이퍼를 다시 열처리한다(Post expose bake)(87).
다음으로 상기 웨이퍼를 알칼리 현상액에 넣고 현상하여 빛에 조사된 부분을 제거하여 포토레지스트 패턴을 형성한다(88).
다음으로 상기 웨이퍼를 다시 열처리(hard bake)하여 상기 포토레지스트 패턴을 완전히 굳게 한다(89).
다음으로 상기 웨이퍼를 상기 트랙에서 꺼냄(90)으로써 포토레지스트의 패턴형성공정을 완료한다.
도9a는 본발명의 포토레지스트 패턴을 형성하기 위한 장치의 배치도의 일예이다.
트랙(91)내에 코터(coater)(92), 소프트 베이크 플레이트(soft bake plate)(93), 냉각판(94)이 일렬(a)로 배치되어 있고, 또한 상기 트랙(91)내에 오른쪽에서부터 왼쪽으로 포스트 익스포즈 베이크 플레이트(post expose bake plate)(97), 현상기(98), 하드 베이크 플레이트(hard bake plate)(99)가 또다른 일열(b)을 이루고 있으며, 열(a)와 열(b)에 위치하는 장치들이 서로 마주보고 있다.
또 상기와 같은 장치 배열을 갖는 트랙(91)의 일측에 인터페이스 (96)가 배치되어 있고, 인터페이스(96)를 중심으로 상기 트랙의 반대편에 노광장비인 스테퍼(95)가 배치되어 있다. 스테퍼가 위치한 곳의 가스 분위기는 트랙내의 가스 분위기와 조건이 동일하다. 도면에서 화살표는 웨이퍼의 흐름의 순서를 도시한 것이다.
상기와 같은 장치의 배치구조를 갖는 클린룸내에서, 트랙(91)내의 코터(coater)(92)에 의해 포토레지스트가 도포되고, 소프트 베이크 플레이트(soft bake plate)(93)에서 상기 포토레지스트가 굳혀지고, 냉각판(94)에서 냉각된 다음, 노광장비인 스테퍼(stepper)(95)에서 노광되고, 인터페이스(96)영역 즉, 알칼리 가스 농도 20-50ppb인 영역에 수분간 노출되고, 다시 트랙(91)으로 옮겨져, 트랙(91)내의 포스트 익스포즈 베이크 플레이트(post expose bake plate)(97)에서 다시 포토레지스트가 굳어지고, 현상기(98)에서 현상되어 포토레지스트 패턴이 형성된 다음, 하드 베이크 플레이트(hard bake plate)(99)에서 다시 포토레지스트 패턴이 굳어진 후, 트랙(91)으로부터 웨이퍼가 인출된다.
도9b는 본발명의 클린룸내의 장치의 배치도의 다른예이다.
트랙(101)내에 코터(coater)(102), 소프트 베이크 플레이트(soft bake plate)(103), 냉각판(104)이 일렬(a)로 배치되어 있고, 또한 상기 트랙(101)내에 오른쪽에서부터 왼쪽으로 알칼리 가스 반응실(110), 포스트 익스포즈 베이크 플레이트(post expose bake plate)(107), 현상기(108), 하드 베이크 플레이트(hard bake plate)(109)가 또다른 일열(b)을 이루고 있으며, 열(a)와 열(b)에 위치하는 장치들이 서로 마주보고 있다.
또 상기와 같은 장치 배열을 갖는 트럭(101)의 일측에 인터페이스(106)가 배치되어 있고, 인터페이스(106)를 중심으로 상기 트랙의 반대편에 노광장비인 스테퍼(105)가 배치되어 있다. 도면에서 화살표는 웨이퍼의 흐름의 순서를 나타내고 있다.
상기와 같은 장치의 배치구조를 갖는 클린룸내에서, 웨이퍼가 트랙(101)내로 유입되고, 상기 웨이퍼가 트럭(101)내에서 코터(coater)(102)에 의해 포토레지스트가 그 상면에 도포되고, 소프트 베이크 플레이트(soft bake plate)(103)에서 상기 포토레지스트가 굳혀지고, 냉각판(104)에서 냉각된 다음, 노광장비인 스테퍼(stepper)(105)에서 노광되고, 다시 트랙(101)으로 옮겨져, 트랙(101)내의 알칼리 가스 반응실(110)에서 수분간 알칼리 가스에 노출되고, 다음으로 포스트 익스포즈 베이크 플레이트(post expose bake plate)(107)에서 다시 포토레지스트가 굳어지고, 현상기(108)에서 현상되어 포토레지스트 패턴이 형성된 다음, 하드 베이크 플레이트(hard bake plate)(109)에서 다시 포토레지스트 패턴이 굳어진 후, 트랙(101)으로부터 웨이퍼가 인출된다.
상기와 같은, 공정순서 및 방법에 의한 본발명의 사이드 롭 제거의 원리는 다음과 같다. 화학증폭형 레지스트의 패턴형성의 원리는 이미 앞에서 설명한 바와 같이, 화학증폭형 레지스트는 노볼락 수지, 산 발생제(PAG; photo acid generator) 그리고 용해저지제(dissolution inhibitor)인 감광제로 구성되고, 포토레지스트가 빛을 받으면 PAG에서 h+를 발생시키고, 그 상태에서 약 100℃ 정도에서 30분간 열처리(post bake)해주면 h+가 급격히 증가하여 포토레지스트내로 확산하면서 용해저지제의 연결고리를 자르게 된다. 이때, 포토마스크의 패턴이 밀집한 곳에서, 크롬층 즉 광의 세기가 0에 가까워야 하는 곳이 광의 합성에 의하여; 광의 세기가 세어짐에 따라서, 크롬층 아래의 포토레지스트의 표면부근에서도, 광의 조사에 의한 h+ 발생이 일어난다. 따라서 이 원치않는 부위의 h+를 제거해 주기 위해, 포토레지스트막의 표면 및 그 표면부근만 중화될 정도의 시간만큼 알칼리성 기체에 상기 웨이퍼를 노출시키는 것이다. 따라서 원래 개방(opening)되지 않아야 할 곳에 생성된 포토레지스트내의 h+는 중화되어 제거되므로, 현상액에 녹지 않고 그대로 남아 정확한 패턴이 그려지는 것이다. 그러나 상기 포토레지스트를 너무 오랫동안 방치하면 포토레지스트내의 패턴 형성부분까지 중화될 우려가 있으므로 주의해야 한다. 상기의 설명한 바를 도면을 이용하여 설명하면 다음과 같다. 도10a에서 111은 포토레지스트막이다. 112는 포토마스크의 투과영역 아래에 놓여 광에 조사된 부위이며, 113은 사이드롭이 발생하는 부위이다. 도면에 도시된 바와 같이, 부위(112)에서는 포토레지스트막(111)내부에 h+가 무수히 형성되어 있다. 사이드 롭이 발생하는 부위(113)에서는 포토레지스트막(111)의 표면 근방에만 h+가 형성되어 있다. 따라서 상기 부위(113)의 표면에 형성된 h+를 중화시킬 수 있는 정도의 시간만큼만 알칼리성 기체에 방치하면, 도1Ob와 같이, 사이드 롭 부위의 h+가 없어진다. 이후 상기 포토레지스트(111)에 열을 가하면 투과영역 아랫부분의 포토레지스트부위(112)에서 h+가 기하급수적으로 증가하고, 현상액에 용해되어 제거됨으로써 도10c와 같은 포토 레지스트 패턴(111a)이 얻어진다.
본 발명은, 0.25um의 디자인 룰에 대응하기 위한 초단파장 자외광(deep-UV) 리소그라피에 이용되는 화학증폭레지스트의 패턴형성시, 결함검출이 쉬운 반투과성 위상 반전마스크를 이용하면서도 사이드롭을 방지할 수 있는 포토 레지스트의 패턴형성 방법을 제공하여, 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 반도체 기판위에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 열처리하는 공정과, 상기 포토레지스트를 노광하는 공정과, 상기 포토레지스트를 알칼리성 가스에 노출시키는 공정과, 상기 포토레지스트를 열처리하는 공정과, 상기 포토레지스트를 현상하는 공정을 순차실시하여 이루어진 것을 특징으로 하는 포토레지스트의 패턴형성 방법.
  2. 제1항에 있어서, 상기 포토레지스트를 알칼리성 가스에 노출시키는 공정에서, 상기 알칼리성 가스의 농도는 20ppb이상인 것을 특징으로 하는 포토레지스트의 패턴형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 포토레지스트를 알칼리성 가스에 노출시키는 공정은, 포토레지스트의 표면부근의 h+가 중화되는 시간만큼만 방치하는 것을 특징으로 하는 포토레지스트 패턴형성 방법.
KR1019980000819A 1998-01-14 1998-01-14 포토레지스트 패턴형성방법 KR100271641B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980000819A KR100271641B1 (ko) 1998-01-14 1998-01-14 포토레지스트 패턴형성방법
TW087104739A TW525238B (en) 1998-01-14 1998-03-30 Method for patterning photoresist
JP19834898A JP3188673B2 (ja) 1998-01-14 1998-07-14 基板の製造方法
US09/146,257 US6218082B1 (en) 1998-01-14 1998-09-03 Method for patterning a photoresist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000819A KR100271641B1 (ko) 1998-01-14 1998-01-14 포토레지스트 패턴형성방법

Publications (2)

Publication Number Publication Date
KR19990065500A KR19990065500A (ko) 1999-08-05
KR100271641B1 true KR100271641B1 (ko) 2001-03-02

Family

ID=19531433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000819A KR100271641B1 (ko) 1998-01-14 1998-01-14 포토레지스트 패턴형성방법

Country Status (4)

Country Link
US (1) US6218082B1 (ko)
JP (1) JP3188673B2 (ko)
KR (1) KR100271641B1 (ko)
TW (1) TW525238B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419029B1 (ko) * 1999-08-31 2004-02-19 주식회사 하이닉스반도체 알칼리 처리 과정을 포함하는 포토레지스트 패턴 형성방법
TW439104B (en) * 1999-12-31 2001-06-07 Winbond Electronics Corp Method to reduce the side lobe of photolithography process
US6355399B1 (en) * 2000-01-18 2002-03-12 Chartered Semiconductor Manufacturing Ltd. One step dual damascene patterning by gray tone mask
SG168411A1 (en) * 2000-02-01 2011-02-28 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
DE10120659B4 (de) * 2001-04-27 2007-04-19 Infineon Technologies Ag Verfahren zur Strukturierung einer Photolackschicht
US6686300B2 (en) * 2000-12-27 2004-02-03 Texas Instruments Incorporated Sub-critical-dimension integrated circuit features
JP3453365B2 (ja) * 2001-01-15 2003-10-06 株式会社半導体先端テクノロジーズ 写真製版によるパターン形成方法
US7078348B1 (en) * 2001-06-27 2006-07-18 Advanced Micro Devices, Inc. Dual layer patterning scheme to make dual damascene
KR100488953B1 (ko) * 2001-12-31 2005-05-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 지주 스페이서 형성방법
US7517640B2 (en) * 2005-08-11 2009-04-14 Texas Instruments Incorporated Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same
EP2049950A2 (en) * 2006-08-02 2009-04-22 Nxp B.V. Photolithography
JP6268113B2 (ja) * 2015-03-05 2018-01-24 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP7154081B2 (ja) * 2018-09-19 2022-10-17 東京エレクトロン株式会社 マスクの形成方法
US20240004302A1 (en) * 2022-07-01 2024-01-04 Nanya Technology Corporation Method of manufacturing semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650261A (en) * 1989-10-27 1997-07-22 Rohm And Haas Company Positive acting photoresist comprising a photoacid, a photobase and a film forming acid-hardening resin system
JP3425243B2 (ja) * 1994-11-07 2003-07-14 株式会社東芝 電子部品のパターン形成方法
US6107002A (en) * 1998-10-29 2000-08-22 Micron Technology, Inc. Reducing resist shrinkage during device fabrication

Also Published As

Publication number Publication date
US6218082B1 (en) 2001-04-17
KR19990065500A (ko) 1999-08-05
JPH11231553A (ja) 1999-08-27
TW525238B (en) 2003-03-21
JP3188673B2 (ja) 2001-07-16

Similar Documents

Publication Publication Date Title
KR100271641B1 (ko) 포토레지스트 패턴형성방법
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US20020052100A1 (en) Photomask and method for manufacturing the same
US4403151A (en) Method of forming patterns
JPH05127369A (ja) レジスト材料
JP3715189B2 (ja) 位相シフトマスク
US20060134559A1 (en) Method for forming patterns on a semiconductor device
EP0461663B1 (en) Method of manufacturing a semiconductor device, including a step of forming a pattern on a photo-resist film
KR920005636B1 (ko) 포토레지스트패턴 형성방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
KR100854888B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100278915B1 (ko) 반도체 소자의 감광막 패턴 제조방법
EP0861457B1 (en) Method of monitoring a photolithographic process
KR920003808B1 (ko) 미세패턴 형성을 위한 사진식각 방법
KR100239433B1 (ko) 감광막 패터닝 방법
JPH03146954A (ja) レジストパターン形成方法
KR0172587B1 (ko) 미세 레지스트 패턴 형성방법
KR940007052B1 (ko) 다층레지스트를 이용한 패턴형성방법
JPH0562894A (ja) 微細パターン形成方法
KR100497197B1 (ko) 반도체 웨이퍼의 노광방법
JPH01238659A (ja) パターン形成方法
KR100742090B1 (ko) 포토레지스트 패턴의 제조방법
JPS61131446A (ja) レジストパタ−ン形成方法
KR19990010753A (ko) 반도체장치의 제조공정에서 마스크 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee