KR100270263B1

KR100270263B1 - 시스템 오류 발생시에도 동작가능한 에러 로깅 회로

Info

Publication number: KR100270263B1
Application number: KR1019970052186A
Authority: KR
Inventors: 손호규; 이명우
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-10-11
Filing date: 1997-10-11
Publication date: 2000-10-16
Also published as: KR19990031462A

Abstract

본 발명은 시스템 행업 또는 I/O에러 등의 오류에 의해 시스템의 주프로세서가 정상적으로 동작하지 않는 경우에도 각 시스템의 상태 및 에러 정보를 저장, 분석이 가능하도록 하는 기술을 제공하는 것을 목적으로 삼는다.

본 발명은, I2C 버스 제어와 메모리 판독을 수행하는 마스터 장치인 마이크로 제어기와, 상기 I2C 버스에 연결되어, I/O포트로부터 시스템의 각종 상태정보들을 모니터링하고, 모니터링된 신호의 상태 변화가 있는 경우 상기 마이크로 제어기로 인터럽트를 제공하는 다수개의 8비트 원격 I/O확장기, 인터럽트 발생시, 상기 I/O확장기의 포트에서 읽혀진 시스템의 상태 및 에러정보를 저장하는 배터리백업 SRAM, 전원 오프시에도 상기 SRAM의 데이터를 유지하기 위한 배터리, 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 어드레스 버퍼, 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 데이터 버퍼 및 상기 마이크로 제어기의 읽기(/RD), 쓰기(/WR) 신호를 받아 버퍼 제어신호를 생성하는 앤드게이트를 포함하여 구성된다.

[색인어]

에러로깅, 배터리 백업 SRAM

Description

시스템 오류 발생시에도 동작 가능한 에러로깅 장치{AN ERROR LOGGING TPPARATUS OPERATABLE IN THE CASE OF SYSTEM FAULT}

본 발명은 에러로깅 장치(Error Logging Apparatus)에 관한 것으로서, 특히 시스템 행업(hang-up)시에도 신호 상태 및 에러 상태를 로그할 수 있도록 하여 에러의 원인 분석이 가능토록 하는 에러로깅 장치에 관한 것이다.

시스템의 에러를 분석하기 위한 종래의 기술에 대해 간단히 설명하면 다음과 같다.

종래에는 시스템의 에러를 분석하기 위해 로직 분석기를 사용하여 각 필요한 신호들을 프로빙(Probing)하거나 시스템 버스 특성에 맞는 버스 분석기 보드를 시스템에 장착, 각 버스의 신호 상태를 파악하여 에러를 분석하였다.

이와 관련하여, 종래의 기술을 상세하게 설명하면 다음과 같다.

상기의 로직 분석기로 분석시 많은 신호를 프로빙(Probing)하기가 어려우며, 개발 단계에서 로직 분석기를 이용하여 신호 및 기타 에러를 분석하는 방법이 있으나, 이 방법은 보드의 동작을 체크하기 위해서 항상 로직 분석기를 먼저 연결해야 한다는 번거로움이 있어서, 사이트 등에 설치된 시스템에 적용하기가 거의 불가능하였고, 시스템에 보드를 장착하여 사용할 때에 로직 분석기를 연결하기가 어려웠다.

통상적으로, 어떠한 치명적인 에러로 인하여 전원을 껐다 켜거나 리셋을 하기 전에는 더 이상 시스템이 동작을 할 수 없는 경우를 시스템 행업(hang-up)이라하는데, 종래 기술은 시스템 행업시에는 시스템의 I/O가 정상적으로 동작하지 않으므로 모니터 및 키워드 입력 작업으로 에러를 체크하는 방법이 불가능하였고, 또한 버스 분석기 보드를 사용하는 경우 에러를 대비해 시스템에 항상 버스 분석기 보드를 장착해야 하므로 번거로울 뿐 아니라, 고가의 분석기를 사용함으로써 비용이 많이 들고 버스 신호 이외의 상태 정보들을 모니터링할 수 있는 방법이 전혀 없다는 단점을 가지고 있었다.

본 발명은 상기와 같은 종래 기술의 단점을 개선하기 위하여 안출된 것으로서, I2C 버스 제어 및 메모리 판독이 가능한 마이크로 컨트롤러와 I2C 버스에 연결된 I/O확장기(expander)를 사용하여 모든 시스템의 상태와 에러 정보들을 모니터링하고, 이 상태정보중 어느 하나라도 변하면 마이크로 컨트롤러로 하여금 변화된 상태 정보들을 판독하여 배터리 백업 SRAM에 저장하도록 하는 기능을 제공하는, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치를 제공하는 것을 목적으로 한다.

도1은 본 발명의 에러로깅 장치의 구성도.

도2는 도1의 상세도.

* 도면의 주요부분에 대한 부호의 설명

U1 : 마이크로 컨트롤러 U2 : 데이터 버퍼

U3,U4 : 어드레스 버퍼 U5 : SRAM

U6,U7,U8 : I/0확장기 U9 : 앤드 게이트

상기한 목적을 달성하기 위하여 창안된 본 발명에 의한 시스템 오류 발생시에도 동작 가능한 에러로깅 장치는, I2C 버스 제어와 메모리 판독을 수행하는 마스터 장치인 마이크로 제어기; 상기 I2C 버스에 연결되어, I/0포트로부터 시스템의 각종 상태정보들을 모니터링하고, 모니터링된 신호의 상태 변화가 있는 경우 상기마이크로 제어기로 인터럽트를 제공하는 다수개의 8비트 원격 I/0확장기(expander); 인터럽트 발생시, 상기 I/O확장기의 포트에서 읽혀진 시스템의 상태 및 에러정보를 저장하는 배터리 백업 SRAM; 전원 오프시에도 상기 SRAM의 데이터를 유지하기 위한 배터리; 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 어드레스 버퍼; 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 데이터 버퍼; 및 상기 마이크로 제어기의 읽기(/RD), 쓰기(/WR) 신호를 받아 버퍼 제어신호를 생성하는 앤드게이트를 포함하여 구성된다.

본 발명은 전원이 차단되지 않은 경우에라도 시스템의 상태 및 에러 정보를 SRAM에 저장함으로써, 후에 시스템 관리자가 이를 분석하고 조치할 수 있도록 한다.

그리고 시스템에 영향을 줄 수 있는 하드웨어적인 이벤트 정보에는 다음과 같은 것들이 있다.

- 각 Bus의 어드레스버스 패러티에러,

- 각 Bus의 데이타버스 패러티에러,

- 프로세서 인터널에러,

- 프로세서 플로팅포인트에러,

- 메모리 ECC 에러,

- 프로세서 온도에러,

- 모든 DC전원에러(POWER GOOD),

- Fan 에러,

- 메모리 ECC 에러,

- Power Supply Over-current 에러,

- 각종 리셋 신호들,

- 각종 Power 제어 신호들

즉, 본 발명은, 위에 열거한 것과 같은 어떠한 치명적인 에러로 인하여 전원을 껐다 켜거나 리셋을 하기 전에는 더이상 시스템이 동작을 할 수 없을 때(Hang)에도 그 치명적인 에러가 어떠한 에러였는지를 백업(Back-up) SRAM에 저장함으로써, 후에 시스템 관리자가 이를 분석하고 조치할 수 있도록 하는 수단을 제공한다.

또한 본 발명은, 시스템이 시스템 운영자의 제어없이 어떠한 원인에 의해 리셋되거나 전원이 오프되는 경우에도 그 원인이 되는 정보를 저장하여 후에 시스템관리자가 이를 분석, 조치할 수 있도록 한다.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예를 첨부된 도면에 의하여 간단히 설명하면 다음과 같다. 도1은 본 발명에 의한 에러로깅 장치의 구성도를 나타내고, 도2는 이의 상세도이다.

도1에 나타난 바와 같이, 본 발명에 의한 에러로깅 장치는, I2C(Inter-Integrated Circuit) 버스를 제어하고 메모리 판독이 가능한 87C652 마이크로 제어기(Micro Controller)(U1); 포트의 값이 변경될 때마다 인터럽트 신호를 발생시켜 시스템 상태와 에러 정보들을 모니터링이 가능하게 하고 I2C 버스에 연결되어 I/0포트로 들어오는 병렬 데이터를 직렬 데이터로 변환 시켜주는 PCF8574 I/O확장기(expander) (U6,U7,U8); 그리고, 상기 I/O확장기(U6,U7,U8)의 포트에서 읽혀진 시스템의 상태 및 에러 정보를 저장하기 위한 장소로 사용되는 SRAM(Static Random Access Memory) (U5); 파워 오프시에도 SRAM(U5)의 데이터를 유지하기 위한 배터리(B1); 어드레스 버퍼로 사용되는 ABT373(U3) 및 74CBT3245(U4); 데이터 버퍼로 사용되는 74CBT3245(U2); 및 87C652 마이크로 제어기(U1)의 읽기(/RD), 쓰기(/WR) 신호를 받아 버퍼 컨트롤을 생성하는 앤드 게이트(U9)를 포함하여 구성된다.

상기와 같이 이루어지는 본 발명을 도1을 참조하여 자세하게 설명하면 다음과 같다. 일종의 레지스터로서 8-비트 신호를 I2C 신호로 컨트롤하는 I/O확장기 PCF8574 필립스 칩을 사용하는데, 이 칩은 8-비트 포트를 모니터링할 수 있으므로 본 발명에서는 도1에 나타나 있는 것 같이 I/O확장기 디바이스(U6,U7,U8)를 여러개 사용하여 모니터링이 필요한 신호들을 I/O포트에 연결한다.

상기 칩들(U6,U7,U8)의 동작을 살펴보면 다음과 같다. 내부의 I/0포트를 통해 8-비트중 한개의 비트가 신호 변경이 되었음이 감지되면, 상기 칩 내부의 인터럽트 로직을 통해 인터럽트 신호(/I2C-INTR)가 발생된다. 다수개의 PCF8574(U6,U7,U8)로부터 구동되는 인터럽트 라인은 도1에서와 같이 함께 연결되어, 87C652 마이크로 제어기(U1)의 인터럽트 입력으로 연결된다.

또한, 상기의 칩들(U6,U7,U8)은 I2C 버스에 연결되어 SCL(직렬 클럭)과 SDA(직렬 데이터)를 87C652 마이크로 제어기(U1)와 주고 받는다.

본 발명에 의한 전체적인 장치의 흐름에 대하여 설명하면 다음과 같다. PCF8574 I/0확장기(U6,U7,U8)는 각 시스템의 상태와 에러 정보들을 모니터링하여, 모니터링된 상태정보중 어느 하나라도 변경되면 PCF8574 I/O(U6,U7,U8) 칩 내부의 인터럽트 로직을 통해 인터럽트를 발생시킨다.

I/O확장기(U6,U7,U8)이 837C652 마이크로 제어기(U1)로 인터럽트 신호를 보내면, 87C652 마이크로 제어기(U1)는 이 인터럽트 신호를 감지하고 인터럽트 서비스 루틴에서 I2C 버스를 통해 I/O포트의 값을 판독 후, 87C652 마이크로 제어기(U1)의 외부 메모리 엑세스 로직을 통해 SRAM KM62256CL(U5)의 특정 영역에 기록한다.

이때 SRAM(U5)은 배터리 백업(battery back-up)이므로 파워 오프시에도 기록된 정보를 그대로 보관할 수 있다. 따라서 시스템에 치명적인 오류로 인해 시스템 행업 및 I/O동작에 장애가 발생되어, 시스템을 복구시키기 위해 시스템 리셋을 해야 하는 경우, 시스템 부팅시 SLW(U5)의 특정 영역에 기록되어진 상태 정보를 소거시키지 않고 부팅시킨 후 소프트웨어를 이용하여 SRAM(U5)을 다시 판독하고 에러의 상태 및 시스템의 상태 분석이 가능하다.

또한 본 발명은 상기 마이크로 컨트롤러에 RTC 기능을 추가함으로써 각종 이벤트 발생시간을 동시에 기록하여, 시스템 내역(History)을 관리한다.

상기에서 설명한 바와 같이 본 발명은, 시스템의 일반적인 문제가 아닌 시스템 행업 및 I/O 에러 등의 다른 오류의 발생으로 시스템 주프로세서가 정상적으로 동작하지 않을 경우에도, 시스템의 전원을 차단시키지 않고도 각 시스템 상태 및 에러 정보를 SRAM에 저장함으로써, 항상 정확한 분석이 가능하고 시스템의 상태 변화를 신속하게 파악할 수 있으며 시스템의 신뢰성 및 시스템 진단의 향상을 도모할 수 있는 효과가 있다.

Claims

(정정) 시스템의 에러 정보를 로깅하는 장치에 있어서, I2C 버스 제어와 메모리 판독을 수행하는 마스터 장치인 마이크로 제어기와; 상기 I2C 버스에 연결되어, I/O포트로부터 시스템의 각종 상태정보들을 모니터링하고, 모니터링된 신호의 상태 변화가 있는 경우 상기 마이크로 제어기로 인터럽트를 제공하는 다수개의 8 비트 원격 I/O확장기(expander); 인터럽트 발생시, 상기 I/O확장기의 포트에서 읽혀진 시스템의 상태 및 에러정보를 저장하는 배터리 백업 SRAM; 전원 오프시에도 상기 SRAM의 데이터를 유지하기 위한 배터리; 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 어드레스 버퍼; 상기 마이크로 제어기가 상기 SRAM을 제어하도록 하기 위한 데이터 버퍼; 및 상기 마이크로 제어기의 읽기(/RD), 쓰기(/WR) 신호를 받아 버퍼 제어신호를 생성하는 앤드게이트를 포함하여 이루어지는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(정정) 제1항에 있어서, 상기 I/O확장기는, 상기 I2C 버스에 연결되어 I/O포트로 들어오는 병렬데이터를 직렬데이터로 변환하는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(정정) 제2항에 있어서, 상기 I/O확장기는, 8비트 신호를 I2C 신호로 제어하는 레지스터인 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(정정) 제3항에 있어서, 상기 I/O확장기는, 8비트의 포트를 모니터링하는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(정정) 제4항에 있어서, 상기 I/O확장기는, 내부의 I/O포트 8비트 가운데 한 비트의 신호가 변경되면 상기 확장기 내부의 인터럽트 로직을 사용하여 인터럽트 신호를 발생시키는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(정정) 제5항에 있어서, 상기 마이크로 제어기는, 상기 인터럽트 신호를 감지해면, 상기 I2C 버스를 통해 I/O포트값을 읽어 상기 SRAM의 특정영역에 쓰는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.
(삭제)
(정정) 제6항에 있어서, 상기 시스템의 리셋에 의한 부팅시 시스템 운영자가 상기 SRAM을 읽음으로써 시스템 에러 및 시스템의 상태를 분석하는 것이 특징인, 시스템 오류 발생시에도 동작 가능한 에러로깅 장치.