KR100269379B1 - 에이치디티브이의수신장치 - Google Patents

Abstract

본 발명은 HDTV(High Definition Television)에 있어서, 특히 VLSI(Very Large Scale Integrated Circuit)를 위한 수신장치에 관한 것으로, 아날로그 신호를 아날로그적으로 처리하여 소형화가 가능하며 VSLI시 간단히 구현할 수 있고 또한 전력손실을 막을 수 있는 HDTV의 수신장치를 제공함에 그 목적이 있다.

본 발명은 상기 목적을 달성하기 위해 아날로그 신호를 수신하여 이를 증폭하는 튜너 및 중간주파증폭기(20), 상기 튜너 및 중간주파증폭기(20)의 출력신호에 대하여 아날로그적으로 동기신호를 검출하는 동기신호검출부(21), 상기 동기신호검출부(21)에서 검출된 동기정보의 전송된 신호의 정보로 주기적인 클럭신호를 발생하는 클럭발생기(22), 상기 동기신호검출부(21)의 클럭신호에 대한 코채널간섭을 제거하기 위한 아날로그 포스트 콤브필터(23), 상기 아날로그 포스트 콤브필터(23)의 출력신호를 슬라이싱하는 아날로그 슬라이스부(24), 상기 아날로그 슬라이스부(24)의 출력을 해석하는 디지탈 디맵퍼(25), 상기 디지탈 디맵퍼(25)의 출력에 대한 모듈 연산을 실행하는 포스트 코더(26), 상기 포스트 코더(26)의 출력을 신호처리하는 비디오 신호처리부(27), 상기 비디오 신호처리부(27)의 출력을 디스플레이하는 디스플레이부(28)로 구성함을 특징으로 한다.

Description

에이치 디 티브이(HDTV)의 수신장치

제1도는 종래 기술의 송신장치를 나타낸 블럭 구성도.

제2도는 종래 기술의 수신장치를 나타낸 블럭구성도.

제3도는 본 발명의 수신장치를 나타낸 블럭구성도.

* 도면의 주요부분에 대한 부호의 설명

1,12,27：비디오 프로세서 2：프리코드필터

3：변조부 4,11,22：클럭발생부

5,20：튜너 및 중간주파증폭부 6：A/D변환기

7：디지탈 포스트 콤브필터 8：디지탈 슬라이스부

9,25：디지탈 디맵퍼 10,26：디지탈 포스트코더

13,28：디스플레이부 21：아날로그 동기신호검출부

23：아날로그 포스트 콤브필터 24：아날로그 슬라이스부

본 발명은 HDTV(High Definition Television)에 있어서, 특히 VLSI(Very Large Scale Integrated Circuit)를 위한 수신장치에 관한 것이다.

종래 HDTV의 송신장치는 제1도에 나타난 바와 같이 비디오 소오스(source)신호가 비디오 프로세서(processor)(1)에 입력되어 신호처리된 뒤 프리코드(precode)필터(2)에 의해 필터링되고 변조부(3)에 의해 변조된 후 전송채널(channel)을 통해 수신측에 전송되는데 이때 클럭발생부(4)는 주기적인 클럭을 발생하여 상기 비디오 프로세서(1)와 프리코드필터(2)를 제어하였다.

또한 종래 HDTV의 수신장치는 제2도에 나타난 바와 같이 상기 송신장치에서 전송되어온 아날로그 신호를 튜너 및 중간주파증폭부(5)에서 수신하여 증폭하고, A/D변환부(6)는 이를 디지탈로 변환하며 출력한다.

디지탈로 변환된 신호는 NTSC 코채널(co-channel)간의 간섭 유무를 판단하여 포스트 콤브필터(post comb filter)(7) 사용여부를 결정하여 NTSC 코채널 간섭이 없으면 포스트 콤브필터(7)를 사용하여 간섭을 제거하고, 간섭이 없으면 포스트 콤브필터(7)는 바이패스(bypass)한 뒤, 디지탈 슬라이서(slicer)(8)에 입력된다.

디지탈 슬라이서(8)에서 레벨(level)슬라이스된 신호는 디맵퍼(demapper)(9)에 해석(interpret)된 후 포스트 코드부(post-coder)(10)에 인가되어 모듈(module)연산만이 실행되는데, 이에 대해 좀더 설명하면 NTSC 코채널 간섭이 없으면 포스트 콤브필터(7)를 사용하여 간섭을 제거하고 포스트 코드부(10)는 모듈 연산만을 하며, 포스트 콤브필터(7)를 바이패스하면 송신장치의 프리코드필터(2)와는 상보관계를 갖는 필터로 구성된다.

즉 지연소자를 사용하여 필터를 구성하며 모듈연산도 아울러 한다.

클럭발생부(11)는 주기적인 신호원을 발생하고, 상기 포스트 코드부(10)의 출력은 비디오 프로세서(12)에 입력되어 신호처리된 뒤 최종적으로 디스플레이(display)부(13)에 의해 디스플레이된다.

그러나 종래 기술의 수신장치는 아날로그로 전송되어온 신호를 디지탈로 변환하기 위해 초단에 연결하므로, 고속의 A/D 변환기가 필요하고 양자화 에러(error)발생이 필연적이며, 디지탈로 하드웨어를 구성하여 최종적으로 VLSI 구현하는 것과 더불어 롬등의 사용에 따른 원가가 상승되며 전력손실이 매우 크게되는 문제점이 있었다.

본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, 아날로그신호를 아날로그적으로 처리하여 소형화가 가능하며 VLSI시 간단히 구현할 수 있고 또한 전력손실을 막을 수 있는 HDTV의 수신장치를 제공함에 그 목적이 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도는 본 발명의 실시예를 나타낸 상세구성도로서, 아날로그 신호를 수신하여 이를 증폭하는 튜너 및 중간주파증폭기(20), 상기 튜너 및 중간주파증폭기(20)의 출력신호에 대한 라인(line) 및 필드정보를 얻기 위해 아날로그적으로 동기신호를 검출하는 동기신호검출부(21), 상기 동기신호검출부(21)에서 검출된 동기정보의 전송된 신호의 정보로 주기적인 클럭신호를 발생하는 클럭발생기(22), 상기 동기신호검출부(21)의 클럭신호에 대한 코채널 간섭을 제거하기 위한 아날로그 포스트 콤브필터(23), 상기 아날로그 포스트 콤브필터(23)의 데이타를 신호의 크기의 차에 의해 슬라이싱(slicing)함으로써 개념적으로 디지탈로 변환하는 아날로그 슬라이스부(24), 상기 아날로그 슬라이스부(24)의 출력을 해석하는 디지탈 디맵퍼(25), 상기 디지탈 디맵퍼(25)의 출력에 대하여 모듈연산을 실행하는 포스트 코더(26), 상기 포스트 코더(26)의 출력을 신호처리하는 비디오 신호처리부(27), 상기 비디오 신호 처리부(27)의 출력을 디스플레이하는 디스플레이부(28)로 구성한다.

상기와 같이 구성된 본 발명에 대한 동작은 다음과 같다.

상기 송신장치(제1도)에서 전송되어온 신호는 튜너 및 중간주파증폭부(20)에 의해 수신된 후 증폭되고, 상기 동기신호검출부(21)에서 아날로그적으로 동기신호가 검출되는데, 상기 변조부(3)(제1도)에 의해 사용되는 디지탈적으로 4레벨 인코딩된 HDTV신호는 NTSC 코채널신호가 문제가 됨으로 상기 아날로그 포스트 콤브필터(23)는 전송되어온 코채널 간섭신호를 제거한다.

상기에서 아날로그 포스트 콤브필터(23)는 간섭이 있는 경우에만 사용되는 것으로 피드 포워드(feed forward)형태로 구성되는데, 아날로그 소자를 사용하여 지연시키고 증폭이득은 1보다 작게 구성한다.

그러나 간섭이 없는 경우 아날로그 포스트 콤브필터(23)는 바이패스한 후 송신장치에서 쓰인 프리코드필터(2)와 같은 지연기를 사용하고 모듈연산을 하는 포스트 코더(26)를 사용한다.

이들 신호를 제어하는 주기적인 클럭은 클럭발생기(22)에서 발생하며, 간섭 때문에 사용되는 포스트 콤브필터(23)는 간섭을 제거하지만, 바이패스의 경우 열화요인이 된다.

상기 아날로그 포스트 콤브필터(23)의 출력신호는 아날로그 슬라이스부(24)에서 크기의 차에 의해 슬라이싱되어 디지탈로 변환되고, 디맵퍼(25)에서 해석된 뒤 포스트 코더(26)에서 모듈연산이 실행되고 비디오 신호처리부(27)를 거쳐 디스플레이부(28)에서 디스플레이 된다.

상기한 바와 같이 본 발명은 A/D변환기를 사용하지 않음으로써 양자화 에러를 감소시키고, 소형화가 가능하며 가격을 다운(down)시킬 수 있는 효과가 있다.

Claims (1)

1. 아날로그 신호를 수신하여 이를 증폭하는 튜너 및 중간주파증폭기(20),

   상기 튜너 및 중간주파증폭기(20)의 출력신호에 대하여 아날로그적으로 동기신호를 검출하는 동기신호검출부(21),

   상기 동기신호검출부(21)에서 검출된 동기정보와 전송된 신호의 정보로 주기적인 클럭신호를 발생하는 클럭발생기(22),

   상기 동기신호검출부(21)의 출력신호에 대한 코채널간섭을 제거하기 위한 아날로그 포스트 콤브필터(23),

   상기 아날로그 포스트 콤브필터(23)의 출력신호를 슬라이싱하는 아날로그 슬라이스부(24),

   상기 아날로그 슬라이스부(24)의 출력을 해석하는 디지탈 디맵퍼(25),

   상기 디지탈 디맵퍼(25)의 출력에 대한 모듈연산을 실행하는 포스트 코더(26),

   상기 포스트 코더(26)의 출력을 신호처리하는 비디오 신호처리부(27),

   상기 비디오 신호처리부(27)의 출력을 디스플레이 하는 디스플레이부(28)로 구성함을 특징으로 하는 HDTV의 수신장치.