KR100268524B1 - 반도체장치제작방법 - Google Patents

반도체장치제작방법 Download PDF

Info

Publication number
KR100268524B1
KR100268524B1 KR1019970069753A KR19970069753A KR100268524B1 KR 100268524 B1 KR100268524 B1 KR 100268524B1 KR 1019970069753 A KR1019970069753 A KR 1019970069753A KR 19970069753 A KR19970069753 A KR 19970069753A KR 100268524 B1 KR100268524 B1 KR 100268524B1
Authority
KR
South Korea
Prior art keywords
laser beam
semiconductor film
substrate
mask
peripheral circuit
Prior art date
Application number
KR1019970069753A
Other languages
English (en)
Inventor
고이치로 다나카
나오아키 야마구치
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950044596A external-priority patent/KR100289289B1/ko
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Priority to KR1019970069753A priority Critical patent/KR100268524B1/ko
Application granted granted Critical
Publication of KR100268524B1 publication Critical patent/KR100268524B1/ko

Links

Images

Classifications

    • H01L21/2026—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막트랜지스터를 사용하는 액정표시장치의 제작에 있어서 반도체재료의 결정화, 어닐 등의 단계에서 레이저처리를 사용하여 반도체장치를 제작하는 방법에 관한 것으로, 액정표시장치를 구성하기 위해 반도체장치의 제작공정에서 요구되는 특성에 따라 주변회로영역에 배치된 박막트랜지스터와 화소영역에 배치된 박막트랜지스터를 별도로 형성하기 위한 기술을 제공하려는 것이다. 레이저광 조사에 의한 어닐단계에서, 반도체박막을 부분적으로 마스크하여 레이저광을 반도체박막에 선택적으로 조사한다. 예를 들어 액티브 매트릭스형 액정표시장치의 제작시 각기 다른 조건하에서 레이저광을 주변회로영역과 화소영역에 조사하기 위해, 마스크를 사용하여 레이저광을 필요한 조사에너지 밀도로 조사한다. 이와 같이 하여, 선택적으로 필요한 정도의 결정성을 갖는 결정성 규소막이 얻어질 수 있다.

Description

반도체장치 제작방법
본 발명은, 박막트랜지스터를 사용하는 액정표시장치의 제작에 있어서 반도체재료의 결정화, 어닐 등의 단계에서 레이저처리를 사용하여 반도체장치를 제작하는 방법에 관한 것이다.
액티브 매트릭스형 액정표시장치에서, 비디오 화상을 표시하는 화소영역과 화소를 구동하는 주변회로가 단일 투명기판상에 집적화된 구조가 알려져 있다. 일반적으로, 액정표시장치에 유리기판이 사용된다.
화소영역에서는, 다수의 화소가 매트릭스 형태로 배열되고, 박막트랜지스터가 각 화소에 접속된다. 박막트랜지스터로 구성된 주변회로는 각 화소에 접속된 박막트랜지스터를 통해 흐르는 전류치를 제어한다.
화소영역에서, 각 화소는 주변구동회로로부터 보내온 정보를 보유하는 역할을 하며, 화소에 접속된 박막트랜지스터의 오프전류가 충분히 낮지 않으면 상기 역할을 할 수 없다. 또한, 화소 마다 박막트랜지스터의 오프전류가 크게 변하면, 주변구동회로로부터 동일한 정보를 수신할 때라도 화소는 그 정보를 다르게 표시한다. 한편, 주변회로에서는, 박막트랜지스터는 높은 이동도를 가질 필요가 있다. 높은 이동도를 가짐으로써, 회로구조가 보다 단순하게 만들어질 수 있고, 표시장치가 보다 빠르게 동작하게 된다.
상술한 바와 같이, 주변회로의 박막트랜지스터와 화소영역의 박막트랜지스터가 동일 기판에 형성되더라도 그들 박막트랜지스터에 다른 특성이 요구된다. 화소영역의 박막트랜지스터는 높은 이동도를 가질 필요가 없지만, 화소영역에서 균일한 작은 오프전류를 가질 필요가 있다. 역으로, 주변회로의 박막트랜지스터에서는, 이동도가 오프전류 특성보다 우선한다. 즉, 높은 이동도를 가질 필요가 있다.
최근, 주로 다음과 같은 이유 때문에, 반도체장치 제작공정에서의 저온화에 대한 넓은 연구가 진행되고 있다. 액정전기광학징치에서, 표시부는 광을 투과시킬 필요가 있어, 저렴하고 가공성이 높은 유리기판을 사용할 필요가 있다. 그러나, 유리기판은 고온(1000℃ 이상)의 가열처리에 견딜 수 없다. 따라서, 실리콘 웨이퍼를 사용하는 종래의 IC 제조기술을 액정전기광학장치에 직접 적용할 수 없다.
박막트랜지스터의 제작공정에서 저온화가 필요하게 되는 기술은 다음과 같이 박막트랜지스터의 특성을 개선시키는 기술이다.
(1) 반도체재료에 포함된 비정질 성분 또는 비정질 반도체재료 자체를 결정화시킨다.
(2) 본래 결정성이었지만 이온주입에 의해 결정성이 저하된 반도체재료의 결정성을 회복시킨다.
(3) 결정성이 불충분한 반도체재료의 결정성을 개선시킨다.
종래, 상기 목적으로서 열(熱)어닐이 이용되었다. 즉, 반도체재료로서 규소가 사용되는 경우, 대상 재료를 600∼1100℃에서 0.1∼48시간 어닐하여, 비정질 재료의 결정화, 결정성의 회복, 결정성의 개선 등이 수행되었다.
일반적으로, 열어닐이 고온에서 수행될 때 처리시간이 단축될 수 있고, 결정화효과가 뛰어나게 된다. 그러나, 500℃ 이하의 온도에서는 열어닐이 거의 효과가 없다. 따라서, 공정의 저온화의 관점에서, 열어닐 단계를 다른 기술에 의거한 단계로 대체할 필요가 있다.
현재, 열어닐을 대체하는 기술로서 레이저광 조사(照射)의 어닐기술이 많은 주목을 끌고 있다. 이것은, 레이저 어닐이 레이저광의 형태로 열어닐의 경우 만큼 높은 에너지로 어닐을 필요로 하는 제한된 부분에만 적용될 수 있기 때문이다. 즉, 전체 기판을 고온분위기에 노출시킬 필요가 없다.
일반적으로 두가지 레이저광 조사방법이 제안되었다. 첫번째의 방법에서는, 아르곤 이온 레이저와 같은 CW 레이저를 사용하여 스폿(spot)형 비임을 반도체재료에 조사한다. 스폿형의 비임이 반도체재료에 조사될 때, 비임의 에너지 프로파일의 차이와 비임의 이동 때문에, 반도체재료가 용융된 후, 서서히 응고, 즉, 결정화된다.
두번째의 방법에서는, 엑시머 레이저와 같은 펄스 발진 레이저가 사용된다. 높은 에너지밀도의 펄스 레이저광이 반도체재료에 조사되어, 반도체재료는 순간적으로 용융된 후, 응고, 즉, 결정화된다.
그러나, 액정표시장치에서 요구되는 만큼 높은 이동도를 갖는 결정성 규소막을 형성하는데는 레이저 어닐만으로는 매우 어렵다. 따라서, 종래, 열어닐과 레이저 어닐 모두를 사용하여 결정성 규소막을 형성하는 것이 제안되었다.
먼저, 규소막을 약 550℃에서 수 시간 가열하여(열어닐하여) 규소막을 결정화한 후, 그 결정화된 규소막을 레이저광으로 조사하여 규소막의 결정성을 향상시킨다. 이 방법에 의해 얻어진 결정성 규소막을 사용하여 제작된 박막트랜지스터는 화소영역의 박막트랜지스터에서 필요한 정도의 이동도(약 20 cm2/Vs) 뿐만 아니라, 변동이 적은 약 10-12A의 작은 오프전류를 갖는다. 따라서, 이렇게 하여 제작된 박막트랜지스터는 화소영역에 사용하는데 적합하다. 그러나, 이 어닐기술로써 주변회로의 박막트랜지스터에 필요한 100 cm2/ Vs 이상의 이동도를 실현하기는 어렵다.
본 발명자들은 결정화를 조장하는 금속원소를 사용하여 비정질 규소막을 결정화하여 높은 이동도를 갖는 결정성 규소막을 제작하는 방법을 이미 제안한 바 있다. 결정화를 조장하는 금속원소로서는 여러가지 금속원소가 사용될 수 있는데, 그 이유는 비정질 규소가 결정화될 때 그 금속원소가 핵으로 작용하기만 하면 되기 때문이다. 본 발명자들의 실험결과, Ni을 첨가한 때 최상의 결정성이 얻어진다는 것이 밝혀졌다.
비정질 규소막에 Ni을 첨가하는 한 방법은 니켈초산염 용액을 그 막의 표면에 도포하는 것이다. 비정질 규소막에 Ni을 도입한 후, 그 규소막을 550℃의 분위기에서 약 4시간동안 유지하여 결정화한다.
결정화된 규소막(결정성 규소막)의 결정성은 그 규소막에 선형 레이저광을 조사함으로써 향상될 수 있다. 레이저광 조사는, 강한 펄스 레이저광의 조사전에 약한 펄스 레이저광을 예비적으로 조사하도록 수행된다. 레이저광 조사중에 유리기판은 수 백도(100∼600℃)로 유지된다.
상기 방법에 의해 형성된 결정성 규소막을 사용하여 제작된 박막트랜지스터는 100 cm2/Vs 이상의 높은 이동도를 가지므로, 주변회로에 사용하는데 적당하다. 한편, 이런 박막트랜지스터는 트랜지스터 마다 크게 (특히 2∼5 자리수 만큼)변하는 오프전류를 갖기 때문에, 화소영역에 사용하는데 적합하지 않다. 즉, 상기 레이저 처리방법은 화소영역에 적합한 박막트랜지스터와 주변회로에 적합한 박막트랜지스터를 동일 기판상에 제작할 수 없다.
본 발명의 목적은, 상기 문제를 해결함으로써, 각기 다른 특성을 가질 필요가 있는 반도체장치를 동일 기판에 별도로 제작할 수 있는 반도체장치의 제작방법을 제공하는 것이다. 더 구체적으로, 매트릭스영역에 배치된 박막트랜지스터와 주변회로영역에 배치된 박막트랜지스터를 별도로 제조하는 기술을 제공하려는 것이다.
도 1은 본 발명의 제1 실시예에서 사용되는 레이저광 조사장치의 구조를 나타내는 도면.
도 2는 감광(減光) 필터의 구조를 나타내는 도면.
도 3은 광학계의 구조를 나타내는 도면.
도 4는 액티브 매트릭스형 액정표시장치의 개념도.
도 5 및 도 6은 레이저광을 조사할 때 사용되는 마스크의 평면도.
도 7은 본 발명의 제2 실시예에서 사용되는 레이저광 조사장치의 평면도.
도 8은 도 7의 A-A'선 단면도.
도 9는 도 7의 B-B'선 단면도.
도 10은 마스크를 사용한 레이저광의 조사상태를 나타내는 개략도.
* 도면의 주요부분에 대한 부호의 설명
1: 베이스 2: 발진기
3: 증폭기 4: 광학계
5∼9: 전반사 거울 10: 스테이지
11: 시료 31∼34: 감광 필터
700: 기판수송실 701: 정렬실
702: 기판 반입반출실 703: 레이저광 조사실
704: 가열실 705: 서냉실
706, 707, 708: 게이트 밸브 710: 로봇 아암
711, 713: 기판 712: 카세트
750: 정렬기구 751: 동작기구
752, 753: 엘리베이터 754: 엘리베이터 스테이지
757: 서셉터(suscepter) 758: 석영 실린더
759: 기판 홀더 770: 엘리베이터
771: 기판 스테이지 772, 773: 밸브
774: 진공배기펌프 776: 레이저 발진기
777: 거울 778: 반사기
779: 램프 780: 석영 스테이지
800: 이동기구
상술한 바와 같이, 화소영역에 배치된 박막트랜지스터의 화소 마다의 오프전류 변동은 액정표시장치의 동작에 치명적이다. 그러나, 주변회로에 배치된 박막트랜지스터에서는 오프전류의 변동이 액정표시장치의 동작에 영향을 주지 않는다는 것이 밝혀졌다. 주변회로의 특정 예는 시프트 레지스터회로이다.
한편, 주변회로에 배치된 박막트랜지스터는 높은 이동도(100 cm2/Vs 이상)를 가져야 하지만, 화소영역에 배치된 박막트랜지스터는 낮은 이동도(약 20 cm2/Vs)를 가질 수 있다는 것도 밝혀졌다.
상기 설명은 도 4에 도시한 구조에서 주변회로영역에만 Ni을 첨가하여 결정성 규소막을 형성하여, 주변회로영역에 배치된 박막트랜지스터의 활성층의 결정성을 향상시킨다는 것으로 결론지워진다. 이 경우, 주변회로영역에 배치된 박막트랜지스터에서는 높은 이동도가 주어질 수 있지만, 그의 오프전류는 희생된다. 한편, 화소영역에 배치된 박막트랜지스터에서는 적은 오프전류가 주어질 수 있지만, 그의 이동도는 희생된다. 이것은, 활성층을 구성하는 반도체층의 결정성을 악화시킴으로써(Ni이 도입되지 않았을 때 결정성은 크게 향상되지 않는다), 이동도는 저하하지만 오프전류가 감소될 수 있는 현상을 이용한다.
그러나, 상기 방법은 주변회로영역과 화소영역 사이의 막의 질에 큰 차이를 야기한다. 따라서, 결정화방법, 구체적으로 레이저광 조사방법은, 레이저광 조사의 최적 에너지와 조사방법이 반도체막의 질과 그 위에 형성된 막(Ni이 첨가될 때 화소영역에 배치되는 자연산화막 또는 마스크)의 상태에 따라 변하기 때문에 적절히 적용될 필요가 있다. 또한, 이 단계는 Ni의 부분적 첨가를 수용하도록 적절히 변경되어야 한다.
상기 관점으로부터, 본 발명은, 단일 기판상에 집적화된 반도체장치의 제작공정에서, 요구되는 반도체 특성에 따라 결정되는 각기 다른 조사 에너지로 레이저광을 기판에 선택적으로 조사하는 것을 특징으로 한다.
본 발명에서, 레이저광 조사는 스폿형 레이저광을 변환시켜 만들어진 선형 비임으로 실시되는 것이 바람직하다. 이 경우, 일차원적 비임 주사만으로 충분하기 때문에, 처리시간이 단축될 수 있고, 대면적에 대한 처리가 가능해진다. 시료면적이 작거나 대면적의 비임 패턴이 얻어질 수 있는 경우, 스폿형 레이저광이 사용될 수도 있다.
레이저광 조사가 2단계로 수행되는 이유는, 레이저광 조사에 기인한 막표면의 균일성의 저하를 최소화하는 것이다. 막의 균일성을 유지하는데 예비조사가 효과적인 이유는, 상술한 방법에 의해 만들어진 결정성 막이 많은 비정질 부분을 포함하므로 다결정 막과는 훨씬 다른 레이저 에너지 흡수율을 갖기 때문이다. 2단계 조사는, 막에 남아 있는 비정질 부분이 제1 조사에서 결정화되고 제2 조사에서 전체 막에 걸쳐 결정화가 촉진되도록 작용한다. 뛰어난 효과를 가지므로, 2단계 조사는 완성된 반도체장치의 특성을 크게 향상시킬 수 있다. 균일성을 향상시키기 위해, 제2 비임 조사가 기판에 대략 수직하게 수행되는 것이 바람직하다.
레이저광 조사중에, 레이저광 조사에 의한 조사면의 온도 상승 및 하강률을 줄이기 위해 기판온도를 수 백도(100∼600℃)로 유지할 필요가 있다. 환경의 급격한 변화는 물체의 균일성을 손상시킨다는 것이 일반적으로 알려져 있다. 기판온도를 높게 유지시킴으로써, 기판표면의 균일성이 레이저광 조사에 대항하여 유지될 수 있다. 레이저광 조사중에 어떤 특정한 분위기 제어는 수행되지 않는다. 즉, 공기중에서 레이저광 조사가 수행될 수 있다.
본 발명을 이용하는 공정의 일례를 간단히 설명한다. 먼저, 유리기판의 전체 표면에 걸쳐 비정질 규소막을 성막한다. 그후, Ni을 부분적으로 첨가하기 위해, SiO2막(두께 300 Å 이상)을 비정질 규소막상에 퇴적하고, Ni이 도입될 영역(주변회로영역)의 SiO2막의 부분을 패터닝에 의해 제거하여, 그 영역의 비정질 규소부분을 노출시킨다. 그 다음, 니켈초산염 용액을 전체 표면에 도포한다. 그 결과, Ni이 노출된 비정질 규소막의 표면에 도입된다. 이후, 550℃, 4시간의 가열처리를 행한다. 이렇게 하여 제작된 규소막에서, Ni첨가부분만이 결정화된다. 이것은, Ni이 첨가되지 않은 비정질막의 부분이 550℃, 4시간의 조건하에서는 결정화되지 않기 때문이다.
이 상태에서, Ni첨가부분(결정화된 주변회로영역)과 Ni 비첨가부분(잔류하는 비정질의 화소영역) 모두에 각기 소정의 조사에너지 밀도로 레이저광을 조사한다. 이를 위해, 각 부분에 대한 레이저광 조사조건이 적절히 채택될 필요가 있다. 본 발명에서, 마스크 A는 화소영역만을 조사하는데 사용되고, 마스크 B는 주변회로영역만을 조사하는데 사용되며, 레이저광이 2단계로 조사된다.
제1 조사에서, 화소영역과 주변영역이 마스크의 사용없이 동일한 에너지로 조사된다. 조사에너지 밀도는 화소영역의 결정화를 적극적으로 수행하기 위한 값으로 설정된다. 화소영역이 결정화되었는지는 그의 색변화로부터 판단될 수 있다.
제2 조사에서는, 화소영역과 주변회로영역이 마스크를 사용하여 각기 다른 에너지로 조사된다. 주변회로영역에 대한 조사에너지는 제1 조사에서의 것의 140∼190%로 설정된다. 화소영역에 대한 조사에너지는 제2 조사에서의 주변회로영역에 대한 것의 5∼30%로 설정된다.
제2 레이저광 조사에 의해, Ni이 첨가되고 결정화된 영역의 결정성이 향상된다. 한편, Ni이 첨가되지 않고 비정질로 남아 있는 영역이 결정화된다.
그 결과, 서로 다른 결정화공정을 갖는 두 종류의 결정성 규소막이 얻어진다. 즉, Ni이 첨가되고 먼저 가열에 의해 결정화되고, 두번째로 레이저광 조사에 의해 결정화된 결정성 규소막과, Ni이 첨가되지 않고 레이저광 조사에 의해서만 결정화된 결정성 규소막이 얻어진다. 결정화공정의 차이 때문에, 두 종류의 결정성 규소막은 결정성 규소막을 사용하여 제작된 박막트랜지스터의 특성의 차로서 측정될 수 있는 많이 다른 막성질을 갖는다.
Ni첨가영역을 사용하여 제작된 박막트랜지스터는 트랜지스터 마다 2자리수 이상 변하는 큰 오프전류를 갖지만, 100 cm2/Vs 이상의 높은 평균이동도를 갖는다. 따라서, 이들 박막트랜지스터는 주변회로에 사용하기에 적합하다. 한편, Ni이 첨가되지 않은 영역을 사용하여 제작된 박막트랜지스터는 20 cm2/Vs 이하의 낮은 이동도를 갖지만, 작은 오프전류 변동을 갖는다(오프전류는 거의 동일 자리수내에 있다). 따라서, 이들 박막트랜지스터는 화소영역에 사용하기에 적합하다.
본 발명에 따른 레이저 처리방법을 이용함으로써, 화소영역에 사용하기에 가장 적합한 특성을 갖는 박막트랜지스터와 주변회로에 사용하기에 가장 적합한 특성을 갖는 박막트랜지스터가 동일 기판에 형성될 수 있다.
본 발명에서, 규소의 결정화를 조장하는 금속원소로서는, Ni 이외에, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au로부터 선택된 하나 또는 다수 종류의 금속을 들 수 있다.
또한, Ni 이외의 금속을 이용한 경우에는, 그의 도입방법으로서 다음과 같은 화합물(용액)이 사용될 수 있다.
예를 들어, 규소의 결정화를 조장하는 금속원소로서 Fe(철)이 사용되는 경우, 그의 화합물로서, 예를 들어, 취화제1철(FeBr26H2O), 취화제2철(FeBr36H2O), 초산제2철(Fe(C2H3O2)3xH2O), 염화제1철(FeCl24H2O), 염화제2철(FeCl36H2O), 불화제2철(FeF33H2O), 질산제2철(Fe(NO3)39H2O), 인산제1철(Fe3(PO4)28H2O), 인산제2철(FePO42H2O)로부터 선택된 철염이 사용될 수 있다.
Co(코발트)가 사용되는 경우, 그의 화합물로서, 예를 들어, 취화코발트(CoBr 6H2O), 초산코발트(Co(C2H3O2)24H2O), 염화코발트(CoCl26H2O), 불화코발트(CoF2xH2O), 질산코발트(Co(NO3)26H2O)로부터 선택된 코발트염이 사용될 수 있다.
Ru(루테늄)이 사용되는 경우, 그의 화합물로서, 예를 들어, 염화루테늄(RuCl3H2O)와 같은 루테늄염이 사용될 수 있다.
Rh(로듐)이 사용되는 경우, 그의 화합물로서, 예를 들어, 염화로듐(RhCl33H2O)와 같은 로듐염이 사용될 수 있다.
Pd(팔라듐)이 사용되는 경우, 그의 화합물로서, 예를 들어, 염화팔라듐(PdCl22H2O)와 같은 팔라듐염이 사용될 수 있다.
Os(오스뮴)이 사용되는 경우, 그의 화합물로서, 예를 들어, 염화오스뮴(OsCl3)와 같은 오스뮴염이 사용될 수 있다.
Ir(이리듐)이 사용되는 경우, 그의 화합물로서, 예를 들어, 3염화이리듐(IrCl33H2O), 4염화이리듐(IrCl4)로부터 선택된 이리듐염이 사용될 수 있다.
Pt(백금)이 사용되는 경우, 그의 화합물로서, 예를 들어, 염화제2백금(PtCl45H2O)와 같은 백금염이 사용될 수 있다.
Cu(구리)가 사용되는 경우, 그의 화합물로서, 예를 들어, 초산제2동(Cu (CH3COO)2), 염화제2동(CuCl22H2O), 질산제2동(Cu(NO3)23H2O)으로부터 선택된 구리염이 사용될 수 있다.
Au(금)이 사용되는 경우, 예를 들어, 3염화금(AuCl3xH2O), 염화금염(AuHCl44H2O), 테트라클로로 금나트륨(AuNaCl42H2O)으로부터 선택된 금화합물이 사용될 수 있다.
또한, 상기 각종 화합물을 다수 혼합하여 사용할 수도 있다.
지금까지, 레이저광을 조사하여 비정질 또는 결정성 규소막 또는 규소화합물막의 결정성을 향상시키는 공정에서 Ni이 부분적으로 첨가된 막에 레이저광이 조사될 때, Ni첨가부분과 그외의 부분에 대하여 레이저 에너지가 변화될 필요가 있다는 것이 설명되었다. 실제에서는, 본 발명의 요약설명에서 설명한 바와 같이, Ni이 첨가되지 않은 부분에 마스크로서 SiO2막(산화규소막으로서 실시예에서 두께는 500 Å)이 퇴적되기 때문에, SiO2의 제거후에 레이저광을 조사하는 방법과 SiO2막의 제거전에 레이저광을 조사하는 방법과 같이 여러가지 단계의 조합을 생각할 수 있다.
이하의 실시예에 있어서, 액정표시장치에 적합한 반도체재료의 여러가지 제조방법을 제시하고 논의하는데, 여기서 SiO2막의 제거 및 레이저광 조사의 순서 및 방법이 변경된다.
실시예 1
도 1은 본 실시예에서 사용되는 레이저 어닐장치의 구조를 나타낸다. 베이스(1)상에 레이저광을 방출하기 위한 발진기(2)가 제공되고, 발진기(2)의 발광측의 광로에는 전반사 거울(5, 6)이 배치되며, 전반사 거울(6)의 반사측의 광로에는 증폭기(3), 전반사 거울(7, 8), 광학계(4) 및 전반사 거울(9)이 순서대로 배치된다. 시료(11)가 장착되는 스테이지(10)가 전반사 거울(9)로부터 하방으로 연장하는 광로에 배치된다.
스테이지(10)는 컴퓨터에 의해 제어되어, 일차원적으로 왕복운동하고 그 자신의 면에서 회전할 수 있다. 또한, 히터를 이용하여 스테이지(10)가 시료(11)를 정해진 온도로 유지할 수 있다.
도 1에는 도시하지 않았지만, 전반사 거울(8)과 광학계(4) 사이에는 감광(減光) 필터가 착탈가능하게 배치된다. 도 2는 감광 필터의 구동기구의 구조를 나타낸다. 감광 필터(31∼34)는 리모트 컨트롤에 의해 각각의 레일(35∼38)을 따라 이동가능하다. 즉, 감광 필터들은 직선이동에 의해 광로에 삽입되고 광로에서 제거될 수 있다. 감광 필터(31∼34)는 서로 다른 투과율을 가지며, 감광 필터(31∼34)를 조합하여 15종류의 감광율을 얻을 수 있다. 본 실시예에서, 감광 필터의 투과율은 각각 96%, 92%, 85%, 77%로 설정된다. 감광 필터(31∼34)를 조합하여 57∼96%의 투과율범위가 제공될 수 있다. 예를 들어, 투과율 88%를 갖는 감광 필터는 감광 필터(31)(96%)와 감광 필터(32)(92%)를 조합하여 얻을 수 있다.
발진기(2)로부터 방출되는 레이저광은 KrF 엑시머 레이저광(파장 248 nm, 펄스폭 25 ns)이다. 다른 엑시머 레이저 및 다른 타입의 레이저도 사용될 수 있음은 말할 필요도 없다.
발진기(2)로부터 방출된 레이저광은 전반사 거울(5, 6)에 의해 반사되고, 증폭기(3)에 의해 증폭되며, 전반사 거울(7, 8)에 의해 반사되어, 광학계(4)에 입력된다.
도 2는 광학구조, 즉, 광학계(4)의 내부구조를 나타낸다. 광학계(4)로 들어가는 레이저광은 원통형 오목렌즈(A), 원통형 볼록렌즈(B) 및 플라이아이(flyeye) 렌즈(C, D)를 통과한다. 그 결과, 가우스분포를 갖는 본래의 레이저광이 구형(矩形)분포를 갖는 광으로 변환된다. 다음, 레이저광은 원통형 볼록렌즈(E, F)를 통과하고, 거울(G)(도 1의 거울(9)에 해당)에 의해 반사되고, 원통형 볼록렌즈(H)에 의해 집속된다. 그리하여, 레이저광은 선형 비임으로 성형되어, 시료(11)에 조사된다.
광학계(4)로 들어가기 직전의 약 3×2 cm2의 직사각형을 취하는 레이저 비임은 광학계(4)에 의해 길이 10∼30 cm, 폭 0.1∼1 cm의 길고 좁은 선형 비임으로 변환된다. 광학계(4)로부터 출력된 레이저광은 1000 mJ/쇼트(shot)의 최대 에너지를 갖는다.
본래의 레이저광을 길고 좁은 비임으로 변환시키는 이유는, 그의 처리능력을 향상시키기 위함이다. 광학계로부터 출력된 후, 선형 비임은 전반사 거울(9)에 의해 반사되어, 시료(11)에 조사된다. 그 레이저 비임은 시료(11)의 폭보다 길기 때문에, 시료(11)를 일방향으로 이동시킴으로써 전체 시료(11)에 조사될 수 있다. 따라서, 스테이지(10)의 구동장치는 구조가 단순화될 수 있고 용이하게 유지될 수 있다. 또한, 시료(11)의 정렬은 스테이지(10)에 고정되어 있을 때 더 쉽게 이루어질 수 있다.
도 4는 액티브 매트릭스형 액정표시장치의 기판의 평면도이다. 비디오 화상을 표시하기 위한 사각형의 화소영역과 화소를 구동시키기 위한 L자형의 주변회로영역이 기판상에 제공되어 있다. 도 5 및 도 6은 기판을 레이저광으로 부분적으로 조사하는데 사용되는 마스크의 평면도이다. 도 5는 화소영역 조사용의 마스크 A를 나타내고, 도 6은 주변회로영역 조사용의 마스크 B를 나타낸다. 마스크 A와 B에서, 검은 부분이 광을 투과시킨다.
본 발명을 이용함으로써 레이저광 조사에 의해 유리기판상에 결정성 규소막을 형성하는 예를 설명한다. 먼저, 10×10 cm의 유리기판(예를 들어, 코닝 7059 또는 코닝 1737)을 준비한다. 재료로서 TEOS를 사용하는 플라즈마 CVD법에 의해 유리기판상에 2000 Å 두께의 산화규소막을 형성한다. 이 산화규소막은 유리기판으로부터 반도체막으로 불순물이 확산하는 것을 방지하기 위한 하지막(下地膜)으로 작용한다.
그후, 플라즈마 CVD법에 의해 비정질 규소막을 퇴적한다. 다른 방법으로서, 감압 열 CVD법이 이용될 수도 있다. 비정질 규소막의 두꼐는 500 Å으로 설정된다. 물론, 비정질 규소막의 두께는 이 값에 제한되지 않고 필요에 따라 설정될 수 있다. 그후, 스퍼터링에 의해 500 Å 두께의 SiO2막(산화규소막)을 퇴적한다. 이 막은 나중의 Ni첨가단계에서 마스크로서 작용한다. 따라서, 300 Å보다 두꺼워야 한다.
그후, 주변회로영역의 SiO2막의 부분(도 4 참조)을 패터닝에 의해 제거하여, 주변회로영역의 비정질 규소막의 부분을 노출시킨다. 그 다음, 기판을 70℃의 수화암모니아속에 침지하고 5분간 유지하여, 두께 50∼80 Å의 SiO2막을 비정질 규소막의 노출된 부분에 형성한다. 얇은 SiO2막을 형성하는 이유는 용액에 대한 습윤성을 향상시키기 위해서 이다. 즉, 용액이 직접 비정질 규소막에 가해지면, 반발된다.
비정질 규소막의 결정화를 촉진시키는 Ni을 주변회로영역의 비정질 규소막에 도입하기 위해, 니켈초산염 용액을 스핀 코팅법에 의해 기판면에 도포한다. 이 작업에서, Ni은 화소영역의 비정질 규소막에는 도입되지 않는데, 왜냐하면 그의 표면이 500 Å 두께의 SiO2막으로 덮여 있기 때문이다. 한편, 주변회로영역에 형성된 SiO2막은 100 Å보다 얇기 때문에, 마스크로서 작용하지 않는다. 즉, Ni은 SiO2막을 침투하여 주변회로영역의 비정질 규소막으로 확산하게 된다.
상기 단계는, Ni이 1×1016∼5×1019atom/cm3의 농도범위내에서 비정질 규소막에 도입되도록 채택될 필요가 있다. 그 이유는 다음과 같다. 농도가 1×1016보다 낮으면, 결정화를 조장하는 작용이 얻어지지 않는다. 농도가 5×1010보다 높으면, 얻어진 규소막은 많은 규화니켈성분을 함유하여, 반도체특성이 손상된다. 실제로, 니켈초산염 용액의 Ni농도는 상기 범위의 농도를 얻도록 조정된다.
그후, 비정형 규소막으로부터 수소를 제거하기 위해, 기판을 450℃의 질소분이기에 1시간 유지시킨다. 이것은 비정질 규소막에 댕글링(dangling) 결합을 의도적으로 형성시킴으로써 나중의 결정화단계에서의 스레시홀드 에너지를 줄이는 것이다.
그후, 질소분위기에서 550℃, 4시간의 가열처리가 수행된다. 이 가열처리에의해, 화소영역의 Ni이 첨가되지 않은 비정질 규소막은 결정화 되지 않는 반면, 주변회로영역의 Ni이 첨가된 비정질 규소막은 결정화된다. 550℃의 낮은 결정화온도는 Ni의 작용 때문이다.
그리하여, 선택적으로 결정성을 갖는 규소막이 유리기판상에 형성된다. 그후, 도 1에 도시한 장치를 사용하여 KrF 엑시머 레이저광(파장 248 nm, 펄스폭 25 ns)을 규소막의 전체 표면에 조사한다.
125 mm×1 mm의 조사 비임 면적을 얻기 위해, 비임 형상 변환 광학계를 사용하여 레이저 비임을 직사각형 형상으로 성형한다. 시료(11)를 스테이지(10)상에 장착하고, 스테이지(10)를 2 mm/s로 이동시키면서 시료(11)의 전체 표면에 레이저광을 조사한다.
레이저광 조사조건에 관해서는, 예비조사가 150∼250 mJ/cm2로 수행되고 본조사가 200∼380 mJ/cm2로 수행되는 2단계 조사가 이용되고, 펄스속도가 30 펄스/초로 설정된다. 2단계 조사를 이용하는 이유는, 레이저광 조사로 인한 막표면의 균일성의 열화를 최소화시켜, 보다 양호한 결정성의 막을 형성하기 위함이다.
예비조사로부터 본조사로 에너지를 변화시키기 위해서는, 감광 필터(31∼34)(도 2 참조)중의 적당한 하나를 광로에 삽입한다. 이것은 레이저조사장치의 출력 에너지를 변화시켜 조사에너지 밀도를 변화시키는 것보다 간편하다.
조사에 의한 기판표면의 온도상승 및 강하속도를 줄이기 위해, 레이저광 조사중에 기판온도를 500℃로 유지한다. 레이저광 조사중의 가열온도는 450∼700℃, 바람직하게는 500∼600℃로 할 필요가 있다. 특히, 유리기판이 사용될 때는, 가열온도의 상한을 약 600℃로 설정하는 것이 중요하다. 분위기 제어는 수행되지 않는다. 즉, 공기중에서 조사가 이루어진다.
상기 레이저광 조사후, SiO2막이 제거되고 다른 레이저광 조사가 수행된다. SiO2막을 제거하기 위해서는 BHF(버퍼 플루오르화 수소산)이 사용된다. Ni이 비정질 규소막속으로 침투하는 것을 방지하기 위한 500 Å 두께의 SiO2막을 화소영역의 비정질 규소막에 형성한다. 한편, 주변회로영역의 Ni가 첨가된 규소막에는 얇은(50∼80 Å) SiO2막이 형성된다. 그리하여, 주변회로영역에 퇴적된 SiO2막과 다른 영역에 퇴적된 SiO2막은 각기 다른 두께를 갖는다. 이들 SiO2막을 제거하기 위해서는 어떤 책략이 필요하다. 일반적으로, SiO2막은 결정성 규소막보다 높은 속도로 BHF으로 에칭된다. 본 실시예에서는 이 특징을 이용하여 SiO2막을 제거한다.
먼저, 기판을 BHF속에 5초간 침지한 후, 물로 신속히 세정한다. Ni이 첨가된 부분상의 매우 얇은 SiO2막은 5초에 거의 완전히 제거되어, 주변회로영역의 규소막의 표면이 노출된다. 기판을 충분히 건조시킨 후, 도 6에 도시한 마스크 B를 사용하여 주변회로영역에 레이저광을 조사한다.
전술한 레이저광 조사에서와 같이, 이 레이저광 조사도 2단계로, 즉, 예비조사와 본조사로 수행된다. 이 레이저광 조사에 의해, 주변회로영역에 양호한 결정성의 규소막이 형성될 수 있다.
그후, 기판을 BHF속에 40초간 침지한 후, 물로 신속히 세정하고 충분히 건조시킨다. 화소영역의 규소막상의 500 Å 두께의 SiO2가 40초에 거의 완전히 제거된다. 주변회로영역의 규소막은 이전의 레이저조사에 의해 다결정 규소막으로 변환되었으며, SiO2와 다결정 규소 사이의 에칭속도의 차이 때문에 그 규소막이 거의 에칭되지 않았다.
Ni이 첨가된 부분에 미리 레이저광을 조사하지 않고(즉, 레이저광 조사에 의한 결정화의 촉진없이) BHF에 의한 에칭을 40초간 실시하면, Ni이 첨가된 결정성 규소막이 상당히 손상된다. 이것은 BHF에 대한 이 막의 저항성이 매우 낮기 때문이다(Ni의 존재의 의한 것으로 생각됨). 이 문제점을 피하기 위하여, Ni이 첨가된 부분을 레이저광 조사에 의해 미리 다결정화시킨다.
마지막으로, 도 5에 도시한 마스크 A를 사용하여 화소영역을 2단계로 조사한다. 도 10에 도시한 바와 같이, 마스크 A를 사용하여 마스크 패턴에 따라 레이저광을 조사한다. 그 결과, 화소영역에 결정성 규소막이 형성된다.
본 실시예의 공정에 의해, 유리기판상의 소정 영역에 원하는 정도의 결정성이 주어질 수 있다. 높은 이동도를 갖는 주변회로영역의 박막트랜지스터와, 뛰어난 오프전류 특성을 갖는 화소영역의 박막트랜지스터가 동시에 동일 기판에 형성될 수 있다.
실시예 2
먼저, 실시예 1에서와 같이, 비정질 규소막을 성막하고, 그 위에 SiO2막을 성막한다. 주변회로영역의 SiO2막 부분을 제거하고, Ni을 주변회로영역의 비정질 규소막에 도입한다. 주변회로영역의 규소막을 가열처리에 의해 결정화한다.
그후, 본 실시예에서는 주변회로영역에 형성된 매우 얇은 SiO2막을 제거하지 않고 레이저광 조사를 행한다.
레이저광은 마스크 B를 사용하여 주변회로영역에만 조사된다. 이때, 예비조사만이 수행된다. 그 다음, 주변회로영역의 SiO2막을 에칭한 후, 본조사를 행한다.
예비조사에서, 레이저광이 산화막을 통해 조사되기 때문에, 산화막과 비정질 규소막의 계면이 무질서하게 될 염려가 있다. 그러나, 산화막은 매우 얇기 때문에, 산화막의 특성에 영향을 주는 그러한 무질서가 생기지 않는다. 예비조사후, 기판을 BHF속에 40초간 침지하여 SiO2막을 에칭한다. 이 작업에서, Ni이 첨가된 부분에는 예비조사만을 행하였기 때문에, 표면의 레이저광 저항이 에칭에 의해 감소될 염려가 있다. 그러나, Ni이 첨가된 부분이 예비조사만으로도 충분히 결정화되기 때문에, 문제가 생기지 않는다.
에칭의 완료후, 마스크 B를 사용하여, Ni이 첨가된 부분에 본조사를 수행한다. 그 다음, 마스크 A를 사용하여 레이저광을 2단계로 화소영역에 조사한다.
실시예 3
본 실시예의 공정은 Ni이 첨가된 부분을 조사하는 방법에서 제2 실시예와 약간 다르다. 본 실시예에서는 SiO2막의 에칭없이 마스크 B를 사용하여 레이저광의 예비조사와 본조사를 주변회로영역의 Ni이 첨가된 규소막에 수행한다. 그후, 에칭에 의해 SiO2를 완전히 제거하고, 마스크 A를 사용하여 레이저광을 2단계로 화소영역에 조사한다.
실시예 4
본 실시예에서는, 실시예 1∼3의 반도체제작공정에서 사용될 수 있는 레이저광 조사장치의 일레를 설명한다.
도 7은 본 실시예의 레이저조사장치를 개략적으로 나타내는 평면도이다. 도 8은 도 7의 선A-A'에 따른 단면도이고, 도 9는 도 7의 선B-B'에 따른 단면도이다.
이 레이저조사장치는, 다수의 기판(711)(레이저광으로 조사될 시료)을 수용하기 위한 카세트(712)가 배치되는 기판 반입반출실(702)을 가지고 있다. 엘리베이터 스테이지(754)위에 배치된 카세트(712)는 엘리베이터(753)에 의해 수직방향으로 미세운동할 수 있다. 기판(711)은 외부로부터 카세트(712)와 함께 기판 반입반출실(702)내로 운반된다.
카세트(712)에 수용된 기판은 먼저, 로봇 아암(710)에 의해 정렬실(701)로 하나씩 이동된다. 정렬실(701)은 게이트 밸브(706)를 통해 기판 반입반출실(702)에 연결되어 있다. 정렬실(701)내에는 정렬기구(750)가 배치되어 있고, 정렬기구(750)는 엘리베이터(752)에 의해 수직방향으로 미세이동하며, 동작기구(751)에 의해 기판(711)과 로봇 아암(710) 사이의 위치관계를 조정하는 기능을 한다.
로봇 아암(710)과 기판(711) 사이의 위치관계가 정렬기구(750)에 의해 조정된 후, 기판이 게이트 밸브(708)를 통해 기판수송실(700)에 연결된 가열실(704)로 이송된다. 가열실(704)은 가열에 의해 레이저광으로 조사될 기판(시료)의 온도를 예비적으로 상승시키는 작용을 한다. 기판을 가열하는 이유는 레이저광 조사를 보다 효과적으로 하기 위함이다.
가열실(704)은 석영 실린더(758)로 구성되며, 석영으로 만들어진 기판 홀더(759)를 가지고 있다. 서셉터(suscepter)(757)가 구비된 기판 홀더(759)는 다수의 기판을 수용할 수 있다. 기판 홀더(759)는 엘리베이터(755)에 의해 수직방향으로 미세이동한다. 가열실(704)에서의 기판의 가열은 히터(756)에 의해 수행된다.
가열실(704)에서 소정 시간동안 가열된 기판은 로봇 아암(710)에 의해 기판수송실(700)로 이송되고, 정렬기구(750)에 의해 다시 위치결정된다.
가열실(704)에서 예비가열된 기판은 로봇 아암(710)에 의해 레이저광 조사실(703)로 이송된다. 레이저광 조사실(703)은 게이트 밸브(707)를 통해 기판수송실(700)과 연결되어 있다. 레이저광 조사실(703)에서는 레이저 발진기(776)로부터 방출된 레이저광이 거울(777)에 의해 반사되어, 석영으로 만들어진 창(775)을 통해 기판(713)에 조사된다. 그 레이저광은 상술한 바와 같이 선형 패턴을 갖는다.
기판 스테이지(771)상에 놓여진 기판(713)이 기판 스테이지(771)에 구비된 히터에 의해 소정 온도(450∼700℃)로 가열된 후, 그 온도로 유지된다. 기판 스테이지(771)는 엘리베이터(770)에 의하여 수직방향으로 미세이동할 수 있으며, 이동기구(800)에 의해 일방향으로 이동할 수 있다. 기판 스테이지(771)를 수직방향으로 미세이동시키는 이유는 필요시에 레이저광의 초점을 변경시키기 위함이다. 기판 스테이지(771)를 일방향으로 이동시키는 이유는 시료에 선형 레이저광을 주사하면서 조사하기 위함이다. 도면에 도시하지는 않았지만, 레이저광 조사중에, 도 5 및 도 6에 도시한 마스크가 필요에 따라 시료위에 놓여진다.
레이저광 조사실(703)은 밸브(772, 773)를 통해 진공배기펌프(774)에 연결되어 있고, 그의 내부는 필요에 따라 저압상태 또는 진공상태로 될 수 있다.
레이저광 조사 완료후, 기판이 로봇 아암(710)에 의해 기판수송실(700)로 이동되고 서냉실(705)로 이송된다. 이 동작에서, 기판과 로봇 아암(710) 사이의 위치결정이 정렬기구(750)에 의해 재차 수행된다.
서냉실(705)은 게이트 벨브(709)를 통해 기판수송실(700)과 연결되어 있다. 석영 스테이지(780)상에 놓여진 기판은 램프(779) 및 반사기(778)로부터 방사되는 적외광으로 조사되면서 서냉된다.
서냉실(705)에서 서냉된 기판은 로봇 아암(710)에 의해 기판수송실(700)로 이송되고, 기판 홀더(712)에 재수용된다. 그리하여, 하나의 기판에 대한 레이저광 조사공정이 완료된다. 다수의 기판에 대한 레이저광 조사를 행하기 위해, 상기 공정들이 계속적으로 수행될 수 있다.
본 발명에 따른 레이저 처리방법에 의하면, 반도체장치가 형성될 막의 특성이 선택적으로 변화될 수 있다. 이 방법은 반도체장치 제작공정에서 사용되는 모든 레이저처리공정에 적용될 수 있다. 특히, 반도체장치가 TFT 액정패널에서 사용되는 것인 경우, 본 발명은 100 cm2/Vs 이상의 이동도를 가져 주변회로에서 사용하는데 적합한 장치와, 장치 마다 균일한 특성을 가지고, 특히 오프전류 변동이 적어, 화소영역에 사용하는데 적합한 장치를 형성하는데 유용하다. 이에 따라, 저온공정에 의해 제작된 TFT 액정표시장치에서의 고속화상이동과, 점결함, 선결함 등을 갖는 결함기판의 발생률의 감소로서 나타나는 이점이 얻어진다. 따라서, 본 발명은 공업적으로 매우 유용하다.

Claims (16)

  1. 액티브 매트릭스영역과 주변회로영역을 가지는 기판상에 반도체막을 형성하는 단계와,
    상기 액티브 매트릭스영역과 주변회로영역중 하나 위의 반도체막의 일부분을 마스크하기 위해 상기 반도체막에 인접하여 마스크를 배치하는 단계와,
    제1 방향으로 기다란 직사각형 단면을 가지는 레이저 비임을 상기 마스크를 통해 상기 반도체막쪽으로 보내는 단계와,
    상기 액티브 매트릭스영역과 주변회로영역중 다른 하나 위의 반도체막의 다른 부분이 상기 마스크에 의해 상기 레이저 비임으로 조사되지 못하게 방지되면서, 상기 제1 방향에 직교하는 제2 방향으로 상기 기판을 이동시켜 반도체막의 상기 일부분만을 상기 레이저 비임으로 주사하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  2. 제 1 항에 있어서, 상기 레이저 비임이 248 nm의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  3. 제 1 항에 있어서, 상기 레이저 비임이 엑시머 레이저 비임인 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 1 항에 있어서, 상기 레이저 비임의 단면이 10∼30 cm의 길이와 0.1∼1 cm의 폭을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  5. 액티브 매트릭스영역과 주변회로영역을 가지는 기판상에 반도체막을 형성하는 단계와,
    상기 액티브 매트릭스영역 위의 반도체막의 일부분을 마스크하기 위해 상기 반도체막에 인접하여 마스크를 배치하는 단계와,
    제1 방향으로 기다란 직사각형 단면을 가지는 레이저 비임을 상기 마스크를 통해 상기 반도체막쪽으로 보내는 단계와,
    상기 주변회로영역 위의 반도체막의 다른 부분이 상기 마스크에 의해 상기 레이저 비임으로 조사되지 못하게 방지되면서, 상기 제1 방향에 직교하는 제2 방향으로 상기 기판을 이동시켜 반도체막의 상기 일부분만을 상기 레이저 비임으로 주사하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 5 항에 있어서, 상기 레이저 비임이 248 nm의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  7. 제 5 항에 있어서, 상기 레이저 비임이 엑시머 레이저 비임인 것을 특징으로 하는 반도체장치 제작방법.
  8. 제 5 항에 있어서, 상기 레이저 비임의 단면이 10∼30 cm의 길이와 0.1∼1 cm의 폭을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  9. 액티브 매트릭스영역과 주변회로영역을 가지는 기판상에 반도체막을 형성하는 단계와,
    상기 주변회로영역 위의 반도체막의 일부분을 마스크하기 위해 상기 반도체막에 인접하여 마스크를 배치하는 단계와,
    제1 방향으로 기다란 직사각형 단면을 가지는 레이저 비임을 상기 마스크를 통해 상기 반도체막쪽으로 보내는 단계와,
    상기 액티브 매트릭스영역 위의 반도체막의 다른 부분이 상기 마스크에 의해 상기 레이저 비임으로 조사되지 못하게 방지되면서, 상기 제1 방향에 직교하는 제2 방향으로 상기 기판을 이동시켜 반도체막의 상기 일부분만을 상기 레이저 비임으로 주사하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  10. 제 9 항에 있어서, 상기 레이저 비임이 248 nm의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 9 항에 있어서, 상기 레이저 비임이 엑시머 레이저 비임인 것을 특징으로 하는 반도체장치 제작방법.
  12. 제 10 항에 있어서, 상기 레이저 비임의 단면이 10∼30 cm의 길이와 0.1∼1 cm의 폭을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  13. 액티브 매트릭스영역과 주변회로영역을 가지는 기판상에, 비정질 규소를 포함하는 반도체막을 형성하는 단계와,
    상기 기판의 주변회로영역 위에 위치된 반도체막의 일부분에만 접촉시켜 촉매물질을 배치하는 단계와,
    상기 액티브 매트릭스영역 위에 위치된 반도체막의 다른 부분이 실질적으로 결정화되지 않으면서 반도체막의 상기 일부분만이 결정화되도록 하는 온도로 상기 반도체막을 가열하는 단계와,
    상기 액티브 매트릭스영역과 주변회로영역중 하나 위의 반도체막의 일부분을 마스크하기 위해 상기 반도체막에 인접하여 마스크를 배치하는 단계와,
    제1 방향으로 기다란 직사각형 단면을 가지는 레이저 비임을 상기 마스크를 통해 상기 반도체막쪽으로 보내는 단계와,
    상기 액티브 매트릭스영역과 주변회로영역중 다른 하나 위의 반도체막의 다른 부분이 상기 마스크에 의해 상기 레이저 비임으로 조사되지 못하게 방지되면서, 상기 제1 방향에 직교하는 제2 방향으로 상기 기판을 이동시켜 반도체막의 상기 일부분만을 상기 레이저 비임으로 주사하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 13 항에 있어서, 상기 레이저 비임이 248 nm의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 13 항에 있어서, 상기 레이저 비임이 엑시머 레이저 비임인 것을 특징으로 하는 반도체장치 제작방법.
  16. 제 13 항에 있어서, 상기 레이저 비임의 단면이 10∼30 cm의 길이와 0.1∼1 cm의 폭을 가지는 것을 특징으로 하는 반도체장치 제작방법.
KR1019970069753A 1994-11-29 1997-12-17 반도체장치제작방법 KR100268524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069753A KR100268524B1 (ko) 1994-11-29 1997-12-17 반도체장치제작방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31922494 1994-11-29
JP94-319224 1994-11-29
KR1019950044596A KR100289289B1 (ko) 1994-11-29 1995-11-29 반도체 장치 제작 방법
KR1019970069753A KR100268524B1 (ko) 1994-11-29 1997-12-17 반도체장치제작방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044596A Division KR100289289B1 (ko) 1994-11-29 1995-11-29 반도체 장치 제작 방법

Publications (1)

Publication Number Publication Date
KR100268524B1 true KR100268524B1 (ko) 2000-10-16

Family

ID=26569647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069753A KR100268524B1 (ko) 1994-11-29 1997-12-17 반도체장치제작방법

Country Status (1)

Country Link
KR (1) KR100268524B1 (ko)

Similar Documents

Publication Publication Date Title
KR100289289B1 (ko) 반도체 장치 제작 방법
US6008101A (en) Laser processing method of semiconductor device
US6784030B2 (en) Laser illumination system
JP3469337B2 (ja) 半導体装置の作製方法
KR100321890B1 (ko) 반도체 디바이스의 레이저 처리 방법
US7396712B2 (en) Thin film processing method and thin processing apparatus
US6919533B2 (en) Method for manufacturing a display device including irradiating overlapping regions
US5413958A (en) Method for manufacturing a liquid crystal display substrate
US7208358B2 (en) Laser annealing method
US20100006776A1 (en) Semiconductor thin film forming system
KR20010039813A (ko) 반도체 박막 제조 장치
JPH118205A (ja) 半導体装置の製造方法およびレーザー光照射装置
JPH0950961A (ja) レーザー処理方法及びレーザー処理装置
US20030148566A1 (en) Production method for flat panel display
JP3901758B2 (ja) 液晶表示装置の作製方法
JP3205478B2 (ja) レーザー照射システム
KR100268524B1 (ko) 반도체장치제작방법
JPH08213341A (ja) レーザーアニール方法およびレーザー光の照射方法
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP3196132B2 (ja) 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置
JP3623818B2 (ja) 結晶性珪素膜の作製方法
JP4073671B2 (ja) 半導体装置の作製方法及び表示装置の作製方法
JP4112221B2 (ja) アクティブマトリクス型表示装置
JP3186114B2 (ja) 半導体薄膜の製造方法
JP3534069B2 (ja) 半導体薄膜、その製造方法ならびに半導体薄膜の製造装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee