KR100266148B1

KR100266148B1 - 공간 광 변조기용 프레임 버퍼를 포함하는 그래픽 영상 디스플레이 시스템 및 그 동작방법

Info

Publication number: KR100266148B1
Application number: KR1019920016087A
Authority: KR
Inventors: 파울엠.어버너스
Original assignee: 윌리엄 비. 켐플러; 텍사스 인스트루먼츠 인코포레이티드
Priority date: 1991-09-06
Filing date: 1992-09-04
Publication date: 2000-09-15
Also published as: DE69215798D1; KR930006659A; US5307056A; EP0530760A3; EP0530760B1; DE69215798T2; JPH05260422A; EP0530760A2

Abstract

영상 디스플레이 시스템 내의 공간 광 변조기(17)용 프레임 버퍼(16)이 기술되어 있다. 프레임 버퍼(16)은 모든 디스플레이 행의 1 비트 위치로부터 값을 수신하는 VRAM 행의 구역을 갖고 있는 비디오 랜덤 억세스 메모리 디바이스(VRAM)으로 구성된다. 할당 회로(15)는 데이타가 프레임 버퍼(16)에 기록될 때 상기 VRAM 행을 채우는 어드레스를 제공하고, VRAM 행이 비워질 때 어드레스 메모리를 갱신하며, 데이타가 프레임 버퍼(16)에서 독출될 때 공간 광 변조기(17)의 행을 디스플레이하기 위해 VRAM 행을 맵핑하는 어드레스를 제공한다.

Description

공간 광 변조기용 프레임 버퍼를 포함하는 그래픽 영상 디스플레이 시스템 및 그 동작 방법

제1도는 공간 광 변조를 사용한 비디오 디스플레이 장치용 수신기 및 투사 디스플레이 장치를 도시한 도면.

제2도는 제1도의 프레임 버퍼 및 공간 광 변조기, 및 프레임 버퍼용 관련 제어 신호를 도시한 도면.

제3도는 입력 장치 및 관련 제어 신호와 각각 연관된 상부 및 하부 화소 어레이를 갖고 있는 공간 광 변조기를 도시한 도면.

제4도는 프레임 버퍼의 내용이 로드괴고 언로드될 때의 프레임 버퍼의 내용크기를 도시한 도면.

제5도는 프레임 버퍼 내의 디스플레이 화소에 대한 메모리 공간의 할당을 도시한 도면.

제6도는 데이타를 프레임 버퍼에서 독입 및 독출하는 동적 메모리 할당 회로를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 수신기 12 : 튜너

13 : 신호 처리기 15 : 십진 처리기

16 : 프레임 버퍼 17 : 공간 광 변조기

32a, 32b : 시프트 레지스터 33a, 33b : 병렬 래치

34a, 34b : 열 드라이버 35a, 35b : 행 선택기

64 : 입력 비트 선택기 65 : 입력 열 카운터

66 : 입력 행 카운터 67 : 맵핑 메모리

68 : 출력 행 카운터 69 : 출력 비트 선택기

본 발명은 비디오 디스플레이 시스템에 관한 것으로, 더욱 상세히 말하면 공간 광 변조기를 사용한 비디오 디스플레이 시스템에 관한 것이다.

비디오 디스플레이 시스템에서의 최근 개발은 래스터 스캔(raster-scan) 전자 비임 디바이스 대신에 공간 광 변조기를 사용하는 것이다. 이들 변조기들은 전자적으로 어드레스 가능한 화소(pixel element)의 어레이로 구성된다. 디스플레이 동안, 각각의 화소로부터의 광은 광학계에 의해 확대되어 디스플레이 스크린에 투사된다. 이러한 형태의 변조는 변조기가 광학계와 어떻게 결합되는지에 좌우된다.

자주 사용된 형태의 공간 광 변조기는 변형가능한 미리 디바이스인데, 여기에서 각각의 화소는 전기적 입력에 응답하여 기계적 이동을 각각 분리할 수 있는 아주 작은 미러이다. 입사광은 각 화소로부터의 반사에 의해 방향, 위상 또는 크기가 변조될 수 있다.

여러가지 응용시에, 공간 광 변조기는 가각의 화소가 2가지 상태를 가질 수도 있다는 의미에서 이진이다. 화소가 오프 상태일 때는 광을 전달하지 않는다는 것을 의미하고, 화소가 온 상태일 때는 광을 최대 강도로 전달한다는 것을 의미한다. 중간 레벨의 광을 관측자에게 인지시키기 위해서, 다양한 펄스 폭 변조 기술이 사용될 수 있다. 이러한 기술에 대해서는 "펄스 폭 변조식 디스플레이 시스템에 사용하기 위한 DMD 구조 및 타이밍(DMD Architecture and Timing for Use in a Pulse-Width Modulated Display System)"이란 발명의 명칭으로 계류중인 미합중국 특허 출원 제756,026호에 기술되어 있다.

펄스 폭 변조는 "비트 프레임" 로딩을 포함하여, 변조기를 로드시키기 위해 여러가지 구조를 사용하는데, 전체 프레임에 대해 화소 당 1 비트가 한번에 로드된다. 그러므로, 예를 들어 8 비트 화소 해상도의 경우에, 변조기는 한번에 프레임 당 1 화소씩 프레임 당 8번 로드되고, 특정 변조 기술에 의해 결정된 로드 타이밍이 사용된다. 이러한 몇 가지 방법에 대해서는 "펄스 폭 변조식 디스플레이 시스템에 사용하기 위한 DMD 구조 및 타이밍(DMD Architecture and Timing for Use in a Pulse-Width Modulated Display System)"이란 발명의 명칭으로 계류중인 미합중국 특허 출원 제678,761호에 기술되어 있다. 이러한 방법에 있어서, 최상위 비트는 프레임 주기의 1/2동안 로드되고, 두 번째 상위 비트는 프레임 주기으 1/4동안 로드된다. 총 프레임 시간을 2ⁿ-1 최하위 비트 시간(여기에서, n은 각각의 비트의 해상도이다)으로 나누어 계산된 "최하위 비트 시간"동안에 비트 프레임 버스트로 로딩이 발생한다. 최하위 비트 또는 최상의 비트를 나타내는 비트 프레임은 사용되는 방법에 따라 먼저 로드될 수 있다.

펄스 폭 변조의 실행은 데이타를 입력시키는데 프레임 버퍼의 사용을 필요로 한다. 변조기가 비트 프레임 내의 데이타를 수신하기 때문에, 데이타를 변조기에 전송하기 전에 전체 영상을 수신하는 프레임 버퍼가 필요하다. 프레임 버퍼는 다음 프레임이 프레임 버퍼에 입력되는 동안에 한 프레임이 변조기에 전송될 수 있게 해야 한다. 충분히 큰 프레임 버퍼를 제공하는 가장 간단한 방법은 2개의 완전한 프레임 정도의 메모리 공간을 제공하는 것이다. 2개의 프레임 메모리에 있어서, 제1메모리부가 입력 프레임으로부터의 데이타로 채워지는 동안에, 선행 입력 프레임으로부터 저장된 데이타는 제2메모리부에서 공간 광 변조기로 전송된다. 입력 프레임의 모든 데이타가 제1메모리부에 저장된 후, 이 데이타는 입력 데이타의 다음 프레임이 제2메모리부 내에 저장되는 동안에 공간 광 변조기에 전송된다. 그러므로, 2개의 메모리부는 "핑퐁" 방식으로 동작하는데, 각각의 메모리부는 수신하는 입력 데이타와 공간 광 변조기로의 출력 데이타 사이에서 한 프레임씩 교호로 사용된다. 그러나, 이 방법은 비용이 많이 들기 때문에, 요구된 메모리 크기를 감소시키는 수단이 필요하다.

본 발명의 한 특징은 그래픽 영상의 행 및 열을 나타내는 데이타를 저장하여 디스플레이하는 투사 회로에 있다. 공간 광 변조기는 프레임 버퍼로부터 데이타를 수신한다. 이 데이타는 영상의 행을 표시하고, 광 변조기는 데이타로부터 영상을 재생한다. 프레임 버퍼는 상기 데이타가 메모리 행의 구역으로 독입될 수 있도록 제어 및 어드레싱 라인을 갖고 있는 비디오 랜덤 억세스 메모리인데, 여기에서 각각의 구역은 데이타의 1비트 프레임을 나타내는 데이타를 저장한다. 메모리 할당 회로는 비디오 랜덤 억세스 메모리의 메모리 행을 동적으로 할당한다. 할당 회로는 이용가능한 메모리 행의 리스트를 저장하는 선입선출(FIFO) 메모리, 공간 광 변조기의 행을 디스플레이하기 위해 메모리 행을 맵핑하는 맵핑 메모리(mapping memory), 및 FIFO 메모리로부터 이용가능한 메모리 행을 인출하고 메모리 행이 채워지는 것을 제어하여 채워진 메모리 행 어드레스를 맵핑 메모리 내에 보관하는 제어기를 갖고 있다. 맵핑 메모리는 메모리 행이 공간 광 변조기 내에 다운로드됨으로써 재사용에 이용할 수 있을 때에 이것의 어드레스가 FIFO 내에 배치되도록, FIFO와 통신한다. 할당 회로의 다른 부품으로는 프레임 메모리에 메모리 어드레스를 제공하는 스위치를 포함하는데, 메모리 어드레스는 메모리가 입력 디스플레이 데이타로 로드될 것인지, 상기 공간 광 변조기에 다운로드될 것인지의 여부에 따라 변한다. 입력 비트 선택기는 독입되는 각각의 현재 화소로부터 현재 비트 위치에 따라 메모리 행을 선택한다. 입력 행 카운터 및 입력 열 카운터는 데이타가 메모리내에 로드될 때 프레임 메모리 내에 어드레스를 제공한다. 출력 비트 선택기와 출력 행 카운터로부터의 어드레스 데이타는 결합되어 인덱스를 맵핑 테이블에 제공한다. 후속적인 맵핑 테이블 출력은 데이타가 메모리로부터 다운로드될 때 메모리 내에 정확한 행 어드레스를 제공한다.

본 발명의 기술적 장점은 공간 광 변조기 투사 시스템 내의 프레임 버퍼에 요구된 메모리량이 상당히 감소된다는 것이다.

제1도에는 본 발명이 사용될 수 있는 비디오 디스플레이 시스템이 도시되어 있다. 이 시스템은 단지 본 발명의 한 응용일 뿐이고, 후술되는 동일한 개념을 사용하여 다른 응용이 실행될 수도 있다. 예를 들어, 제1도의 투사 장치(14)는 비디오 신호라기보다는 오히려, 영상 데이타를 나타내는 입력 신호가 수신되어 동작되는 프린터 시스템 또는 소정의 다른 시스템일 수 있다.

제1도의 비디오 디스플레이 시스템의 특정예, 및 이 명세서에 전반적으로 사용된 예는 텔레비젼 디스플레이 시스템이다. 수신기(11)는 소정의 표준화된 포맷의 텔레비젼 신호를 수신하여, 신호를 오디오부와 비디오부로 분할하는 튜너(12)로 신호를 전송한다. 신호의 오디오부는 본 발명에서 더 이상 고려하지 않는다. 튜너(12)는 아날로그/디지탈 변환 및 그밖의 다른 개선을 위해 신호를 신호 처리기(13)에 전송한다. 그 다음, 개선된 디지탈 신호는 십진 처리기(15), 프레임 버퍼(16) 및 공간 광 변조기(SLM ; 17)를 포함하는 투사 시스템(14)에 보내진다. 십진 처리기(15)는 신호를 프레임 버퍼(16) 내에 저장하기에 적절한 형태로 변환한다. 프레임 버퍼(16)는 한 행씩 비트 프레임의 데이타를 SLM(17)에 전달한다. SLM(17)은 광원(19)으로부터 광을 수신하여, 관측자에게 디스플레이 하기 위해 광학계(18)를 통해 영상을 발생시킨다. 순차적인 컬러 시스템에 있어서, SLM(17) 상에 입사되거나 SLM(17)에 의해 반사된 컬러를 변화시킴으로써 컬러 영상이 제공된다.

본 발명의 예에 있어서, 입력 디스플레이 데이타는 화소의 480행 및 640열의 샘플을 갖고 있는 NTSC(National Television Standards Committee) 신호로 이루어 진다고 추정한다. 각각의 화소는 24 비트 데이타로 표시된다. 이 데이타는 적색, 청색, 녹색 데이타를 표시하고, 여기에서 각각의 컬러는 8 비트로 표시된다.

데이타 샘플을 제공하는 십진 처리기(15)의 예는 "펄스 폭 변조식 디스플레이 시스템 내에 사용하기 위한 DMD 구조 및 타이밍(DMD Architecture and Timing for Use in a Pulse-Width Modulated Display System)" 이란 발명의 명칭을 출원된 미합중국 특허 출원 제678,761호에 기재되어 있다. 그밖의 다른 응용예는 다른 형태의 처리기를 사용할 수 있지만, 공통 특성은 프레임 버퍼(16)에 디지탈 데이타를 제공하는 것이다. 십진 처리기(15)는 비트 프레임이 프레임 버퍼(16)로부터 독출될 수 있게 하는 방식으로 프레임 버퍼(16) 내에 독입될 수 있도록 입력 데이타를 다시 포맷한다. 동적 메모리 할당에 사용된 데이타 포맷은 본 명세서에서 설명된다.

프레임 버퍼(16)는 비디오 랜덤 억세스 메모리(VRAM) 디바이스로 구성된다. 이들 VRAM 디바이스는 나머지 메모리 장치로부터 독립적으로 억세스될 수 있는 내부 병렬-인/직렬-아웃 시프트 레지스터를 포함함으로써 고해상도 프레임 버퍼로 억세스하는 문제점을 해결해 준다. 한 메모리 사이클에서, 화소 데이타의 전체 행은 메모리로부터 시프트 레지스터로 전송된다. 시프트 레지스터로부터 독출되는 동안, 메모리는 자유롭게 독입된다.

VRAM 디바이스의 한 예는 텍사스 인스트루먼츠 인코포레이티드사에 의해 제조된 TMS4161 집적 회로이다. 시프트 레지스터는 메모리 어레이만큼 넓고, 메모리의 행이 판독되는 동안에 전송 신호를 주장함으로써 병렬로 로드될 수 있다. 직렬 레지스터는 고속으로 칩에서 전송 데이타로 인에이블시키는 자체 데이타 클럭을 갖고 있다. 다른 형태의 VRAM 디바이스가 사용될 수 있는데, 기본 특성이 RAM과 유사한 구성이지만 병렬-인/직렬-아웃 데이타 레지스터가 제2데이타 포트에 접속된다.

시판중인 표준 VRAM 디바이스가 사용되는 경우, 필요한 VRAM 디바이스의 크기 및 수는 화소 어레이의 크기 및 요구된 병렬 데이타 출력과 같은 요소에 의해 결정된다. 본 명세서의 비트 포맷에 적절한 특정 VRAM 구성은 제2도 및 제5도와 관련하여 설명된다.

SLM(17)은 변형가능한 미러 디바이스(DMD)이다. 본 특허 출원의 배경 부분에 설명된 바와 같이, 이들은 관측자에게 변화하는 강도의 인식 또는 컬러를 제공하기 위해 변조될 수 있는 이진 디바이스이다. SLM(17)의 예는 텍사스 인스트루먼츠 인코포레이티드사가 제조한 DMD 디바이스인데, 이것은 각각의 화소 미러가 데이타 저장의 최소한 1 비트를 갖고 있는 메모리 셀과 관련되고, 모든 화소가 동시에 스위치된다.

그러나, 본 발명은 SLM(17)용으로 DMD의 사용에 제한되지 않고, 어드레스 가능한 화소를 갖고 있는 다른 이진 공간 광 변조기로 사용될 수도 있다. 적절한 SLM(17)의 특성은 이것의 로딩이 한번에 한 행을 발생시킨다는 것이다. SLM(17)의 행 내에 저장된 데이타가 프레임 버퍼(16) 내의 데이타 행과 반드시 일치하는 것은 아니기 때문에, SLM(17)의 행 내에 저장된 데이타는 명확성을 위해 "VRAM 행"에 대립하는 "디스플레이 행"이라 칭한다.

제2도는 프레임 버퍼(16) 및 SLM(17)을 더욱 상세하게 도시한 것이다. 프레임 버퍼(16)는 2개의 부분, 상부 프레임 버퍼(16a) 및 하부 프레임 버퍼(16b)로 분할된다. 이 분할에 대한 상세한 설명 및 장점은 "공간 광 변조기용 분할 프레임 메모리(Partitioned Frame Memory for Spatial Light Modulator)"란 발명의 명칭으로 출원된 미합중국 특허 출원 제756,026호에 기술되어 있다. 또한, 이 특허 출원은 프레임 버퍼(16)를 구동시키는데 사용되는 여러가지 제어 신호에 대해 기술되어 있다. 프레임 버퍼(16)는 분할될 필요가 없거나, 다른 구성으로 분할될 수 있다. 이러한 변형은 본 발명에 사용된 개념을 변경시키지 않으며, 메모리 할당의 실행은 프레임 버퍼의 제어 및 어드레싱 신호로의 변경을 근본적으로 수반한다.

640 x 480 화소 영상의 경우에, 상부 프레임 버퍼(16a)는 비디오 데이타의 상부 240 행을 수신하고, 하부 프레임 버퍼(16b)는 하부 240 행을 수신한다. 비디오 데이타는 한 라인이 한번에 상부 버퍼(16a) 및 하부 ㅂ퍼(16b) 내로 저장된다. 그러므로, 상부 또는 하부 버퍼(16a 또는 16b) 중의 한 버퍼만이 소정의 주어진 시간에 로드된다.

이러한 예에서, SLM(17)은 샘플링된 입력 데이타의 행 및 열을 정합시키기 위한 640 x 480 화소 어레이이다. 그러나, 여기에 기술된 개념은 소정 크기의 어레이로, 즉 여기에 기술된 데이타 폭으로 적절한 변화가 실행될 수 있다.

SLM(17)은 상부 부분(17a) 및 하부 부분(17b)으로 분할된다. 데이타가 상이한 시간에 상부 및 하부 프레임 버퍼(16a 및 16b) 내로 로드되더라도, 프레임 버퍼(16)로부터의 출력 데이타는 동시에 SLM(17) 내의 상부 부분(17a) 및 하부 부분(17b) 내에 로드된다. 이러한 예에 있어서, 프레임 버퍼(16)로부터의 출력은 각각의 라인이 1비트를 운반하는 2세트의 40 라인을 통해 SLM(17)에 전달된다. 한 세트의 데이타 라인은 상부 부분(17a)에 로드되고, 다른 한 세트의 데이타 라인은 하부 부분(17b)에 로드된다.

제3도는 SLM(17)을 더욱 상세하게 도시한 것이다. 이것은 데이타를 상부 및 하부 프레임 버퍼(16a 및 16b)로부터 동시에 상부 부분(17a)과 관련된 40개의 16비트 시프트 레지스터 내로 그리고 하부 부분(17b)과 관련된 40개의 16비트 시프트 레지스터 내로 수신한다. 그러므로, 이들 2개의 부분(17a 및 17b)으로의 데이타 접속부는 각각 40 비트 넓이이다.

SLM(17)의 상부 부분(17a) 및 하부 부분(17b)은 입력 장치(31a 및 31b)를 갖고 있다. 각각의 입력 장치(31a 및 31b)는 시프트 레지스터층(32a 및 32b), 병렬 래치(33a 및 33b), 및 열 드라이버(34a 및 34b)를 갖고 있다. 시프트 레지스터(32a 및 32b)는 프레임 버퍼(16)로부터 2세트의 40비트 폭 데이타 워드를 수신한다. 프레임 버퍼(16)로부터의 각각의 와이어는 40개의 16비트 시프트 레지스터들 중 한 레지스터와 연결된다. 640 열 영상의 경우에, 16 클럭 사이클 후, 전체 디스플레이 행은 각각의 시프트 레지스터층(32a 및 32b) 내에 저장된다. 시프트 레지스터층(32a 및 32b)은 공통 클럭 신호(CLK)에 의해 제어된다.

시프트 레지스터층(32a 및 32b)이 로드된 후, 이들은 단일 클럭 사이클 내에 이들의 데이타 행을 병렬 래치(33a 및 33b)에 전송한다. 병렬 래치(33a 및 33b)는 각각 16비트 데이타를 저장하는 40개의 블럭으로 구성된다. 데이타가 래치되어 화소 어레이(30)의 선택된 행 내에 순차적으로 저장되는 동안, 다음 행의 데이타는 시프트 레지스터층(32a 및 32b) 내로 로드될 수 있다. 병렬 래치(33a 및 33b)는 공통로드, 세트 및 리셋 신호(LD, PSET 및 PRESET)에 의해 제조된다. 열 드라이버(34a 및 34b)는 1비트 행 데이타를 화소 어레이(30a 및 30b)의 각각의 열에 구동시킨다.

상부 화소 어레이(30a) 및 하부 화소 어레이(30b)는 행 선택기(35a 및 35b)와 각각 통신한다. 행 선택기(35a 및 35b)는 9비트의 어드레스 데이타(UADD 및 LADD)를 각각 수신하고, 각각의 어레이 절반(30a 및 30b) 내에 채워질 240 행들 중 한 행을 나타내는 단순 디코더이다.

그러므로, SLM(17)의 밀 어레이(30)의 모든 화소를 채우기 위해, 행 당 16 클럭 사이클 x 240 행을 필요로 한다. 상부 및 하부 미러 어레이(30a 및 30b)의 모든 화소 메모리가 로드되면, 화소의 상태는 저장된 데이타에 따라, 공통 리셋 신호(BIASRST)에 응답하여 동시에 변화한다.

상술된 바와 같이, 프레임 버퍼(16)는 데이타를 SLM(17)의 입력 장치(31a 및 31b)에 전달하는 40개의 출력 핀을 갖는다. 종래의 "이중 버퍼링(double-buffering)" 기술이 사용된 경우, 각각의 핀 이면의 메모리 깊이는[비트/화소의 수(24) x 행의 수(480) x 화소/행의 수(640)]÷[화소 당 핀의 수(40) x 2 프레임]으로 계산될 수 있다. SLM(17)이 2개의 부분으로 나누어지면, 이러한 곱은 다시 2로 나누어진다. 괄호 안의 값으로 표시한 바와 같이, 24 비트 화소, 640 비트 행, 및 화소 당 40 핀을 사용하면, 요구된 메모리 깊이는 2개의 완전한 프레임에 대해 184,320 비트일 수 있다.

그러나, 후술되는 바와 같이, 메모리가 동적으로 할당되면, 프레임 버퍼(16)가 동시에 로드되고 언로드되기 때문에, 2개의 프레임이 클 필요는 없다.

제4도는 입력 디스플레이 데이타가 데이타 소오스로부터 로드될 때 프레임 버퍼(16)가 채워지는 방법, 및 출력 데이타가 SLM(17)에 다운로드될 때 프레임 버퍼가 비워지는 방법을 도시한 것이다. 또한, 제4도는 동시에 로딩하고 언로딩하는 실제 복합 메모리 사용 그래프를 도시한 것이다.

제4도의 예에서, 화소 해상도는 4비트인데, 이것은 4비트 프레임이 있으며, 각각의 프레임 시간에 2⁴-1=15 LSB 시간이 있다는 것을 의미한다. 또한, 로드하는 비율은 거의 일정한데, 이것은 상술된 40비트 입력에 상당히 근접하다. 제4도의 예에 있어서, 프레임 버퍼(16)는 분할되지 않으므로 전체 프레임을 수신한다. 분할된 프레임 버퍼(16)의 경우에, 각각의 n 부분은 일정한 비율로 1/n 프레임을 수신한다.

제4도에 도시된 바와 같이, 프레임 버퍼(16)의 로딩은 입력 데이타의 비율과 동일한 선행 비율로 발생한다. 펄스 폭 변조(PWM)가 실행되면, 프레임 버퍼(16)의 언로딩은 대수적 비율로 발생한다.

이러한 예로서, 입력측 상에서 데이타는 메모리 사이클 당 한 워드의 데이타 비율로 로드된다. 제1프레임의 로딩은 프레임 0에서 프레임 1까지 "입력" 도면으로 도시되어 있는데, 여기에서는 동시에 다운 로딩이 발생되지 않는다. 후속적인 로딩은 후술된 바와 같이 복합 그래프로 도시된다.

출력측은 프레임 1에서 프레임 2까지 "출력" 도면으로 도시된다. 프레임 버퍼(16)는 제1최하위 비트(LSB) 시간에 한 비트 프레임, 두 번째 LSB 시간에 다른 비트 프레임, 등등의 비율로 언로드된다. LSB 시간들 사이에서 경과하는 시간은 사용되고 있는 특정 PWM 기술에 의해 결정된다. 언로딩은 동시에 일어나는데, 이것은 한 비트 프레임이 한 LSB 시간에 비워지는 경우에 높은 "버스트 비율(burst rate)"에 상당히 근접하다.

그러므로, 프레임 0 이후, 각각의 프레임이 프레임 버퍼(16) 내에 로드될 때, 선행 프레임은 4 비트 프레임에서 SLM(17)로 다운로드된다. 모든 화소의 LSB를 포함하는 비트 프레임, 즉 "LSB 프레임"은 제1 LSB 시간 동안에 첫째로 다운로드 된다. 이 제1 상태는 1 LSB 시간 동안에 유지된 다음에, 제2 LSB 프레임이 다운로드되고, 이것의 상태는 2 LSB 시간동안 유지된다. 그 다음, 제3 LSB 프레임이 언로드되고, 이것의 상태는 4 LSB 시간동안 유지된다. 최종적으로, 최상위 비트를 포함하는 비트 프레임이 다운로드되고, 이것의 상태는 8 LSB 시간동안 유지된다. 그러므로, 각각의 비트 프레임에 대해 높은 초기 비율로 언로딩이 발생하여, 4 비트 화소 데이타의 전체 프레임이 다운로드될 때까지 점점 감소하는 비율로 계속한다.

제4도의 복합 메모리 사용 그래프는 동시에 일어나는 로딩 및 언로딩 동안의 실제메모리 사용을 도시한 것이다. 도시된 바와 같이, 충분한 메모리 공간은 2개의 완전 프레임 공간이 필요 없이 선행 프레임의 데이타를 다운로딩하는 동안에 현재 프레임의 입력 데이타를 로딩하는데 이용될 수 있다. 본 발명의 기본 이론은 입력 데이타가 다운로드되는 데이타에 의해 비워진 공간을 사용하도록 메모리가 동적으로 할당될 수 있다는 것이다. 각각의 다운로드 버스트 후, 메모리 사용은 동일한 입력 비율로 추정된다.

제4도의 예는 소정의 시간에 한 프레임 크기를 초과하는 메모리 사용을 도시하지 않았지만, 이러한 상황은 발생할 가능성이 있다. 예를 들어, 화소 해상도가 8비트이면, 입력 비율은 2배로 되고, 더욱 넓어진 출력 버스트들 사이의 입력은 메모리 사용이 1 프레임 크기를 초과하게 한다. 그러므로, 양호한 실시예에 있어서, 프레임 버퍼(16)는 1 프레임 크기보다 다소 크다. 그러나, 2개의 완전 프레임 크기보다는 상당히 작다.

양호한 실시예에 있어서, 프레임 크기가 프레임 당 92.16 Kbit인 경우에, 각각의 절반의 프레임 버퍼(16)는 2개의 프레임을 저장하는데 요구되는 184 K x N 크기가 아니라 128 K x N VRAM으로 구성되는데, 여기에서 N은 출력 핀의 수이다. 프레임 버퍼(16)가 분할되지 않거나, 다른 구성으로 분할되는 경우에, 보다 크거나 작은 VRAM이 각각의 프레임 버퍼(16)의 부분에 사용될 수 있다. 분할과는 관계없이, 각각의 핀 이면의 메모리 공간은 그 부분과 관련된 각각의 행의 최소한 1열의 화소 데이타를 저장하는데 충분하고, 전체 메모리 사용이 1 프레임을 초과하는 경우가 있을 수 있다고 예상되면 여분 공간의 마진을 플러스한다.

이러한 예에서, 각각의 VRAM은 각각의 8 출력 비트 라인, 즉 "핀"이 이면에 데이타의 행 당 256 비트를 갖는 512 행을 갖도록 128 K x 8 비트이다. 이 크기는 주로 시판중인 표준 크기이기 때문에 설명하기 위해서 사용된다.

제5도는 프레임 버퍼(16)에 사용된 128 K x 8 VRAM의 첫 번째 VRAM "층" (50)의 구성을 도시한 것이다. 128 K x 8 VRAM의 경우에, "층"은 각각의 핀과 연관된 128 K 메모리 공간이다. 후술되는 바와 같이, 각각의 VRAM 층(50)은 SLM(17)의상부 또는 하부 부분의 행을 모두 디스플레이하기 위해 소정 수의 열의 데이타를 보유한다. 이러한 예를 사용하면, 각각의 VRAM 층은 각각의 240 행의 16 열의 데이타를 보유한다. 행 당 640 열이 있는 경우, 각각의 프레임 버퍼 부분(16a 및 16b)은 40개의 VRAM 층(50)을 갖는다. 도시된 바와 같이, 512 x 256 비트의 데이타 저장 공간은 각각의 VRAM 층(50)의 출력 비트 라인의 이면에 있다. 프레임 버퍼(16) 내에서 모든 VRAM 층(50)의 출력 비트 라인은 데이타를 SLM(17)에 전달하기 위해 병렬로 동작한다. 각각의 VRAM 층(50)의 시프트 레지스터(51)는 VRAM의 폭과 정합시키기 위한 256 비트 폭이다. 시프트 레지스터(51)는 SLM(17)의 16 비트 입력 레지스터(32a 및 32b)와 정합시키기 위해 16 블럭으로 분할된다. 각각의 이들 16 블럭은 디스플레이 데이타의 16개의 상이한 행들 중 한 행과 연관된다. 각각의 블럭은 16열의 데이타를 포함한다.

그러므로, 출력 핀 수의 견지에서 VRAM 층(50)의 수 및 VRAM 블럭의 구성은 SLM(17)의 입력 장치(31a 및 31b)의 구성과 정합한다. 이것은 640 열의 행을 사용하여 40개의 16 비트 시프트 레지스터를 갖고 있는 입력 장치(31a 및 31b)의 경우에, 40 VRAM 층(50)이 각각의 절반의 프레임 버퍼(16)에 사용되기 때문이다.

각각의 VRAM 층(50)의 512 행은 15행의 구역으로 각각 분리된다. 이들 행은 SLM(17)에 의해 디스플레이될 실제데이타의 행, 즉 "디스플레이 행"과 구별하기 위해 "VRAM 행"이라 칭한다. 각각의 VRAM 행은 각각의 16 디스플레이 행으로부터 각각의 16열로부터의 1 비트를 표시하는 데이타를 보유한다.

그러므로, 다수의 VRAM 층(50)으로 구성된 상부 또는 하부 프레임 버퍼(16)의 각각의 15행 구역의 경우에, 240 디스플레이 행의 전체 640 열로부터 한 비트가 저장된다. 이 데이타는 SLM(17)의 상부 또는 하부 부분(17a 또는 17b)에 전달된다.

선택적으로, 프레임 버퍼(16)가 분할되지 않으면, 각각의 VRAM 층(50)은 각각의 VRAM 층의 크기가 2배로 되는 경우에 30행 구역으로 전체 480 행의 데이타를 저장할 수 있다. 이 구성은 한쪽 로딩, 즉 한 입력 장치만 사용될 수 있게 하는 적절한 변경을 가한 SLM(17)을 필요로 한다. 더욱이, 프레임 버퍼(16)가 절반 행 또는 다른 구성으로 분할되는 경우, 적절한 어드레싱 및 제어 신호가 데이타를 로드 및 언로드하는데 사용된다면, 보다 작은 VRAM 층(50)이 사용될 수 있다.

이러한 예를 사용하면, 데이타를 프레임 버퍼(16) 내에 입력시키는 과정은 행(r), 열(c), 화소(p) 포맷으로 도달하는 24 비트 화소 데이타로부터 영상 프레임 당 24 비트 프레임으로 구성된 비트 프레임 포맷으로 데이타를 다시 포맷시키는 과정을 필요로 한다. 이것을 다시 포맷시키는 방법은 "직교 입력, 출력 및 공간 재배열을 갖는 데이타 리포매터(Data Reformatter with Orthogonal Input, Output and Spatial Reordering)"이라는 발명의 명칭으로 출원된 미합중국 특허 출원 제755,981호에 기술되어 있다.

사용된 리포매팅 방법에 상관없이, 프레임 버퍼(16) 내의 데이타 위치는 동적 할당용으로 특별히 설계된 포맷을 갖는다. VRAM 행의 각각의 15행 구역은 24 비트 프레임중 1을 나타낸다. 그러므로, 각각의 그룹의 16 디스플레이 행용 입력 데이타는 24 VRAM 행을 사용하고, 15 그룹의 16 디스플레이 행으로부터 입력 데이타는 15 x 24=360 VRAM 행을 사용한다.

프레임 버퍼(16) 내에 디스플레이 데이타를 위치 설정하는 예로서, 디스플레이 행 0, 열 0, 비트 0은 VRAM 층 1, 행 1, 블럭 1, 비트 1 내에 저장된다. 디스플레이 행 0, 열 0, 비트 1은 VRAM 층 1, 행 16, 블럭 1, 비트 1 내에 저장된다. 디스플레이 행 0, 열 0, 비트 24는 VRAM 층 1, 행 346, 블럭 1, 비트 1 내에 저장된다. 그러므로, 행 0, 열 0에서의 화소의 각각의 새로운 비트는 24개의 상이한 VRAM 행들 중 한 행에 저장된다.

행 0의 다음 열 위치, 즉 디스플레이 행 0, 열 1용 24 비트 데이타는 행 0, 열 0과 동일한 관련 VRAM 블럭 내이지만 블럭의 다음 비트 위치에 저장된다. 그러므로, 디스플레이 행 0, 열 1, 비트 0은 VRAM 행 1, 블럭 1, 비트 2 내에 저장된다.

모든 그룹의 행 0의 16열은 상이한 VRAM 층 내에 저장된다. 그러므로, 디스플레이 행 0, 열 17, 비트 0은 VRAM 층 2, 행 1, 블럭 1, 비트 1 내에 저장된다.

다음 디스플레이 행용 데이타는 새로운 VRAM 블럭 내에 저장된다. 행 1, 열 0, 비트 0은 VRAM 행 1, 블럭 2, 비트 1 내에 저장된다. 동일한 VRAM 행은 16 디스플레이 행에 사용되고, 각각의 그룹의 16 디스플레이 행에 대해 상이한 VRAM 행이 사용된다.

상술된 맵핑은 VRAM 층, 행, 블럭, 및 비트에 대해 디스플레이 행, 열, 및 화소 비트 위치의 상대적인 위치를 도시하기 위한 한 예일 뿐이다.

선행 단락에서 프레임 버퍼(16)를 로드시키는 상기 예는 현재 시판중인 VRAM의 구성 및 어드레싱 구조에 관한 것이다. 그 밖의 다른 로딩 순차가 이용될 수도 있다. 그러나, 이 로딩의 중요한 특징은 VRAM 행이 비트 프레임처럼 아래로 로드될 수 있고 제6도의 할당 회로는 이들이 비워질 때 이용가능한 VRAM 행을 모니터할 수있도록, 디스플레이 비트 프레임이 VRAM 행에 맵핑될 수 있게 한다는 것이다.

종래의 2 프레임 "핑퐁" 메모리 구조에 있어서, 주어진 디스플레이 행의 데이타는 전형적으로 메모리 내의 동일한 어드레스에서 거주할 수 있다. 그러나, 후술되는 바와 같이, 특정 할당 회로는 연속적인 프레임의 상이한 VRAM 행에 맵핑되는 소정의 주어진 디스플레이 행을 초래할 수 있는 이용가능한 VRAM 행 어드레스를 공급한다. 이 할당 회로는 모든 디스플레이 비트가 증가하는 경우에 VRAM 행이 15만큼 증가하는 상술된 관련 메모리 위칠 구조를 사용한다. 모든 디스플레이 열이 증가하는 경우에, VRAM 비트는 1만큼 증가하고, 모든 16열에 대해 VRAM 층이 1만큼 증가한다. 모든 디스플레이 행이 증가하는 경우에, VRAM 블럭은 1만큼 증가한다. 모든 16 디스플레이 행에 대해, VRAM 행은 1만큼 증가한다.

프레임 버퍼(16)로부터 SLM(17)로 데이타를 다운로딩시키는 동안, 16 비트의 비트 프레임 데이타는 각각의 VRAM 블럭에서 판독된다. 디스플레이 행 0의 경우에, 16 비트의 데이타는 VRAM 층 1, 행 1, 블럭 1에서 판독되고, 동시에 16 비트의 데이타는 VRAM 층 2, 행 1, 블럭 1 등에서 판독되고, 동시에 디스플레이 행 0의 모든 열은 VRAM 층은 다르지만 동일한 관련 VRAM 행 및 블럭으로부터, 판독된다.

디스플레이 행 1의 경우에, 16 비트의 데이타는 VRAM 층 1, 행 1, 블럭 2에서 판독되고, 각각의 그룹의 16열은 상이한 VRAM 층에서 판독된다. 각각의 그룹의 16 디스플레이 행은 새로운 VRAM 행에서 판독된다.

제6도는 프레임 버퍼)16)용 메모리를 동적으로 할당하는데 사용된 회로(60)를 도시한 것이다. 후술되는 바와 같이, 할당 회로(60)는 제어기(61)의 제어 하에 몇가지 기능을 수행하는 다수의 메모리 디바이스 및 카운터로 구성된다. 이것은 FIFO 메모리(62)로부터 이용가능한 VRAM 행을 인출한다. 이것은 입력 데이타로 VRAM 행을 채우는 것을 제어한다. 각각의 VRAM 행이 채워진 후, 이것은 프레임 버퍼(16)로부터의 데이타가 SLM(17) 내의 적절한 위치로 향해질 수 있도록 맵핑 메모리(67) 내의 적절한 위치에 VRAM 행 어드레스를 보관한다.

FIFO 메모리(62)는 로드시키는데 이용할 수 있는 VRAM 행 어드레스의 리스트를 내장한다. 이것은 512 VRAM 행용 어드레스의 용량을 갖고 있으므로, 각각의 어드레스에 9 비트가 필요하게 된다.

임시 레지스터(63)는 FIFO 메모리(62)로부터 얻고, 사용될 다음 24 VRAM 행 어드레스를 나타내는 24개의 9 비트 어드레스를 보유한다. 각각의 VRAM 행 어드레스는 16 디스플레이 행을 저장하기 위해 VRAM 행의 개시를 나타낸다. 레지스터(63)는 표준 랜덤 억세스 메모리 디바이스로부터 실행될 수 있다.

레지스터(63) 내의 24 VRAM 행 어드레스들 중 어느 한 어드레스가 비트 프레임이 로드되는 것에 따라 사용되고, 즉 비트 위치 0-23들 중 한 위치가 선택된다. 이 선택은 입력 비트 선택기(64)에 의해 행해진다. 또한, 입력 비트 선택기(64)는 십진 처리기(15)와 통신한다.

비트가 선택되고 대응 VRAM 행이 결정되면, 관련 VRAM 열 위치 0-15가 입력 열 카운터(65) 및 입력 행 카운터(66)의 출력으로부터 결정된다. VRAM 열 넘버는 4개의 최하위 비트가 입력 열 카운터(65)로부터 배치되고 4개의 최상위 비트가 입력 행 카운터(66)로부터 배치되는 8 비트 어드레스로 표시된다.

VRAM 행 및 열이 일단 결정되면, 이들 어드레스는 스위치(60a)가 "VRAM 기록" 상태인 경우에 프레임 버퍼(16)에 제공된다.

디스플레이 행 0, 열 0-15로부터 1 비트가 저장된 후, 입력 비트 선택기(64)는 증가한다. 40층이 16열의 연속 블럭을 저장하는 경우에, 로딩은 각각의 층에 대해 동시에 발생한다. 그 다음, 디스플레이 행 0, 열 0-15의 다음 비트 위치를 나타내는 비트가 저장된다. 이러한 방식으로, 행의 모든 열로부터 전체 24 비트가 로드된다. 그 다음, 입력 행 카운터(66)가 증가하고, 다음 행의 모든 열로부터 24 비트가 저장되는 동안에 이것의 새로운 값을 보유한다. 이 과정은 16 디스플레이의 데이타가 로드될 때까지 계속된다.

각각의 VRAM 행이 로드될 때, 스위치(60b)는 맵핑 메모리(67)가 갱신되도록 "맵테이블 갱신" 상태에 있다. 맵핑 메모리(67) 내의 디스플레이 화소 위치가 입력 행 카운터(66)로부터의 4 MSB 및 입력 비트 선택기(64)로부터의 비트 위치에 의해 결정된다. 레지스터(63)로부터 VRAM 행 어드레스를 사용하면, 각각의 VRAM 행은 디스플레이 비트 위치 및 디스플레이 행에 맵핑된다.

24 VRAM 행이 16 디스플레이 행의 데이타로 로드된 후, 제어기(61)는 다른 24 VRAM 행을 인출한다. 제어기(61)는 이들 어드레스를 FIFO 메모리(62)로부터 얻는다. 동일한 로딩 과정이 디스플레이 행 0-15와 같이 디스플레이 행 16-31에 후속된다. 각각의 그룹의 16 디스플레이 행은 24 VRAM 행의 새로운 구역, 및 디스플레이 행 및 비트 위치로의 VRAM 행의 맵핑을 필요로 한다.

제4도를 다시 참조하면, 이 로딩은 SLM(17)로의 다운로딩 버스트에 비해 거의 일정하다. 프레임 버퍼(16)에서 비트 프레임을 판독하는 동안, 스위치(60a 및 60b)는 "SLM 기록" 상태로 전환된다. 출력 행 카운터(68)는 9 비트 값을 제공하는데, 이것의 4 MSB는 출력 비트 선택기(69)의 출력과 함께 맵핑 메모리(67)에 전달된다. 이 어드레스는 VRAM 행 어드레스에 맵핑될 디스플레이 행 및 비트 위치를 제공한다. 더욱 상세하게 말하면, 이들 출력은 맵핑 메모리(67) 내에서 어드레스 테이블 0에 인덱스를 제공하기 위해 결합된다.

후속적인 다운로딩 동안, 출력 비트 선택기(69) 및 출력 행 카운터(68)에 의해 제공된 인덱스는 VRAM 직렬 레지스터 로드 시에 VRAM 행을 선택하기 위해 사용된 어드레스를 제공한다. VRAM 직렬 레지스터는 256 클럭동안 클럭되고, 이 시간동안에 출력 행 카운터(68)는 16 클럭마다 증가한다. 새로운 VRAM 행은 절반 비트 프레임의 전체 디스플레이 행이 다운로드될 때까지 선택된다. 이 과정은 상부 및 하부 프레임 버퍼(16a 및 16b)에 동시에 발생한다. 이러한 예에서, 절반 비트 프레임의 전체 240 행(16 x 15)이 다운로드될 때까지 15 VRAM 행이 사용된다.

VRAM 행이 SLM(17)에 다운로드된 후, 이것은 재사용에 이용할 수 있다. 이것의 어드레스는 FIFO 메모리(62)에 다시 공급되어 FIFO 리스트의 하부에 배치 된다.

본 발명은 특정 실시예에 관련하여 설명되었지만, 이 설명은 본 발명을 제한하고자 하는 것이 아니다. 선택적인 실시예뿐만 아니라 기술된 실시예의 여러가지 변경이 본 분야에 숙련된 기술자들에 의해 행해질 수 있다. 그러므로, 본 발명은 특허 청구의 범위 내에서만 제한된다.

Claims

그래픽 영상의 행 및 열을 나타내는 데이타를 저장하여 디스플레이하는 투사 회로에 있어서, 영상의 행을 나타내는 데이타를 수신하여 상기 영상을 상기 데이타로부터 재생하는 공간 광 변조기, 입력 데이타를 저장하고, 상기 데이타가 메모리 행의 구역들(sections of menory rows)로 독입될 수 있도록 제어 및 어드레싱 라인을 갖고 있는 비디오 랜덤 억세스 프레임 메모리 -각각의 상기 메모리 행의 구역은 1비트 프레임의 데이터를 나타내는 데이타를 저장함-, 상기 프레임 메모리의 메모리 행을 동적으로 할당하는 메모리 할당 회로 -상기 할당 회로는, 이용가능한 메모리 행의 리스트를 저장하는 선입선출(FIFO) 메모리, 상기 공간 광 변조기의 행을 디스플레이하기 위해 메모리 행을 맵핑하는 맵핑 메모리, 및 이용가능한 메모리 행을 상기 FIFO 메모리로부터 인출하고 메모리 행을 채우는 것을 제어하며 채워진 메모리 행의 어드레스를 상기 맵핑 메모리 내에 저장하는 제어기를 구비하고, 상기 맵핑 메모리는 메모리 행이 다운로드될 때 그것의 어드레스가 상기 FIFO 내에 배치되도록 상기 FIFO와 통신함-, 및 상기 프레임 메모리가 입력 디스플레이 데이타로 로드될 것인지, 또는 상기 공간 광 변조기에 다운로드될 것인지의 여부에 따라 어드레스의 값이 변하는 메모리 어드레스를 상기 프레임 메모리에 제공하는 스위치를 포함하는 것을 특징으로 하는 투사 회로.
제1항에 있어서, 상기 메모리 할당 회로는 독입되는 각각의 현재 화소로부터 현재 비트 위치에 따라 메모리 행을 선택하는 입력 비트 선택기를 더 갖는 것을 특징으로 하는 투사 회로.
제1항에 있어서, 상기 메모리 할당 회로는 데이타가 상기 메모리 내에 로드될 때 어드레스를 상기 메모리 내에 제공하는 입력 행 카운터 및 입력 열 카운터를 더 갖는 것을 특징으로 하는 투사 회로.
제1항에 있어서, 상기 메모리 할당 회로는 데이타가 상기 메모리로부터 다운로드될 때 행 어드레스를 상기 메모리 내에 제공하는 출력 행 카운터 및 출력 비트 선택기를 더 갖는 것을 특징으로 하는 투사 회로.
제1항에 있어서, 상기 프레임 버퍼가 로드되는지 또는 다운로드되는지의 여부에 따라서 상기 맵핑 메모리에 어드레스를 제공하는 스위치를 더 포함하는 것을 특징으로 하는 투사 회로.
영상을 나타내는 데이타를 변조된 광으로 변환하는 그래픽 영상 디스플레이 시스템에 있어서, 비디오 정보를 내장하는 신호를 수신할 수 있는 수신기, 상기 신호를 상기 수신기로부터 수신하여 상기 신호의 비디오 성분을 분리시키기 위해 상기 수신기와 통신하는 튜너, 상기 비디오 성분을 공간 광 변조기에 사용하는 데이타 세트로 변환시키기 위해 상기 튜너와 통신하는 처리기, 행의 구역들에 데이타가 독입될 수 있도록 입력 데이타를 저장하는 비디오 랜덤 억세스 프레임 메모리 -각각의 행의 구역은 다수의 디스플레이 행으로부터 1비트 위치를 저장함-, 상기 프레임 메모리의 메모리 공간을 동적으로 할당하는 메모리 할당 회로 -상기 할당 회로는, 이용가능한 메모리 행의 리스트를 저장하는 선입선출(FIFO) 메모리, 상기 공간 광 변조기의 행을 디스플레이하기 위해 VRAM 행을 맵핑하는 맵핑 메모리, 및 이용가능한 메모리 행을 상기 FIFO 메모리로부터 인출하고 메모리 행을 채우는 것을 제어하며 채워진 메모리 행의 어드레스를 상기 맵핑 메모리 내에 저장하는 제어기를 구비함-, 광원, 영상의 행을 나타내는 데이타를 수신하여 상기 영상을 상기 데이타로부터 재생하기 위해 상기 프레임 메모리와 통신하는 공간 광 변조기, 및 상기 영상을 투사하는 광학계를 포함하는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 메모리 할당 회로는 독입되는 각각의 현재 화소로부터 현재의 비트 위치에 따라 메모리 행을 선택하는 입력 비트 선택기를 더 갖는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 메모리 할당 회로는 데이타가 상기 메모리 내에 로드될 때 상기 메모리 내에 어드레스를 제공하는 입력 행 카운터 및 입력 열 카운터를 더 갖는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 메모리 할당 회로는 데이타가 상기 메모리로부터 다운로드될 때 상기 메모리 내에 행 어드레스를 제공하는 출력 행 카운터 및 출력 비트 선택기를 더 갖는 것을 특징으로 하는 디스플레이 시스템.
제6항에 있어서, 상기 프레임 버퍼가 로드되는지 또는 다운로드되는지의 여부에 따라서 상기 맵핑 메모리에 어드레스를 제공하는 스위치를 더 포함하는 것을 특징으로 하는 디스플레이 시스템.
공간 광 변조기에 이용되는 비디오 랜덤 억세스 메모리 프레임 버퍼를 동작시키는 방법에 있어서, 메모리의 행에 기초하여 디스플레이 데이타가 비트 프레임으로 비디오 랜덤 억세스 메모리 프레임 버퍼로부터 독출될 수 있도록 입력 디스플레이 데이타를 상기 비디오 랜덤 억세스 메모리 프레임 버퍼 내에 로딩하는 단계, 상기 디스플레이 데이타가 로드될 때 디스플레이 비트, 열 및 행에 대한 상기 입력 디스플레이 데이타로부터의 화소 데이타의 위치를 메모리 층, 행 및 열에 대한 상기 메모리의 위치로 입력 맵핑하는 단계, 각각의 메모리 행은 이것의 데이타가 다운로드된 후에 재사용을 위해 이용될 수 있도록, 이들이 상기 프레임 메모리에서 독출될 때 상기 메모리 행의 기록을 유지하는 단계, 메모리 행으로부터의 데이타가 다운로드된 후에 메모리 행이 이용가능하게 될 때 입력 디스플레이 데이타용의 상기 메모리 행을 재사용하는 단계, 및 상기 데이타의 비트 프레임이 다운로드될 때 행 및 열을 디스플레이하기 위해 메모리 층, 행 및 열의 위치를 출력 맵핑하는 단계를 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 로딩 단계는 상이한 메모리 행 내의 각각의 화소의 연속적인 비트를 로딩하고 상이한 메모리 비트 및 층 내의 각각으 행의 연속적인 디스플레이 열을 로딩하며 상이한 메모리 블럭 및 행 내의 연속적인 디스플레이 행을 로딩함으로써 실행되는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 입력 맵핑 단계는 각각의 새로운 입력 디스플레이 행 및 열마다 증가하는 입력 행 카운터 및 입력 열 카운터로부터 어드레스를 획득함으로써 실행되는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 출력 맵핑 단계는 각각의 새로운 비트 프레임마다 증가하는 출력 비트 선택기, 및 디스플레이될 각각의 새로운 행마다 증가하는 출력 행 카운터로부터 어드레스를 획득함으로써 실행되는 것을 특징으로 하는 방법.