IT201900006730A1 - Sistema di visualizzazione e relativo veicolo e procedimento - Google Patents

Sistema di visualizzazione e relativo veicolo e procedimento Download PDF

Info

Publication number
IT201900006730A1
IT201900006730A1 IT102019000006730A IT201900006730A IT201900006730A1 IT 201900006730 A1 IT201900006730 A1 IT 201900006730A1 IT 102019000006730 A IT102019000006730 A IT 102019000006730A IT 201900006730 A IT201900006730 A IT 201900006730A IT 201900006730 A1 IT201900006730 A1 IT 201900006730A1
Authority
IT
Italy
Prior art keywords
data
pixel data
frame
processing circuit
integrity
Prior art date
Application number
IT102019000006730A
Other languages
English (en)
Inventor
Alessandro Vittorio Galluzzi
Mustapha Ghanmi
Original Assignee
Stmicroelectronics Grand Ouest Sas
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics Grand Ouest Sas, St Microelectronics Srl filed Critical Stmicroelectronics Grand Ouest Sas
Priority to IT102019000006730A priority Critical patent/IT201900006730A1/it
Priority to US16/858,397 priority patent/US11250808B2/en
Priority to CN202010387206.XA priority patent/CN111918021B/zh
Publication of IT201900006730A1 publication Critical patent/IT201900006730A1/it

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Navigation (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Sistema di visualizzazione e relativo veicolo e procedimento”
TESTO DELLA DESCRIZIONE
Campo Tecnico
Le forme di attuazione della presente descrizione sono relative ai sistemi di visualizzazione.
Sfondo
La Figura 1 rappresenta un tipico sistema di visualizzazione 1. Generalmente, un sistema di visualizzazione comprende una sorgente video 100 che fornisce dati di immagine/video IMG (analogici o digitali) comprendenti una sequenza di immagini e un visualizzatore (“display”) grafico 108. Generalmente, può essere usata una qualsiasi sorgente di immagine/video 100 adatta, come:
- una telecamera, come una telecamera CMOS;
- una memoria non volatile avente memorizzati i dati di immagine IMG, come un disco rigido (“hard-disk”) o una memoria flash; o
- un’interfaccia di comunicazione configurata per ricevere i dati di immagine IMG da un altro dispositivo, come un server remoto.
Generalmente, la sorgente di immagine/video 100 può essere configurata per fornire i dati di immagine IMG in un formato adatto qualsiasi. Per esempio, i dati di immagine IMG possono consistere in immagini nella scala del grigio, ma possono essere usate anche immagini a colori. Per esempio, nel caso di immagini a colori, i dati di immagine IMG possono consistere in dati di pixel RGB. Tuttavia, tali immagini a colori possono anche essere fornite in altri formati. Per esempio, una telecamera 100 può fornire dati di immagine IMG secondo un pattern di Bayer, di CYGM (ciano, giallo, verde, magenta), di RGBE (rosso, verde, blu, smeraldo) o di CMYW (ciano, magenta, giallo e bianco). Inoltre, i dati di immagine IMG possono anche essere forniti in un formato compresso, includendo formati sia con perdita (“lossy”) sia senza perdita (“lossless”). Per esempio, i formati lossy possono comprendere dati compressi JPEG o MPEG (per es., MPEG-4 Parte 14 o MP4), mentre i formati lossless possono comprendere una sequenza di immagini GIF.
Similmente, può essere usato un qualsiasi visualizzatore video/grafico 108 adatto. Per esempio, in varie forme di attuazione, il visualizzatore grafico è un visualizzatore di pixel fisso avente una data risoluzione, come un visualizzatore a diodi a emissione luminosa o LED (Light Emitting Diode), un tubo a raggi catodici o CRT (Cathode Ray Tube) o un visualizzatore a cristalli liquidi o LCD (Liquid-Crystal Display).
Al fine di fornire i dati di immagine IMG al visualizzatore grafico 108, il sistema di visualizzazione 1 comprende di solito una memoria tampone (“buffer”) di frame 104. Per esempio, una tale memoria tampone di frame è implementata di solito con una memoria ad accesso casuale o RAM (Random Access Memory).
Specificamente, una tale memoria tampone di frame 104 è disposta di solito per memorizzare dati di pixel del frame corrente che deve essere visualizzato dal visualizzatore grafico 108. A questo riguardo, come menzionato in precedenza, il visualizzatore grafico 108 ha di solito una data risoluzione di visualizzazione, come 640x480 pixel, 1920x1080 pixel, ecc., e una rispettiva profondità di colore, come 8, 16 o 24 bit. Di conseguenza, la memoria tampone di frame 104 comprende una memoria che ha un dato numero di locazioni di memoria, in cui a ciascuna locazione di memoria è associato un dato pixel del visualizzatore grafico 108. Inoltre, ciascuna locazione di memoria comprende un certo numero di bit al fine di memorizzare il rispettivo colore del pixel. Per esempio, i pixel di un’immagine a colori possono essere specificati attraverso locazioni di memoria che hanno 24 bit (8 bit rispettivamente per il rosso, il verde e il blu).
Di conseguenza, nell’esempio considerato, un circuito di elaborazione 102 può ricevere i dati di immagine IMG dalla sorgente di immagine/video 100, può elaborare i dati di immagine IMG al fine di determinare i rispettivi dati di pixel PD del frame corrente da visualizzare sul visualizzatore grafico 108, e può memorizzare i dati di pixel PD nella memoria tampone di frame 104. Per esempio, una tale elaborazione può comprendere di ricostruire i dati di pixel PD da un pattern di Bayer, decodificare un video/immagine compressa, ecc. Generalmente, il circuito di elaborazione 102, come un microprocessore programmato attraverso istruzioni software e/o un circuito hardware digitale, per es. un processore di segnale digitale o DSP (Digital Signal Processor), può anche eseguire operazioni di elaborazione di immagini più complesse, per es. al fine di rilevare oggetti nei dati di immagine IMG/dati di pixel PD.
Un circuito di pilotaggio (“driver”) grafico 106 può così leggere rispettivi dati di pixel PD’ dalla memoria tampone di frame 104 e generare rispettivi segnali di pilotaggio DRV per il visualizzatore grafico 108. Per esempio, di solito il circuito di pilotaggio grafico 106 comprende uno o più convertitori digitale/analogici per convertire i dati di pixel PD’ digitali in segnali di pilotaggio DRV analogici per il visualizzatore grafico 108.
Di conseguenza, spesso la memoria tampone di frame 104 è implementata con una RAM comprendente un primo canale di accesso diretto in memoria o DMA (Direct Memory Access) per scambiare dati con il circuito di elaborazione 102 e un secondo canale DMA per scambiare dati con il circuito di pilotaggio grafico 106. In alternativa o in aggiunta, il sistema di visualizzazione 1 può anche comprendere due o più memorie tampone di frame 104, in cui il circuito di elaborazione 102 aggiorna i dati di pixel PD della prima o della seconda memoria tampone di frame 104, e il circuito di pilotaggio grafico 106 legge i dati di pixel PD’ dalla memoria tampone di frame 104, che non è aggiornata attualmente dal circuito di elaborazione 102, permettendo con ciò che il circuito di elaborazione 102 e il circuito di pilotaggio grafico 106 funzionino in modo abbastanza indipendente.
Tali sistemi di visualizzazione sono ben noti nella tecnica. Per esempio, si può fare riferimento ai documenti US 5,471,225 A, US 5,307,056 A o US 7,460,101 B2.
Gli inventori hanno osservato che il sistema di visualizzazione 1 rappresentato nella Figura 1 può anche essere usato per applicazioni critiche per la sicurezza. Per esempio, il sistema di visualizzazione 1 può essere usato per applicazioni automotive, come un sistema di telecamera posteriore. In questo caso, la sorgente video 100 può essere una telecamera montata nella parte posteriore di un veicolo, come una automobile. Per contro, il visualizzatore 108 può essere montato nel cruscotto del veicolo e può così visualizzare una vista posteriore del veicolo a un guidatore del veicolo. Per esempio, in questo caso, il circuito di elaborazione 102 può anche elaborare i dati di immagine IMG, per es. al fine di assistere il guidatore durante un’attività di parcheggio, rilevare ostacoli, ecc.
Tuttavia, a causa di un malfunzionamento del sistema di elaborazione 102, i dati di immagine/frame IMG possono non essere elaborati correttamente, per es. perché l’applicazione software o il circuito hardware configurato per elaborare i dati di immagine/frame IMG e/o memorizzare i dati di pixel PD elaborati nella memoria tampone di frame 104 può non funzionare correttamente, facendo sì eventualmente che i dati di pixel PD memorizzati nella memoria tampone di frame 104 non cambino, per cui il circuito di pilotaggio grafico 106 mostrerà sempre la stessa schermata/immagine sul visualizzatore grafico 108, cioè la visualizzazione del frame si blocca/è congelata.
In molte applicazioni, tali immagini congelate (che non riflettono correttamente i dati di immagine IMG originali) possono essere pericolose, per es. per il guidatore del veicolo o per le persone che passano presso la parte posteriore del veicolo.
Sintesi
In considerazione di quanto precede, uno scopo delle varie forme di attuazione della presente descrizione è di fornire soluzioni atte a rilevare un malfunzionamento del sistema di visualizzazione, in particolare del rispettivo sistema di elaborazione, e ad avvertire eventualmente un utente del sistema di visualizzazione.
Secondo una o più forme di attuazione, uno o più degli scopi precedenti sono raggiunti per mezzo di un sistema di visualizzazione avente le caratteristiche esposte specificamente nelle rivendicazioni che seguono. Le forme di attuazione concernono inoltre un relativo veicolo e procedimento.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico della descrizione qui fornita.
Come menzionato in precedenza, varie forme di attuazione della presente descrizione sono relative a un sistema di visualizzazione. Come descritto in precedenza, un tale sistema di visualizzazione comprende una sorgente video configurata per generare dati di immagine comprendenti una sequenza di immagini, un visualizzatore grafico avente una data risoluzione di pixel e una memoria tampone di frame configurata per memorizzare un frame di immagine da visualizzare sul visualizzatore grafico, il frame di immagine comprendendo dati di pixel per il visualizzatore grafico.
In varie forme di attuazione, un circuito di elaborazione è configurato per ricevere i dati di immagine dalla sorgente video e per generare un frame di immagine corrente generando i dati di pixel in funzione dei dati di immagine e memorizzando i dati di pixel nella memoria tampone di frame. In varie forme di attuazione, un dispositivo di pilotaggio video grafico è configurato per visualizzare il frame di immagine leggendo i dati di pixel dalla memoria tampone di frame e generando segnali di pilotaggio per il visualizzatore grafico in funzione dei dati di pixel letti.
In varie forme di attuazione il circuito di elaborazione è configurato per inserire dati di integrità nei dati di pixel del frame di immagine corrente, in cui la posizione dei dati di integrità nei dati di pixel cambia. Per esempio, il circuito di elaborazione può elaborare i dati di immagine ricevuti dalla sorgente video al fine di generare i dati di pixel del frame di immagine corrente, può memorizzare i dati di pixel del frame di immagine corrente in una memoria, e può copiare nella memoria tampone di frame i dati di pixel del frame di immagine corrente memorizzati nella memoria. Di conseguenza, il circuito di elaborazione può determinare una posizione corrente dei dati di integrità nei dati di pixel del frame di immagine corrente, e può memorizzare i dati di integrità nella locazione di memoria nella memoria associata alla posizione corrente prima che i dati di pixel del frame di immagine corrente siano copiati nella memoria tampone di frame, o può memorizzare i dati di integrità nella locazione di memoria nella memoria tampone di frame associata alla posizione corrente dopo che i dati di pixel del frame di immagine corrente sono stati copiati nella memoria tampone di frame.
Di conseguenza, il sistema di visualizzazione può comprendere un ulteriore circuito di elaborazione configurato per leggere i dati di pixel dalla memoria tampone di frame e verificare se la posizione dei dati di integrità nei dati di pixel cambia.
Per esempio, in varie forme di attuazione, il circuito di elaborazione è configurato per cambiare la posizione dei dati di integrità nei dati di pixel per ciascun frame o ciascun dato numero di frame. Di conseguenza, l’ulteriore circuito di elaborazione può verificare se la posizione dei dati di integrità nei dati di pixel cambia per ciascun frame o ciascun dato numero di frame, rispettivamente.
Per esempio, in varie forme di attuazione, il circuito di elaborazione può essere configurato per determinare, quando il frame di immagine corrente è il primo frame di immagine, la posizione dei dati di integrità nei dati di pixel del frame di immagine corrente in funzione di un valore iniziale fissato. Per contro, quando il frame di immagine corrente non è il primo frame di immagine, il circuito di elaborazione può determinare la posizione dei dati di integrità nei dati di pixel del frame di immagine corrente in funzione della posizione dei dati di integrità nei dati di pixel di un frame di immagine precedente. In aggiunta o in alternativa, i dati di integrità possono comprendere un campo di dati di posizione. In questo caso, il circuito di elaborazione può determinare la posizione dei dati di integrità nei dati di pixel di un frame di immagine successivo e può memorizzare nel campo di dati di posizione dati che identificano la posizione dei dati di integrità nei dati di pixel di un frame di immagine successivo.
In varie forme di attuazione, i dati di integrità possono comprendere un campo di dati di integrità. In questo caso, il circuito di elaborazione può memorizzare, per es., una sequenza di bit fissata nel campo di dati di integrità, che permette di verificare i dati di integrità.
Breve descrizione delle figure
Forme di attuazione della presente descrizione saranno ora descritte con riferimento ai disegni annessi, che sono forniti puramente a titolo di esempio non limitativo, e nei quali:
- la Figura 1 rappresenta un tipico sistema di visualizzazione;
- la Figura 2 rappresenta una forma di attuazione di un sistema di visualizzazione secondo la presente descrizione;
- la Figura 3 rappresenta due esempi di dati di pixel usati nel sistema di visualizzazione della Figura 2; e
- le Figure 4 e 5 rappresentano forme di attuazione del funzionamento del sistema di visualizzazione della Figura 2.
Descrizione Dettagliata
Nella descrizione che segue, sono illustrati numerosi dettagli specifici, allo scopo di fornire una comprensione approfondita delle forme di attuazione. Le forme di attuazione possono essere attuate senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture ben note non sono illustrate o descritte in dettaglio per evitare di rendere poco chiari certi aspetti delle forme di attuazione.
Un riferimento a “una forma di attuazione” in tutta questa descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Così, le frasi come “in una forma di attuazione” che compaiono in vari punti della presente descrizione non fanno necessariamente riferimento tutte alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito o il significato delle forme di attuazione.
Nelle Figure da 2 a 5 che seguono, le parti, gli elementi o i componenti che sono già stati descritti con riferimento alla Figura 1 sono indicati con gli stessi riferimenti usati precedentemente in tali Figure; la descrizione di tali elementi descritti precedentemente non sarà ripetuta in seguito al fine di non rendere troppo pesante la presente descrizione dettagliata.
Come menzionato in precedenza, varie forme di attuazione della presente descrizione forniscono soluzioni atte a rilevare un malfunzionamento del sistema di visualizzazione, in particolare del rispettivo sistema di elaborazione configurato per memorizzare dati in una memoria tampone di frame del sistema di visualizzazione.
La Figura 2 rappresenta una forma di attuazione di un sistema di visualizzazione 1a secondo la presente descrizione.
Specificamente, anche in questo caso, il sistema di visualizzazione 1a comprende:
- una sorgente video 100 configurata per generare dati di immagine IMG comprendenti una sequenza di immagini;
- una memoria tampone di frame 104; e
- un visualizzatore grafico 108.
Nella forma di attuazione considerata, un circuito di elaborazione 102 è configurato per generare dati di pixel PD in funzione dei dati di immagine IMG e memorizzare detti dati di pixel PD nella memoria tampone di frame 104, e un dispositivo di pilotaggio video grafico 106 è configurato per leggere i dati di pixel PD’ dalla memoria tampone di frame 104 e generare segnali di pilotaggio DRV per il visualizzatore grafico 108 in funzione dei dati di pixel PD’ letti.
Per una descrizione generale di un tale sistema di visualizzazione e la rispettiva struttura e operazioni dei circuiti 100, 102, 104, 106 e 108 si può così fare riferimento alla descrizione della Figura 1, che si applica nella sua interezza anche alla Figura 2.
Nella forma di attuazione considerata, il sistema di visualizzazione 1a comprende inoltre un ulteriore circuito di elaborazione 110 configurato per leggere dati di pixel PDa dalla memoria tampone di frame 104 e verificare i dati di pixel letti PDa.
Specificamente, in varie forme di attuazione, il circuito di elaborazione 110 digitale, come un microprocessore programmato attraverso istruzioni software e/o un circuito hardware digitale, per es. un DSP (Digital Signal Processor), è in aggiunta al circuito di elaborazione 102. Generalmente, le unità di elaborazione 102 e 110 possono usare lo stesso segnale di clock o possono usare preferibilmente segnali di clock differenti, per es. segnali di clock ottenuti attraverso due oscillatori.
In varie forme di attuazione, le unità di elaborazione 102 e 110 hanno architetture hardware differenti. Per esempio, in varie forme di attuazione, il circuito di elaborazione 102 può essere un processore Cortex M3, mentre il circuito di elaborazione 110 può essere un processore Cortex A7. Per esempio, una tale architettura asimmetrica (con due unità di elaborazione differenti) permette che il circuito di elaborazione 110 possa anche comprendere i componenti hardware usati per interfacciare la sorgente 110, mentre tali circuiti non sono richiesti per il circuito di elaborazione 110. Inoltre, mentre il circuito di elaborazione 102 può essere dedicato alla generazione dei dati di pixel PD, il circuito di elaborazione 110 potrebbe anche eseguire compiti (“task”) differenti. Per esempio, una tale architettura asimmetrica può essere implementata con un SoC (System on Chip) o un sistema embedded. Per esempio, una soluzione SoC possibile è fornita dalla presente Richiedente con il nome “Accordo 5”.
In alternativa, il circuito di elaborazione 110 e il circuito di elaborazione 102 possono essere implementati con due task o thread differenti eseguiti sullo stesso microprocessore, che comprende eventualmente anche dei core di elaborazione plurali.
Di conseguenza, in varie forme di attuazione il circuito di elaborazione 102 è configurato per:
- ricevere i dati di immagine/video IMG analogici o digitali dalla sorgente 110, per es. attraverso una porta di ingresso video o VIP (Video Input Port) associata al circuito di elaborazione 102,
- elaborare i dati di immagine/video IMG al fine di generare i dati di pixel PD, e
- memorizzare i dati di pixel nella memoria tampone di frame 104.
Specificamente, in varie forme di attuazione, il circuito di elaborazione 102 è configurato per aggiungere dati di integrità ai dati di pixel PD, prima che questi siano memorizzati nella memoria tampone di frame 104. Per esempio, come rappresentato schematicamente nella Figura 2, a questo scopo il circuito di elaborazione 102 può memorizzare i dati di immagine/video IMG elaborati in una RAM 112, che può essere interna o esterna rispetto al circuito di elaborazione 102, può aggiungere i dati di integrità ai dati di immagine/video IMG elaborati memorizzati nella RAM 112, e può copiare nella memoria tampone di frame 104 i dati di immagine/video IMG memorizzati nella RAM 112.
Di conseguenza, in varie forme di attuazione, il circuito di elaborazione 110 è configurato per leggere i dati di pixel PDa dalla memoria tampone di frame, estrarre i dati di integrità dai dati di pixel PDa e determinare se i dati di integrità indicano un malfunzionamento del circuito di elaborazione 102. Per esempio, nel caso in cui i dati di integrità indichino un malfunzionamento del circuito di elaborazione 102, il sistema di elaborazione 110 può generare un segnale di avvertimento/errore ERR.
Per esempio, in varie forme di attuazione, il circuito di elaborazione 102 è configurato per cambiare la posizione dei dati di integrità nei dati di pixel PD, per es. per ciascun frame o ciascun dato numero di frame. In questo caso, il circuito di elaborazione 110 può così verificare se la posizione dei dati di integrità nei dati di pixel cambia, per es. per ciascun frame o ciascun dato numero di frame.
Per esempio, in varie forme di attuazione, quando è rilevato un malfunzionamento, il sistema di elaborazione 110 può memorizzare differenti dati di pixel nella memoria tampone di frame 104, in cui questi dati di pixel possono corrispondere a un’immagine che mostra un messaggio di avvertimento. Così, quando il dispositivo di pilotaggio grafico 106 legge i dati di pixel PD’ dalla memoria tampone di frame 104, il visualizzatore grafico 108 mostrerà il messaggio di avvertimento.
Come descritto in precedenza, in varie forme di attuazione il circuito di elaborazione 102 aggiunge dati di integrità ai dati di pixel PD. Specificamente, in varie forme di attuazione, questi dati di integrità sono usati per determinare se i dati di pixel PD memorizzati nella memoria tampone di frame 104/i dati di pixel letti PD’/PDa dalla memoria tampone di frame 104 rimangono invariati.
Specificamente, in varie forme di attuazione, i dati di integrità non sono aggiunti in seguito come dati aggiuntivi ai dati di pixel PD, per es. sotto forma di una firma aggiuntiva, come una chiave di hash, ma i dati di integrità sono inseriti direttamente nei dati di pixel PD, cioè il circuito di elaborazione 102 è configurato per sostituire una porzione dei dati di pixel PD originali (per es., quelli memorizzati nella memoria 112) con i dati di integrità. Di conseguenza, in varie forme di attuazione, uno o più degli intervalli elementari (“slot”) di memoria della memoria 112 e di conseguenza della memoria tampone di frame 104 non conterranno i dati di pixel originali determinati dal circuito di elaborazione 102 in funzione dei dati di immagine IMG, ma i dati di integrità. Specificamente, in varie forme di attuazione, la posizione di questi uno o più slot di memoria non è fissata, ma cambia per ciascun frame o ciascun dato numero di frame, per es. cambia ogni volta che i dati di pixel PD sono aggiornati.
Per esempio, la Figura 4 rappresenta una forma di attuazione del funzionamento del circuito di elaborazione 102.
Dopo una fase di inizio 1000, il circuito di elaborazione 102 ottiene, in una fase 1002, i dati di immagine IMG per un nuovo frame dalla sorgente 100 e determina i dati di pixel PD per i dati di immagine IMG letti (che rappresentano il frame corrente). In varie forme di attuazione, il circuito di elaborazione 102 può memorizzare questi dati di pixel PD nella memoria 112.
In una fase 1004, il circuito di elaborazione 102 verifica quindi se il frame letto nella fase 1002 è il primo frame.
Nel caso in cui il frame sia il primo frame (uscita “Y” della fase 1004), il circuito di elaborazione 102 procede a una fase 1006, in cui il circuito di elaborazione 102 determina i dati di integrità per il primo frame/il frame corrente.
Per esempio, in varie forme di attuazione, i dati di integrità ID consistono in una sequenza di un dato numero di bit, comprendente:
- un campo di dati di integrità che ha un primo numero di bit, come 16 bit;
- un campo di dati di posizione opzionale che ha un secondo numero di bit, come 8 bit; e
- un campo di contatore opzionale che ha un terzo numero di bit, come 8 bit.
Generalmente, il circuito di elaborazione 102 può memorizzare una sequenza di bit fissata (per es., 0xABCD) o variabile nel campo di dati di integrità. Per esempio, una sequenza di bit fissata permette di semplificare la verifica del campo di dati di integrità. Per contro, un campo di dati variabile può essere calcolato in funzione dei dati degli altri dati di integrità ID e/o dei dati di pixel PD. Per esempio, i dati di integrità ID possono corrispondere a una somma di controllo (“checksum”).
Come menzionato in precedenza, i dati di integrità ID sono memorizzati direttamente nei dati di pixel PD, in cui la posizione dei dati di integrità ID nei dati di pixel PD è variabile.
Per esempio, questo è rappresentato schematicamente nelle Figure 3A e 3B, in cui la Figura 3A rappresenta i dati di pixel PD1 di un frame/immagine e la Figura 3B rappresenta i dati di pixel PD2 del frame/immagine immediatamente successiva. Specificamente, i dati di integrità ID sono memorizzati in una prima posizione POS1 nei dati di pixel PD1 e in una seconda posizione POS2 nei dati di pixel PD2 (con POS2 che è differente da POS1).
Di conseguenza, conoscendo la posizione POS1, il circuito di elaborazione 102 dovrebbe calcolare la posizione POS2 per il frame successivo. Generalmente, a questo scopo può essere usata una qualsiasi funzione matematica adatta. Per esempio, in varie forme di attuazione, la prossima posizione POS2 è calcolata sommando un dato spostamento (“shift”) SH alla posizione precedente POS2 = POS1 SH. Generalmente, lo spostamento SH può essere fisso o variabile, per es. lo spostamento può essere un numero casuale.
Di conseguenza, il campo di dati di posizione opzionale può essere usato per memorizzare la posizione dei dati di integrità nel frame successivo, per es. POS2 per i dati di integrità ID per i dati di pixel PD1. Generalmente, il campo di dati di posizione è opzionale, perché la posizione dei dati di integrità nel frame successivo potrebbe anche essere calcolata dai dati di posizione precedenti quando è usata una data funzione matematica fissa per il calcolo della prossima posizione, per es. quando lo spostamento SH è costante o è variato secondo una funzione matematica nota.
Per esempio, in varie forme di attuazione, la posizione dei dati di integrità per il frame successivo è calcolata come segue:
POS2 = OFFSET MULT * PDF
dove OFFSET corrisponde a uno scostamento (“offset”) costante, come 1600, MULT corrisponde a un coefficiente costante, come 479, e PDF corrisponde a un numero casuale (per es., in un intervallo tra 0 e 255) che è anche memorizzato nel campo di dati di posizione dei dati di integrità ID. Per esempio, in questo caso, la posizione POS1 dei dati di integrità IF per il primo frame può corrispondere al valore OFFSET.
Di conseguenza, in varie forme di attuazione, il circuito di elaborazione 102 è configurato per effettuare le seguenti operazioni nella fase 100:
- ottenere una posizione iniziale POS1 per il primo frame,
- calcolare la posizione POS2 per il frame successivo, e
- inserire la posizione POS2 (o dati che sono indicativi di questa posizione, come il valore PDF) nel campo di dati di posizione.
Infine, il campo di contatore opzionale può essere usato per memorizzare un valore di conteggio che è incrementato per ciascun frame/immagine. Per esempio, un contatore a 8 bit può implementare sostanzialmente un’operazione modulo 256 del numero di frame.
Di conseguenza, una volta che il circuito di elaborazione 102 ha determinato i dati di integrità ID per il primo frame, il circuito di elaborazione 102 può memorizzare i dati di integrità ID nei dati di pixel PD nella posizione POS1. Per esempio, il circuito di elaborazione 102 può memorizzare a questo scopo i dati di integrità ID in una o più locazioni di memoria nella memoria 112, che sono associate alla posizione POS1.
In una fase 1010 seguente, il circuito di elaborazione 102 può così memorizzare i dati di pixel PD (come modificati nella fase 1006) nella memoria tampone di frame 104. Per esempio, il circuito di elaborazione 102 può copiare il contenuto della memoria 112 nella memoria tampone di frame 104.
Alla fine della fase 1010, il circuito di elaborazione 102 può quindi ritornare alla fase 1002 per elaborare l’immagine successiva.
Di conseguenza, quando arriva di nuovo nella fase 1004, e nel caso in cui il frame non sia il primo frame (uscita “N” della fase 1004), il circuito di elaborazione 102 può procedere a una fase 1008, in cui il circuito di elaborazione 102 determina i dati di integrità per il frame corrente.
Specificamente, le operazioni nella fase 1008 corrispondono alle operazioni effettuate nella fase 1006, eccetto per il fatto che la posizione POS1 non corrisponde a un valore iniziale fissato, ma la posizione POS1 corrisponde alla posizione POS2 del frame/iterazione precedente, cioè la posizione POS1(t) in un istante t corrisponde alla posizione POS2(t-1) all’istante precedente (t-1). Di conseguenza, in linea con la descrizione della fase 1006, il circuito di elaborazione 102 può calcolare la posizione POS2(t) per l’istante t, per es., in funzione della posizione POS1(t).
Di conseguenza, una volta che il circuito di elaborazione 102 ha determinato i dati di integrità ID per il frame corrente, il circuito di elaborazione 102 può memorizzare i dati di integrità ID nei dati di pixel PD nella posizione POS1(t). Per esempio, il circuito di elaborazione 102 può memorizzare a questo scopo i dati di integrità ID in una o più locazioni di memoria nella memoria 112, che sono associate alla posizione POS1.
Il circuito di elaborazione 102 può quindi procedere alla fase 1010, in cui il circuito di elaborazione 102 memorizza i dati di pixel PD (come modificati nella fase 1008) nella memoria tampone di frame 104. Per esempio, il circuito di elaborazione 102 può copiare di nuovo il contenuto della memoria 112 nella memoria tampone di frame 104.
La Figura 5 rappresenta una forma di attuazione del funzionamento del circuito di elaborazione 110.
Nella forma di attuazione considerata, dopo una fase di inizio 1200, il circuito di elaborazione 110 procede a una fase 1202, in cui il circuito di elaborazione 110 attende che nuovi dati di pixel PD siano stati memorizzati nella memoria tampone di frame 104. Per esempio, a questo scopo il circuito di elaborazione 102 o la memoria tampone di frame 104 può generare una interruzione (“interrupt”) per il circuito di elaborazione 110, per es.:
- quando il circuito di elaborazione 102 ha scritto tutti i dati di pixel PD nella memoria tampone di frame 104, o
- quando è scritta una data (ultima) locazione di memoria della memoria tampone di frame 104.
Una volta che sono stati scritti nuovi dati di pixel (indicativi di una nuova immagine/frame) nella memoria tampone di frame 104, il circuito di elaborazione 110 procede a una fase 1204. Nella fase 1204, il circuito di elaborazione 110 verifica se i nuovi dati di pixel PD corrispondono a un primo frame.
Nel caso in cui il frame sia il primo frame (uscita “Y” della fase 1204), il circuito di elaborazione 110 procede a una fase 1206, in cui il circuito di elaborazione 102 determina la posizione dei dati di integrità per il primo frame/il frame corrente. Come menzionato in precedenza, i dati di posizione per il primo frame possono essere fissati (possono corrispondere ai dati di posizione del primo frame usati dal circuito di elaborazione 102).
In seguito, il circuito di elaborazione 110 procede a una fase 1210, in cui il circuito di elaborazione 110 legge i dati nella posizione (determinati nella fase 1204) dalla memoria tampone di frame 104, che dovrebbero comprendere i dati di integrità ID.
Una volta che ha letto la sequenza di bit associata ai dati di integrità, il circuito di elaborazione 110 procede a una fase di verifica 1214, in cui l’elaborazione verifica il contenuto dell’insieme dei bit associati al campo di dati di integrità. Per esempio, quando è usata una sequenza di bit fissata, il circuito di elaborazione 110 può confrontare il contenuto della sequenza di bit letta dalla memoria tampone di frame 104 con questa sequenza di bit fissata.
Nel caso in cui il campo di dati di integrità contenga dati invalidi (uscita “N” della fase di verifica 1214), il circuito di elaborazione procede a una fase di errore 1216, in cui il circuito di elaborazione 110 mostra il messaggio di errore/avvertimento descritto in precedenza, e la procedura termina in una fase 1220.
Nel caso in cui il campo di dati di integrità contenga dati validi (uscita “Y” della fase di verifica 1214), il circuito di elaborazione procede a una fase di verifica opzionale 1218, in cui il circuito di elaborazione 110 verifica anche il contenuto del campo di contatore. Per esempio, il circuito di elaborazione 110 può verificare se il campo di contatore è stato incrementato di uno rispetto all’iterazione precedente, cioè rispetto al campo di contatore precedente dei dati di integrità letti dalla memoria tampone di frame 104.
Nel caso in cui il campo di contatore contenga dati invalidi (uscita “N” della fase di verifica 1218), il circuito di elaborazione può procedere di nuovo alla fase di errore 1212.
Per contro, nel caso in cui il campo di contatore contenga dati validi (uscita “Y” della fase di verifica 1218), il circuito di elaborazione procede alla fase 1220, in cui il circuito di elaborazione 110 determina la posizione dei dati di integrità ID del frame successivo. Specificamente, la posizione dei dati di integrità ID del frame successivo può essere determinata in funzione della posizione dei dati di integrità ID del frame corrente e/o può anche essere memorizzata nel campo di dati di posizione opzionale. Così, in varie forme di attuazione, il circuito di elaborazione può determinare la posizione dei dati di integrità ID del frame successivo leggendo il contenuto del campo di dati di posizione.
Alla fine della fase 1212, il circuito di elaborazione 110 può quindi ritornare alla fase 1202 per elaborare il frame successivo.
Di conseguenza, quando arriva di nuovo nella fase 1204, e nel caso in cui il frame non sia il primo frame (uscita “N” della fase 1204), il circuito di elaborazione 110 può procedere a una fase 1208, in cui il circuito di elaborazione 110 determina i dati di integrità per il frame corrente. Come menzionato in precedenza, i dati di posizione per i frame seguenti sono già determinati nella fase 1212. Di conseguenza, il circuito di elaborazione 110 può determinare i dati di posizione della fase 1212 e può procedere alla fase 1210, in cui il circuito di elaborazione 110 legge i dati nella posizione (determinati nella fase 1208) dalla memoria tampone di frame 104, che dovrebbero comprendere i dati di integrità ID.
Di conseguenza, verificando i dati di integrità ID, il circuito di elaborazione 110 può verificare se i dati di pixel PD cambiano, indipendentemente dal fatto che cambino i dati di immagine IMG effettivi. In effetti, la soluzione proposta verifica sostanzialmente se la posizione dei dati di integrità ID (e il contenuto dei dati di integrità ID) nei dati di pixel PD cambia correttamente durante una sequenza di frame memorizzata nella memoria tampone di frame 104.
Specificamente, in varie forme di attuazione, il sistema di visualizzazione 1a comprende sostanzialmente tre circuiti che funzionano in parallelo:
- il primo circuito 102 è configurato per acquisire i dati di immagine/video IMG dalla telecamera 100 e memorizzare i dati di pixel PD elaborati (comprendendo i dati di integrità ID) nella memoria tampone di frame 104;
- il secondo circuito 106 è configurato per leggere i dati di pixel PD’ dalla memoria tampone di frame 106 e generare il segnale di pilotaggio DRV per il visualizzatore grafico 108; e
- il terzo circuito 110 è configurato per leggere i dati di pixel PDa dalla memoria tampone di frame 106 e verificare i dati di integrità ID.
Per esempio, come descritto in precedenza, il circuito di elaborazione 102 può usare un hardware di VIP (Video Input Port) per ottenere i dati di immagine dalla sorgente 100. Per esempio, in varie forme di attuazione può essere usata una VIP parallela a 8 bit. Per esempio, una tale VIP di solito memorizza già i dati di immagine IMG in una memoria (che rappresenta così la memoria 112 della Figura 2) che è all’interno dell’unità di elaborazione 102. In seguito, un acceleratore grafico intelligente o SGA (Smart Graphic Accelerator) del circuito di elaborazione 102 può essere configurato per copiare ciascuna linea dalla memoria 112 della VIP in una RAM (che rappresenta così la memoria tampone di frame 104 della Figura 2), che può essere all’esterno del circuito di elaborazione 102, come una memoria ad accesso casuale dinamica sincrona a doppio rate di dati o DDR SDRAM (Double Data Rate Synchronous Dynamic Random-Access Memory). Di conseguenza, in questo caso, il circuito di elaborazione 102 può memorizzare i dati di integrità ID nei dati di pixel PD nella memoria 104 modificando i dati di pixel PD nella RAM 112 interna prima che l’SGA copi i dati nella memoria 104 o modificando i dati di pixel PD nella memoria 104 una volta che l’SGA ha copiato i dati nella memoria 104. Di conseguenza, la memoria 104 può anche essere interfacciata con il circuito di elaborazione 110 e il dispositivo di pilotaggio 106. Generalmente, il circuito di elaborazione 102, il circuito di elaborazione 110 e il dispositivo di pilotaggio 106 possono essere interfacciati con la memoria 104 attraverso un singolo canale di DMA, per es. usando un sistema di bus condiviso, o usando canali di DMA plurali.
Come descritto in precedenza, il presente sistema di visualizzazione 1a può essere adatto in particolare per un sistema di telecamera posteriore di un veicolo. Per esempio, in questo caso, il sistema di visualizzazione 1a può essere avviato (per es., possono essere avviate le fasi 1000 e 1200) quando è inserita la retromarcia del veicolo. Per esempio, a questo scopo, il sistema di visualizzazione 1a può ricevere un segnale di avvio, per es. indicativo dell’inserimento della retromarcia, e il sistema di visualizzazione 1a può essere configurato per avviare l’acquisizione dei dati di immagine/video IMG (fase 1002) e l’elaborazione parallela dei dati di pixel nella memoria tampone di frame 104 in risposta a questo segnale di avvio.
Generalmente, il sistema di visualizzazione 1a può così fare anche parte di un sistema più complesso, come il sistema di infotainment di un veicolo, che gestisce per es. anche altre funzioni, come una radio, un navigatore, ecc.
Naturalmente, fermi restando i principi di fondo dell’invenzione, i dettagli di costruzione e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto e illustrato qui, puramente a titolo di esempio, senza uscire con ciò dall’ambito della presente invenzione, come definito dalle rivendicazioni che seguono.

Claims (12)

  1. RIVENDICAZIONI 1. Sistema di visualizzazione (1a) comprendente: - una sorgente video (100) configurata per generare dati di immagine (IMG) comprendenti una sequenza di immagini; - un visualizzatore grafico (108) avente una data risoluzione di pixel; - una memoria tampone di frame (104) configurata per memorizzare un frame di immagine da visualizzare su detto visualizzatore grafico (108), detto frame di immagine comprendendo dati di pixel (PD) per detto visualizzatore grafico (108); - un circuito di elaborazione (102) configurato per ricevere detti dati di immagine (IMG) da detta sorgente video (100) e per generare un frame di immagine corrente generando detti dati di pixel (PD) in funzione di detti dati di immagine (IMG) e memorizzando detti dati di pixel (PD) in detta memoria tampone di frame (104), e - un dispositivo di pilotaggio video grafico (106) configurato per visualizzare detto frame di immagine leggendo detti dati di pixel (PD’) da detta memoria tampone di frame (104) e generando segnali di pilotaggio (DRV) per detto visualizzatore grafico (108) in funzione di detti dati di pixel letti (PD’); in cui detto circuito di elaborazione (102) è configurato per inserire dati di integrità (ID) nei dati di pixel (PD) di detto frame di immagine corrente, in cui la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) cambia, e in cui detto sistema di visualizzazione (1a) comprende un ulteriore circuito di elaborazione (110) configurato per leggere detti dati di pixel (PDa) da detta memoria tampone di frame (104) e verificare se la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) cambia.
  2. 2. Sistema di visualizzazione (1a) secondo la Rivendicazione 1, in cui detto circuito di elaborazione (102) è configurato per cambiare la posizione dei dati di integrità (ID) nei dati di pixel (PD) per ciascun frame o ciascun dato numero di frame, e in cui detto ulteriore circuito di elaborazione (110) è configurato per verificare se la posizione di detti dati di integrità (ID) in detti dati di pixel (PDa) cambia per ciascun frame o ciascun dato numero di frame, rispettivamente.
  3. 3. Sistema di visualizzazione (1a) secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detto ulteriore circuito di elaborazione (110) è configurato per generare un segnale di errore (ERR), quando la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) non cambia.
  4. 4. Sistema di visualizzazione (1a) secondo la Rivendicazione 3, in cui detto ulteriore circuito di elaborazione (110) è configurato per generare un frame di immagine di avvertimento, quando la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) non cambia, memorizzando dati di pixel ulteriori in detta memoria tampone di frame (104), detti dati di pixel ulteriori corrispondendo a un’immagine che mostra un messaggio di avvertimento.
  5. 5. Sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto circuito di elaborazione (102) è configurato per: - quando il frame di immagine corrente è il primo frame di immagine, determinare (1006) la posizione di detti dati di integrità (ID) nei dati di pixel (PD) di detto frame di immagine corrente in funzione di un valore iniziale fissato; e - quando il frame di immagine corrente non è il primo frame di immagine, determinare (1008) la posizione di detti dati di integrità (ID) nei dati di pixel (PD) di detto frame di immagine corrente in funzione della posizione di detti dati di integrità (ID) nei dati di pixel (PD) di un frame di immagine precedente.
  6. 6. Sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detti dati di integrità (ID) comprendono un campo di dati di posizione, e in cui detto circuito di elaborazione (102) è configurato per determinare (1006, 1008) la posizione di detti dati di integrità (ID) nei dati di pixel (PD) di un frame di immagine successivo, e memorizzando dati che identificano la posizione di detti dati di integrità (ID) nei dati di pixel (PD) di un frame di immagine successivo in detto campo di dati di posizione.
  7. 7. Sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detti dati di integrità (ID) comprendono un campo di dati di integrità, e in cui detto circuito di elaborazione (102) è configurato per memorizzare una sequenza di bit fissata in detto campo di dati di integrità.
  8. 8. Sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detti dati di integrità (ID) comprendono un campo di contatore, e in cui detto circuito di elaborazione (102) è configurato per incrementare un valore di conteggio per ciascun frame o ciascun dato numero di frame, e memorizzare detto valore di conteggio in detto campo di contatore.
  9. 9. Sistema di visualizzazione (1a) secondo la Rivendicazione 6 e/o la Rivendicazione 7 e/o la Rivendicazione 8, in cui detto ulteriore circuito di elaborazione (110) è configurato per verificare rispettivamente il contenuto di detto campo di dati di posizione e/o detto campo di dati di integrità e/o detto campo di contatore.
  10. 10. Sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto circuito di elaborazione (102) è configurato per: - elaborare detti dati di immagine (IMG) ricevuti da detta sorgente video (100) al fine di generare i dati di pixel (PD) di detto frame di immagine corrente; - memorizzare i dati di pixel (PD) di detto frame di immagine corrente in una memoria (112), - copiare in detta memoria tampone di frame (104) i dati di pixel (PD) di detto frame di immagine corrente memorizzati in detta memoria (112), - determinare una posizione corrente di detti dati di integrità (ID) nei dati di pixel (PD) di detto frame di immagine corrente, e: - memorizzare detti dati di integrità (ID) nella locazione di memoria in detta memoria (112) associata a detta posizione corrente prima che i dati di pixel (PD) di detto frame di immagine corrente siano copiati in detta memoria tampone di frame (104), o - memorizzare detti dati di integrità (ID) nella locazione di memoria in detta memoria tampone di frame (104) associata a detta posizione corrente dopo che i dati di pixel (PD) di detto frame di immagine corrente sono stati copiati in detta memoria tampone di frame (104).
  11. 11. Veicolo comprendente un sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti, in cui detta sorgente video (100) è una telecamera che è montata nella parte posteriore di detto veicolo e detto visualizzatore grafico (108) è montato in un cruscotto di detto veicolo.
  12. 12. Procedimento di funzionamento di un sistema di visualizzazione (1a) secondo una qualsiasi delle rivendicazioni precedenti da 1 a 10, comprendente: - fornire attraverso detta sorgente video (100) dati di immagine (IMG) comprendenti una sequenza di immagini a detto circuito di elaborazione (102), - generare un frame di immagine corrente attraverso detto circuito di elaborazione (102) in funzione di detti dati di immagine (IMG), detto frame di immagine comprendendo dati di pixel (PD) per detto visualizzatore grafico (108); - memorizzare detti dati di pixel (PD) in detta memoria tampone di frame (104), in cui dati di integrità (ID) sono inseriti in detti dati di pixel (PD) memorizzati in detta memoria tampone di frame (104), e in cui la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) cambia, - visualizzare detto frame di immagine attraverso detto dispositivo di pilotaggio video grafico (106) leggendo detti dati di pixel (PD’) da detta memoria tampone di frame (104), e - verificare attraverso detto ulteriore circuito di elaborazione (110) se la posizione di detti dati di integrità (ID) in detti dati di pixel (PD) cambia.
IT102019000006730A 2019-05-10 2019-05-10 Sistema di visualizzazione e relativo veicolo e procedimento IT201900006730A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102019000006730A IT201900006730A1 (it) 2019-05-10 2019-05-10 Sistema di visualizzazione e relativo veicolo e procedimento
US16/858,397 US11250808B2 (en) 2019-05-10 2020-04-24 Display system and related vehicle and method
CN202010387206.XA CN111918021B (zh) 2019-05-10 2020-05-09 显示系统以及相关的车辆和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000006730A IT201900006730A1 (it) 2019-05-10 2019-05-10 Sistema di visualizzazione e relativo veicolo e procedimento

Publications (1)

Publication Number Publication Date
IT201900006730A1 true IT201900006730A1 (it) 2020-11-10

Family

ID=67513676

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000006730A IT201900006730A1 (it) 2019-05-10 2019-05-10 Sistema di visualizzazione e relativo veicolo e procedimento

Country Status (3)

Country Link
US (1) US11250808B2 (it)
CN (1) CN111918021B (it)
IT (1) IT201900006730A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11741219B2 (en) * 2020-09-08 2023-08-29 Truepic Inc. Protocol and system for tee-based authenticating and editing of mobile-device captured visual and audio media

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307056A (en) 1991-09-06 1994-04-26 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator
US5471225A (en) 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US7460101B2 (en) 2002-11-07 2008-12-02 Duke University Frame buffer pixel circuit for liquid crystal display
WO2017053029A1 (en) * 2015-09-24 2017-03-30 Qualcomm Incorporated Testing of display subsystems
EP3182399A1 (en) * 2015-12-18 2017-06-21 Stephen Viggers Methods and systems for monitoring the integrity of a gpu

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1908021B1 (en) * 2005-07-18 2018-07-11 Innovative Solutions and Support, Inc. Aircraft flat panel display system
US7589735B2 (en) 2005-08-24 2009-09-15 Innovative Solutions & Support (Iss) Aircraft flat panel display system with graphical image integrity
US9189195B2 (en) * 2006-10-16 2015-11-17 Sandel Avionics, Inc. Integrity monitoring
CN101729840A (zh) 2009-12-17 2010-06-09 于培宁 一种利用视频图像特征序列的存储处理方法
EP2596489A4 (en) 2010-07-20 2014-03-05 Freescale Semiconductor Inc DISPLAY CONTROL UNIT, PICTURE DISPLAY SYSTEM AND METHOD FOR OUTPUT OF IMAGE DATA
CN102946531A (zh) 2012-08-24 2013-02-27 南京大学 一种结合gop帧结构的视频水印方法与系统
US9836808B2 (en) 2015-06-23 2017-12-05 Nxp Usa, Inc. Apparatus and method for verifying image data comprising mapped texture image data
US10134139B2 (en) * 2016-12-13 2018-11-20 Qualcomm Incorporated Data content integrity in display subsystem for safety critical use cases
US10516812B2 (en) 2018-04-02 2019-12-24 Intel Corporation Devices and methods for selective display frame fetch
CN109379642B (zh) 2018-12-14 2020-12-08 连尚（新昌）网络科技有限公司 一种用于添加和检测视频水印的方法与设备、计算机可读介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307056A (en) 1991-09-06 1994-04-26 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator
US5471225A (en) 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US7460101B2 (en) 2002-11-07 2008-12-02 Duke University Frame buffer pixel circuit for liquid crystal display
WO2017053029A1 (en) * 2015-09-24 2017-03-30 Qualcomm Incorporated Testing of display subsystems
EP3182399A1 (en) * 2015-12-18 2017-06-21 Stephen Viggers Methods and systems for monitoring the integrity of a gpu

Also Published As

Publication number Publication date
CN111918021A (zh) 2020-11-10
CN111918021B (zh) 2022-09-02
US11250808B2 (en) 2022-02-15
US20200357356A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
EP3358561B1 (en) Method and apparatus for a sink device to receive and process sub-sampled pixel data
CN109697739B (zh) 手写阅读设备的反色显示方法及手写阅读设备
CN104485069B (zh) 一种led显示屏对比度的调节方法及系统
US20070146556A1 (en) Image display system, image display method, information processing apparatus, image display device, control program, and recording medium
WO2023131105A1 (zh) 显示控制方法及装置、显示设备、计算机可读介质
CN104601935A (zh) 一种画面拼接方法及装置
IT201900006730A1 (it) Sistema di visualizzazione e relativo veicolo e procedimento
KR101508409B1 (ko) Ｍｒｌｃ를 이용한 오버레이 구현 장치 및 방법
CN118103809A (zh) 页面显示方法、电子设备及计算机可读存储介质
JP2006311003A (ja) 車両用画像生成装置および方法
CN110378185A (zh) 一种应用于自动驾驶车辆的图像处理方法、装置
CN107404630A (zh) 用于车辆后视摄像机系统的冗余视频路径
US8861876B2 (en) Pixel data compression device
CN108765258B (zh) 车载图像处理方法和装置、电子设备、介质、程序产品
JP2024513771A (ja) 自動車の表示装置上にａｓｉｌ関連データを安全に表示するための方法及び装置
CN115391603A (zh) 传感器数据的高效获取
FI110045B (fi) Menetelmä ja laite harmaasävykuvan muuntamiseksi valeharmaakuvaksi
EP3096510A1 (en) Method and device for processing color image data representing colors of a color gamut
CN111193901B (zh) 一种图像的传输方法、成像设备、系统及车辆
US20060170708A1 (en) Circuits for processing encoded image data using reduced external memory access and methods of operating the same
US8208036B2 (en) Processing for captured images
JP5088692B2 (ja) 車両用計器
WO2024156222A1 (zh) 显示方法及电子设备
JP6355345B2 (ja) 画像処理装置、画像処理方法、表示装置、表示方法、及び、プログラム
CN114125344B (zh) 视频处理装置及方法、监视器设备、计算机设备、介质