KR100266060B1 - 실리카계피막의 형성방법 - Google Patents

실리카계피막의 형성방법 Download PDF

Info

Publication number
KR100266060B1
KR100266060B1 KR1019980016248A KR19980016248A KR100266060B1 KR 100266060 B1 KR100266060 B1 KR 100266060B1 KR 1019980016248 A KR1019980016248 A KR 1019980016248A KR 19980016248 A KR19980016248 A KR 19980016248A KR 100266060 B1 KR100266060 B1 KR 100266060B1
Authority
KR
South Korea
Prior art keywords
coating film
coating
silica
forming
film
Prior art date
Application number
KR1019980016248A
Other languages
English (en)
Other versions
KR19980086809A (ko
Inventor
요시노리 사카모토
요시오 하기와라
Original Assignee
나카네 히사시
토쿄오오카코교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나카네 히사시, 토쿄오오카코교 가부시기가이샤 filed Critical 나카네 히사시
Publication of KR19980086809A publication Critical patent/KR19980086809A/ko
Application granted granted Critical
Publication of KR100266060B1 publication Critical patent/KR100266060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

반도체소자나 액정표시패널의 제조에 있어서의 비교적 두꺼운 두께의 본 발명의 실리카계피막의 형성방법은, 기판표면에 트리알콕시실란화합물의 부분 가수분해-축합생성물을 함유하는 도포액을 도포한 후 건조하는 공정을 소망의 전체두께의 도포막이 얻어질 때까지 반복하고 나서 350∼500℃에서 최종소성처리를 행하는 공정으로 이루어진다. 본 발명에 의하면, 도포 및 건조의 수순사이에 도포막의 자외선조사처리를 행하고, 다음의 도포 및 건조수순을 행하므로, 이러한 도포와 건조의 수순을 반복함으로써 형성된 도포층간의 밀착성을 개선할 수 있고, 또한 피막에 있어서 핀홀이 발생하지 않는 이점도 얻을 수 있다.

Description

실리카계피막의 형성방법
본 발명은 실리카계피막을 기판상에 형성하는 방법에 관한 것으로, 특히, 반도체소자나 액정표시패널 등의 제조에 필수불가결한 평탄화막, 층간절연막, 보호막, 배향막, 다층레지스트법의 중간막 등에 이용되는 비교적 두께가 두꺼운 실리카계피막을, 도포층간의 밀착성이 양호하고 또 핀홀 등의 결함이 없이, 기판의 표면에 도포조작을 반복함으로써 효율좋게 형성하는 방법에 관한 것이다.
종래, 각종 기판재료의 표면상에 반도체소자나 액정표시패널 등의 제조에 필수불가결한 평탄화막, 층간절연막, 보호막, 배향막, 다층레지스트법의 중간막으로서 실리카계피막을 형성하고 있었다.
이와 같은 실리카계피막을 형성하는 방법에는, 기상성장법이나 도포조성액을 이용한 도포법이 있다. 전자의 기상성장법은, 반드시 매우 값비싼 특수한 장치를 이용해서 기판표면에 실리카를 기상으로부터 퇴적시켜 그 퇴적된 실리카층을 성장시키는 방법으로, 이것은, 매우 값비싼 장치를 필요로 하는 외에, 대량생산되는 반도체소자나 액정표시패널에 있어서는 생산성이 낮아 효율적이지 않다고 하는 결점을 지니고 있다.
한편, 후자의 도포법은, 알콕시실란화합물의 부분가수분해-축합생성물용액으로 기판표면을 도포한 후, 해당 도포층을 건조·소성하여 피막의 형태로 실리카를 본래의 위치에 형성시키는 것이다. 이 방법은 값비싼 장치를 사용하지 않고도 효율성이 매우 높기 때문에 전자산업에서 널리 이용되고 있다.
이러한 실리카계피막을 형성하기 위한 도포법에 사용되는 도포액으로서는, 예를 들면, 일본국 특개소 63-241076호 공보에 개시되어 있는 바에 의하면, 테트라알콕시실란 혹은 저급알킬기를 지닌 알킬알콕시실란을 알콜용매 등의 유기용제에 용해하고, 이 용액중의 실란화합물의 알콕시기를 가수분해하여 촉매의 존재하에 그의 부분가수분해-축합생성물을 형성하여 제조하고 있다. 이런 유형의 도포액은, 패턴의 정세도가 서브미크론(약 0.8㎛) 또는 하프미크론(약 0.5㎛)정도인 4∼16메가 DRAM의 반도체소자의 제조용의 미세패터닝가공에 있어서 유용하여 실용상 충분히 만족할 만한 결과를 부여하고 있었다.
한편, 현재의 전자산업에서는, 64메가 DRAM 및 1기가 DRAM보다도 집적도가 훨씬 높은 반도체소자의 양산이 요구되고, 그에 따라 반도체소자의 제조시의 포토리소그래피패터닝의 정세도는 0.35㎛이하의 패턴해상도를 초월하는 미세한 것이 요구되고 있다.
그런데, 이러한 초미세화패턴해상도를 지향하는 경향을 따르는 견지로부터, 상기 알콕시실란화합물의 부분가수분해-축합생성물을 함유하는 도포액으로부터 형성된 실리카계피막에서는, 상층막과의 밀착성이 불량해져, 금속회로배선층의 부식에 의해 회로끼리의 단락을 일으켜서, 반도체소자의 신뢰성을 저하시키고, 또한, 이러한 도포층은 0.35㎛이하의 초미세패턴사이의 공간을 완전히 메울 수 없어, 소위 "기포(blowhole)"가 발생하는 바와 같은 문제를 일으킨다.
본 발명자들은 이러한 문제점을 해소하기 위하여 예의 연구를 행하여, 저농도의 실란용액중에 알콕시실란의 가수분해반응을 광범위하게 행함으로써 초미세포토리소그래피패터닝가공에 있어서의 실리카계피막형성용의 도포액을 제조하는 방법을 이미 제안하였으나, 이 도포액은 1회 도포조작에 의해 얻어지는 실리카계피막의 두께가 거의 100㎚를 초과할 수 없어, 보다 두꺼운 두께의 실리카계피막을 얻고자 할 경우에는 도포액에 의한 도포조작 및 그 후의 건조공정을 수회 반복하지 않으면 안된다고 하는 결점이 있다. 이와 같은 도포조작의 반복은, 도포조작의 낮은 생산성은 말할 것도 없고, 도포층간의 밀착성이 항상 충분히 양호한 것은 아니며, 또한 하부의 도포층의 표면의 반발성의 결과로서 핀홀이 발생한다고 하는 다른 결점도 있다.
따라서, 본 발명은, 상기한 바와 같은 종래의 사정을 감안해서, 도포조작의 반복시 도포층간의 밀착성이 우수하고 핀홀등의 결함이 없는 비교적 두꺼운 두께의 실리카계피막을 기판의 표면에 효율좋게 형성하는 방법을 제공하는 것을 목적으로 한다.
즉, 본 발명의 기판의 표면상에 실리카계피막을 형성하는 방법은,
(a) 유기용제중에 트리알콕시실란화합물의 부분가수분해-축합생성물을 함유하는 도포액을 기판의 표면에 도포해서 도포층을 형성하는 공정,
(b) 상기 도포층을 건조해서 건조된 도포막을 얻는 공정,
(c) 상기 건조된 도포막에 산화성 기체분위기중에서 자외선을 조사하여 실리콘에 결합된 수소원자를 실란올의 히드록시기로 변환시키는 공정,
(a1) 상기 (c)공정후의 도포막의 표면에 유기용제중에 트리알콕시실란화합물을 함유하는 도포액을 도포해서 제 2도포층을 형성하는 공정,
(b1) 상기 (a1)공정에서 형성된 제 2도포층을 건조하는 공정 및
(d) 상기 도포막을 불활성기체분위기중, 350∼500℃범위의 온도에서 소성처리하는 공정을 구비한 것을 특징으로 한다.
상기 공정에서 얻어진 피막의 전체두께가 원하는 바와 같이 충분히 크지 않은 경우, 예를 들면 200㎚이상으로 하고자 할 경우, 상기 (c)공정에서 (b1)공정을 원하는 바대로 수회 반복해서 최종적으로 (d)공정을 수행하기 전에 소망의 전체두께를 지닌 피막을 형성한다.
도 1은 건조 및 가열처리의 연속단계에 있어서의 실리카계피막의 적외흡수스펙트럼도
도 2는 제조예 1에서 제조한 도포액으로부터 얻어진 고형물의 DAT곡선 및 TGA곡선을 표시한 그래프
도 3은 제조예 2에서 제조한 도포액으로부터 얻어진 고형물의 DAT곡선 및 TGA곡선을 표시한 그래프
상기 (a)∼(d)공정으로 이루어진 본 발명의 방법에 있어서, 도포액은, 유기용제중에 트리알콕시실란화합물을 용해해서 제조하고, 알콕시실란화합물의 가수분해반응은, 산촉매의 존재하에 상기 용액중에서 행하여 트리알콕시실란화합물의 부분가수분해-축합생성물을 형성한다. 특징적으로, 본 발명의 방법에 이용된 도포액에 함유된 트리알콕시실란화합물의 부분가수분해-축합생성물은, 도포액중의 막형성용 고형성분의 열중량분석에 있어서 중량증가가 발견되는 열분석의 거동을 나타낼 필요가 있다.
일본국 특허 제 2561979호에는, 수소실세스퀴옥산수지를 함유하는 용액을 기판표면에 도포하고, 이 도포층에 자외선을 포함하는 간섭성 광을 조사하여, 기판표면상에 실리카계피막을 형성하는 방법이 제안되어 있다. 그러나, 이 방법에서는, 급속열처리에 의해 수소실세스퀴옥산수지의 도포층이 실리카계피막으로 전화하여, Si-H결합을 파괴하고 Si-OH결합으로 변화시킨다.
이에 대해서, 본 발명의 방법의 목적으로서는, 도포층 본래의 본체에 Si-H결합을 잔존시키도록 가능한 한 도포층의 가장 표면층만을 Si-H결합에서 Si-OH결합으로 변화시킴으로써, 도포층간의 밀착성을 향상시켜 실리카계피막의 핀홀의 발생을 방지하기 위한 것이다.
기판표면을 도포해서 실리카계피막을 형성하기 위한 도포액은, 유기용제중에 용해된 트리알콕시실란화합물의 부분가수분해-축합생성물을 함유하는 용액이다.
상기 도포액의 제조에 이용가능한 탄소수 1∼4개를 지닌 알콕시기의 트리알콕시실란화합물의 예로서는, 트리메톡시실란, 트리에톡시실란, 트리프로폭시실란, 트리부톡시실란, 디에톡시모노메톡시실란, 디프로폭시모노메톡시실란, 디부톡시모노메톡시실란, 디프로폭시모노에톡시실란, 부톡시에톡시프로폭시실란, 에톡시메톡시프로폭시실란, 디메톡시모노에톡시실란, 디메톡시모노프로폭시실란, 디에톡시모노프로폭시실란, 디메톡시모노부톡시실란 등을 들 수 있고, 이들 중에서, 트리메톡시실란, 트리에톡시실란, 트리프로폭시실란 및 트리부톡시실란이 바람직하며, 특히, 트리메톡시실란 및 트리에톡시실란이 가장 바람직하다. 이들 트리알콕시실란화합물은 단독으로 이용해도 되고, 필요에 따라 2종이상을 조합해서 이용해도 된다.
또, 트리알콕시실란화합물이 가수분해된 상기 유기용제로서는 특히 제한은 없고, 알킬렌글리콜디알킬에테르가 바람직하다. 이런 유형의 유기용제는, 트리알콕시실란화합물로부터 종래의 도포액을 제조하는 데 이용되는 알콜용제와는 달리, 출발하는 트리알콕시실란화합물중의 Si-H결합의 분해반응 및 트리알콕시실란화합물의 가수분해에 의해 형성된 실란올의 Si-OH기가 알콕시기로 되돌아가는 반응을 억제하여 용액의 겔화에 의한 트러블을 저감할 수 있다.
도포액의 용제로서 적합한 알킬렌글리콜 디알킬에테르의 예로서는, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜디프로필에테르, 에틸렌글리콜디부틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜디프로필에테르, 디에틸렌글리콜디부틸에테르, 프로필렌글리콜디메틸에테르, 프로필렌글리콜디에틸에테르, 프로필렌글리콜디프로필에테르, 프로필렌글리콜디부틸에테르 등을 들 수 있고, 이들 중에서 에틸렌글리콜 또는 프로필렌글리콜의 디알킬에테르가 바람직하며, 특히 에틸렌글리콜 또는 프로필렌글리콜의 디메틸에테르가 가장 바람직하다. 이들 용제는 단독으로 이용해도 되고, 또는 필요에 따라 2종이상을 혼합해서 이용해도 된다. 또, 도포액의 제조에 사용되는 용제의 양은 트리알콕시실란화합물 1몰당, 통상 10∼30몰의 범위이다.
본 발명의 방법에 이용되는 도포액은, 상기 유기용제중에 용해된 트리알콕시실란화합물의 부분가수분해-축합생성물용액이지만, 특히 용매제거후의 용액중에 함유된 막형성용 고형물이 열중량분석에 있어서 독특한 중량증가거동을 나타내는 것이 바람직하다. 또, 특징적으로, 본 발명의 방법에 이용되는 도포액은, 적외흡수스펙트럼에 있어서 파수 3000㎝-1근방에 적외흡수띠가 없다. 이들 특징은, 열중량분석에 있어서 중량감소의 거동을 나타내는 동시에, 적외흡수스펙트럼에 있어서 잔존 알콕시기의 실질적인 양의 존재를 표시하는 파수 3000㎝-1근방에 적외흡수띠를 지니는 예를 들면 일본국 특개평 4-216827호 공보에 개시된 바와 같은 종래의 도포액과는 현저하게 다르다.
본 발명의 방법에 이용되는 도포액의 바람직한 제조방법은 다음과 같다.
우선, 상기 알킬렌글리콜디알킬에테르용제중에, 트리알콕시실란화합물을, SiO2로 환산해서 1∼5중량%, 바람직하게는 2∼4중량%의 양으로 용해한다. 이와 같이 해서 제조한 반응혼합물중의 트리알콕시실란의 농도가 너무 높게 되면, 얻어진 도포액에 필연적으로 겔화가 일어나 보존안정성이 나빠진다. 이 현상의 메카니즘은, 명확하지는 않지만, 반응혼합물중의 트리알콕시실란의 농도가 낮은 경우 가수분해반응이 완만한 속도로 진행하여, Si-H결합의 과도한 분해를 방지하여, 폴리실록산의 소위 사다리구조의 형성을 용이하게 하기 때문인 것으로 추정된다.
다음에, 상기 반응혼합물에 물을 첨가하여 트리알콕시실란의 가수분해반응을 행한다. 이 때, 반응혼합물에의 물의 첨가량은 트리알콕시실란화합물 1몰당 2.5∼3.0몰, 바람직하게는 2.8∼3.0몰로 하는 것이 가수분해반응을 고속으로 행할 수 있으므로 유리하다. 상기 물의 첨가량이 너무 적으면, 도포액의 보존안정성이 충분히 높더라도, 가수분해반응이 충분히 진행될 수 없어, 가수분해생성물중의 유기성분의 잔류량이 과도하게 많아져서, 실리카계피막형성시의 가스발생량이 증가하게 된다. 또, 반응혼합물에의 물의 첨가량이 너무 많으면, 도포액의 보존안정성이 저하된다.
또, 반응혼합물중의 트리알콕시실란화합물의 가수분해반응은 산촉매의 존재하에 행하나, 이때, 촉매로서의 산성화합물은 특히 한정되지 않고, 종래 이런 유형의 실리카계도포액제조에 사용되는 유기산이나 무기산으로부터 선택할 수 있다. 적절한 산성 화합물의 예로서는, 유기산으로서, 아세트산, 프로피온산, 부티르산, 등을 들 수 있고, 무기산으로서는, 염산, 질산, 황산, 인산 등을 들 수 있으나, 특히 질산이 바람직하다.
상기 반응혼합물에의 산첨가량은 1∼200중량ppm, 바람직하게는 1∼40중량ppm이다. 이때, 산은 반응혼합물에 별도로 첨가하거나, 또는 물과 혼합해서 첨가하여 가수분해반응시킨다.
트리알콕시실란화합물의 가수분해반응은, 실온에서 70℃까지범위의 온도에서, 알킬렌클리콜디알킬에테르중의 트리알콕시실란화합물용액속에 산을 함유하는 가수분해용 물을 적하해서 첨가함으로써 행하는 것이 바람직하며, 이 가수분해반응은 통상 5∼100시간이내에서 완료한다.
물론, 트리알콜시실란의 가수분해반응의 부산물로서 알콜이 생성된다. 따라서, 가수분해반응후의 반응혼합물은, 초기에는 알킬렌글리콜디알킬에테르단독이지만, 트리알콕시실란화합물의 가수분해생성물에 대해서, 용매의 일부로서 알콜올 반드시 함유한다. 반응혼합물중의 알콜은, 본 발명의 방법에서 이용하는 도포액에 있어서 15중량%이하, 바람직하게는 8중량%이하가 되도록 가능한 한 완전히 제거하는 것이 중요하다. 반응혼합물로부터 알콜의 제거는, 진공도 30∼300㎜Hg, 바람직하게는 50∼200㎜Hg, 온도 20∼50℃에서 2∼6시간 감압증류시킴으로써 행한다. 알콜의 잔류함량이 도포액중에 너무 많으면, Si-H결합이 알콜과 반응해서 알콕시기를 재생하여, 실리카계피막형성도중에 가스방출량이 증가하므로, 균열형성한계가 저하된다.
또, 본 발명의 (a)공정에 있어서, 전술한 바와 같은 방법으로 제조한 도포액으로 기판재료의 표면을 도포한다. 본 발명의 방법을 실시하는 기판재료로서는 특히 제한은 없고, 본 발명에 의해 형성되는 실리카계피막은 예를 들면, 실리콘웨이퍼상에 알루미늄의 금속회로배선층을 지닌 층간절연막으로서, 실리콘웨이퍼상에 금속배선층을, 또 그 위에 플라즈마 CVD법에 의해 층간절연층을 형성한 층간평탄화막으로서, 다층레지스트법에 있어서의 하부레지스트층상의 중간막으로서, 유리판상에 크롬층을 지닌 위상시프터막으로서, 유리판상에 ITO(인듐주석산화물)등의 투광성의 도전층을 지닌 보호막 또는 배향막 등으로서 이용할 수 있다.
도포방법은 특히 제한되지 않고, 예를 들면, 스프레이도포, 스핀도포, 침지도포, 롤러도포법등을 들 수 있으나, 반도체소자의 제조에 있어서 통상의 종래의 방법에서는 스핀도포법이 이용된다.
본 발명의 (b)공정에 있어서는, (a)공정에서 형성된 도포층에 가열에 의한 건조를 실시하여 해당 도포층으로부터 용제를 휘산시켜 기판표면상에 고형의 도포막을 형성한다. 이 건조처리는, 그 가열수단, 온도 및 시간 등에 대해서는 특히 제한은 없지만, 일반적으로는, 도포액으로 도포된 기판재료를 80∼300℃의 온도의 핫플레이트상에서, 대기중 또는 질소 등의 불활성 기체분위기하에서 1∼6분간 가열하면 된다. 도포층의 건조를 위한 가열처리는 3단계이상, 바람직하게는 3∼6단계로, 단계적으로 승온하는 것이 유리하다. 예를 들면, 가열처리는, 1회째는 80∼120℃에서 30초∼2분간, 2회째는 130∼220℃에서 30초∼2분간, 최후로는 230∼300℃에서 30초∼2분간 순차 행한다. 이와 같이 해서 건조해서 기판표면상의 고형의 도포막은 균일하고 평활한 표면을 지닌다.
본 발명의 방법의 (c)공정에 있어서는, 이와 같이 해서 건조된 기판표면상의 도포막에, 대기등의 산화성 기체분위기하에서 자외선을 조사한다. 자외선의 파장은, 10∼400㎚, 바람직하게는 180∼260㎚의 원자외영역일 필요가 있다. 또, 도포막의 자외선조사는, 10초∼3분, 바람직하게는 30초∼1분간 행하여 조사량이 20∼2000mJ/㎠, 바람직하게는 500∼1500mJ/㎠가 되도록 한다.
상기 (c)공정에서의 자외선조사처리중의 기판의 온도는, 실리카계피막중의 핀홀의 형성에는 그다지 영향을 주지 않더라도 실온에서 250℃로 유지하는 것이 바람직하다. 온도가 너무 높으면, 피막의 Si-H결합이 파괴되어 실록산결합으로 변환된다. 즉, (b)공정의 핫플레이트상에서의 건조처리를 실시한 기판은, 자외선조사전에 핫플레이트로부터 옮겨 실온까지 냉각시켜도 되나, 온도가 그다지 높지 않으면 그대로 (c)공정에서 자외선조사처리해도 된다.
본 발명의 (c)공정에서의 자외선조사에 의해, 건조된 도포막의 가장 표면층의 Si-H결합을 실란올기, 즉 Si-OH로 변환시켜, 이 도포막의 상층과의 밀착성을 향상시킨다.
상기 자외선조사 공정인 (c)공정후에, (a)공정의 제 1도포와 마찬가지의 도포액으로 (a1)공정에서 제 2도포처리를 행하여 제 2도포층을 형성하고, 이어서 (b1)공정의 제 2건조처리를 행한다.
상기 (a)∼(b1)공정후의 도포막의 두께가 목적으로 하는 바와 같이 충분히 두껍지 않을 경우에는, (c)∼(b1)공정을 포함한 처리수순을 적어도 1회 또는 수회반복해서 최후로 (d)공정을 행하기 전에 도포막의 두께를 원하는 바대로의 두께로 한다. 즉, (c)공정의 자외선조사에 의해 형성된 도포막상에 (a1)공정의 제 2도포조작에 의해 도포액의 제 2도포층을 형성하므로, 제 1도포 및 건조에 의해 형성된 도포층과 제 2도포 및 건조에 의해 형성된 도포층간의 양호한 밀착성을 얻을 수 있다.
본 발명의 방법의 최종공정인 (d)공정은, (a)∼(b1)공정에 의해, 또는 (c) 내지 (b1)공정으로 이루어진 수순의 2회이상의 반복에 의해 형성된 기판표면상의 도포막의 가열처리이다. 이때의 가열처리는, 질소 등의 불활성 기체분위기중, 350∼500℃범위의 온도에서 10∼90분간 열처리하여 균일하고 치밀한 실리카계피막을 얻는다. 가열온도가 너무 낮거나 가열시간이 너무 짧으면, 충분히 치밀한 피막을 얻을 수 없는 한편, 가열온도가 너무 높거나 가열시간이 너무 길면, Si-H결합이 파괴되므로, 마찬가지로 치밀한 피막을 얻을 수 없다.
상기 처리에 의해 얻어진 실리카계피막의 두께는 200㎚이상이면 되고, 특수한 목적을 위해 필요로 되는 800㎚까지도 초과할 수 있다.
이와 같이 해서 최종적으로 얻어지는 실리카계피막의 전체두께는, 도포액의 고형분농도와 도포방법 뿐만 아니라 최종공정(d)이전에 (c)∼(b1)공정으로 이루어진 수순의 수회 반복에 의해 소정의 두께로 증가시킬 수 있으나, 수순의 수회 반복은, 생성물의 양호한 생산량(throughput)을 얻는 견지에서는 당연히 바람직하지 않으므로, (c)∼(b1)공정의 1회반복후 (d)공정을 행함으로써 가능한 한 두꺼운 두께가 얻어질 수 있는 도포액 및 도포절차를 이용하는 것이 바람직하다.
본 발명의 방법을 이상 설명한 방법에 따라 적절하게 수행하면, 도포층간의 밀착성이 우수하고, 핀홀이 없는 두께 200㎚이상의 실리카계피막을 효율좋게 형성할 수 있다.
또, 본 발명의 방법에 의해 얻어진 실리카계피막은, 실리콘웨이퍼상에 형성된 알루미늄의 금속회로배선층상의 층간절연막으로서, 금속회로배선층상에 플라즈마 CVD법에 의해 형성된 층간절연층상에 형성된 평탄화층으로서, 다층레지스트법에 있어서의 하부레지스트층과 상부레지스트층사이에 형성된 중간막으로서, 액정표시패널제조시의 유리판상에 형성된 ITO등의 투과성 도전막상의 보호막으로서, 액정의 배향성을 향상시키기 위하여 형성된 배향막 등으로서 유용하다.
다음에, 본 발명의 방법에 대해서는, 실시예 및 비교예에서 이용되는 도포액의 제조방법을 먼저 설명하고, 이어서 실시예 및 비교예를 통해 보다 상세히 설명한다.
제조예 1
SiO2로 환산해서 3중량%의 농도에 해당하는 트리에톡시실란 73.9g(0.45몰)을 에틸렌글리콜디메틸에테르 802.0g(9.0몰)에 교반하에 용해해서 반응혼합물을 제조하고, 이 반응혼합물에, 진한 질산 5중량ppm으로 산성화한 물 24.3g(1.35몰)을 서서히 교반하에 적하한 후, 약 3시간 계속 교반하고 나서, 실온에서 6일간 방치하였다.
다음에, 이 반응혼합물을 120∼140㎜Hg, 40℃에서 1시간 감압증류하여, 불활성 물질 8중량%와 에틸알콜 1중량%를 함유하는 도포액을 얻었다.
이와 같이 해서 얻어진 도포액의 일부를 건조로속에서 140℃, 60분간 가열하고 건조해서, 얻어진 고형물을 분말로 분쇄하고, 10℃/분의 승온속도에서 장치의 백금버킷내에서 열분석하여, 도 2의 각 곡선으로 표시한 바와 같은 열중량분석(TGA)곡선 및 시차열분석(DTA)곡선을 기록하였다. TGA곡선으로부터 명백한 바와 같이, 시료의 중량증가는 약 360℃에서 시작하여, 800℃에 이른 후의 전체중량증가는 약 4.0%였다.
제조예 2
일본국 특개평 4-216827호 공보의 예 9와 마찬가지로 해서, 4.0g(0.024몰)의 트리에톡시실란, 12.2g의 이소프로필알콜, 4.0g의 n-부틸알콜 및 5%염산용액을 1방울 함유하는 0.33g(0.018몰)의 물을 혼합해서 얻은 반응혼합액을 60∼75℃의 온도로 가열하고, 이 온도에서 교반하에 30분간 유지한 후, 냉각하여 제 2도포액을 얻었다.
이와 같이 해서 제조한 도포액중에 함유된 고형물의 열분석을, 상기 제조예 1과 마찬가지 방법으로 행하여 도 3에 TGA 및 DTA곡선으로 표시한 결과를 얻었다. 이 결과에 있어서, 시료는 800℃에 이른 후 약 9.3%의 중량감소가 확인되었다.
실시예 1
기판으로서, 표면상에 알루미늄의 금속회로배선층과, 그 위에 반응가스로서의 테트라에톡시실란으로 CVD법에 의해 형성된 실리카제의 절연층을 구비하고, 표면상에 1.0㎛높이의 패턴형상 단차를 지니는 반도체실리콘웨이퍼를 이용해서, 이 기판표면상에, 제조예 1에서 제조한 도포액을, 2000rpm으로 회전하는 스피너상에서 10초간 균일하게 도포한 후, 핫플레이트상에서 처음에는 100℃에서 1분간, 다음에는 200℃에서 1분간, 최후로는 300℃에서 1분간 단계적으로 승온해서 180㎚두께의 건조된 도포막을 얻었다.
상기 가열처리전, 그리고, 상기 단계적인 가열처리에 있어서의 100℃가열 후, 200℃가열후, 300℃가열후의 상기 기판표면상의 도포막의 적외흡수스펙트럼을 도 1에 각각 Ⅰ, Ⅱ, Ⅲ 및 IV로 표시하였다. 이들 스펙트럼으로부터 명백한 바와 같이, 파수 840㎝-1부근과 2250㎝-1부근에서 Si-H결합에 기인하는 강한 흡수띠가 발현되었다.
다음에, 상기와 같이 형성된 도포막을 지닌 기판을, 실온까지 냉각하고, 상기 기판표면상의 도포막에, 자외선조사장치(Deep UV Processor; 닛뽄덴찌사제품)로부터 방출된 파장 185∼254㎚의 원자외선을 포함하는 자외선을, 1200mJ/㎠의 조사량이 되도록 대기중에서 1분간 조사하였다.
그후, 상기에서 사용한 바와 동일한 도포액을, 상기 제 1도포, 건조 및 자외선조사에 의해 얻어진 도포막에 재차 도포하여, 얻어진 제 2도포막을 상기와 마찬가지로 건조한 후, 질소가스분위기중, 450℃에서 30분간 소정처리하여, 전체 두께가 약 500㎚인 실리카계피막을 얻었다.
상기 450℃에서의 소성처리직전의 도포막에 대해, 광학현미경으로 핀홀의 발생유무를 관찰한 바, 핀홀은 없었고, 도포 및 건조를 2회 반복해서 형성한 도포층간의 밀착성은 양호하였다. 또, 450℃에서의 소성처리후의 실리카계피막에 대해적외흡수분광광도측정을 행한 바, 도 1의 스팩트럼V로 표시한 결과가 얻어졌다. 이 결과로부터, 840㎝-1부근과 2250㎝-1부근에서 Si-H결합에 기인하는 흡수띠가 나타나는 것을 알 수 있었다.
실시예 2
실시예 1의 제 2도포 및 제 2건조처리를 행한 후, 제 2자외선조사, 제 3도포 및 제 3 건조처리를 행하고 나서, 최종적으로 450℃에서의 소성처리를 행하였다. 이와 같이 해서 얻어진 실리카계피막의 전체두께는 750㎚였고, 핀홀은 없었다.
비교예 1
실시예 1에 있어서 건조된 도포막의 자외선조사를 행하지 않은 이외에는 실시예 1과 마찬가지로 해서, 전체두께가 500㎚인 실리카계피막을 얻었다. 이 실리카계피막은, 광학현미경에 의한 관찰결과, 핀홀을 포함하고 있었으며, 기판표면에 대한 밀착성은 불량한 것으로 확인되었다.
비교예 2
실시예 2에 있어서 2회 행한 건조된 도포막의 자외선조사를 생략한 이외에는 실시예 2와 마찬가지로 해서 전체두께가 750㎚인 실리카계피막을 얻었다. 이 피막은 광학현미경관찰결과 핀홀을 포함하고 있었고, 기판표면에 대한 밀착성이 불량하였다.
본 발명의 방법을 이상 설명한 방법에 따라 적절하게 수행하면, 도포층간의 밀착성이 우수하고, 핀홀이 없는 두께 200㎚이상의 실리카계피막을 효율좋게 형성할 수 있다.
또, 본 발명의 방법에 의해 얻어진 실리카계피막은, 실리콘웨이퍼상에 형성된 알루미늄의 금속회로배선층상의 층간절연막으로서, 금속회로배선층상에 플라즈마 CVD법에 의해 형성된 층간절연층상에 형성된 평탄화층으로서, 다층레지스트법에 있어서의 하부레지스트층과 상부레지스트층사이에 형성된 중간막으로서, 액정표시패널제조시의 유리판상에 형성된 ITO등의 투과성 도전막상의 보호막으로서, 액정의 배향성을 향상시키기 위하여 형성된 배향막 등으로서 유용하다.

Claims (10)

  1. 기판의 표면상에 실리카계피막을 형성하는 방법에 있어서,
    (a) 유기용제중에 트리알콕시실란화합물의 부분가수분해-축합생성물을 함유하는 도포액을 기판의 표면에 도포해서 도포층을 형성하는 공정,
    (b) 상기 도포층을 건조해서 건조된 도포막을 얻는 공정,
    (c) 상기 기판표면상의 건조된 도포막에 산화성 기체분위기중에서 자외선을 조사하는 공정,
    (a1) 상기 (c)공정후의 도포막의 표면에 유기용제중에 트리알콕시실란화합물의 부분가수분해-축합생성물을 함유하는 도포액을 도포해서 제 2도포층을 형성하는 공정,
    (b1) 상기 (a1)공정에서 형성된 제 2도포층을 건조해서 제 2의 건조된 도포막을 얻는 공정 및
    (d) 상기 건조된 도포막을 불활성기체분위기중, 350∼500℃범위의 온도에서 소성처리하는 공정을 구비한 것을 특징으로 하는 실리카계피막의 형성방법.
  2. 제 1항에 있어서, 상기 (d)공정전에 (c)공정, (a1)공정 및 (b1)공정으로 이루어진 수순을 적어도 1회 반복하는 것을 특징으로 하는 실리카계피막의 형성방법.
  3. 제 1항에 있어서, 상기 트리알콕시실란은 트리메톡시실란 또는 트리에톡시실란인 것을 특징으로 하는 실리카계피막의 형성방법.
  4. 제 1항에 있어서, 상기 도포액중의 유기용제는 알킬렌글리콜디알킬에테르인 것을 특징으로 하는 실리카계피막의 형성방법.
  5. 제 1항에 있어서, 상기 도포액은 15중량%이하의 알콜을 함유하고 있는 것을 특징으로 하는 실리카계피막의 형성방법.
  6. 제 1항에 있어서, 상기 (b)공정 및 (b1)공정의 건조는 300℃이하의 온도에서 행하는 것을 특징으로 하는 실리카계피막의 형성방법.
  7. 제 1항에 있어서, 상기 (c)공정에서 사용한 자외선은 파장 180∼260㎚범위의 원자외선을 포함하는 것을 특징으로 하는 실리카계피막의 형성방법.
  8. 제 1항에 있어서, 상기 (c)공정에서의 기판의 온도는 250℃이하인 것을 특징으로 하는 실리카계피막의 형성방법.
  9. 제 1항에 있어서, 상기 (c)공정에서의 자외선조사는, 20∼2000mJ/㎠범위의 조사량이 되도록 행하는 것을 특징으로 하는 실리카계피막의 형성방법.
  10. 제 1항에 있어서, 상기 (d)공정에서의 소성처리시간은 10∼90분범위내인 것을 특징으로 하는 실리카계피막의 형성방법.
KR1019980016248A 1997-05-09 1998-05-07 실리카계피막의 형성방법 KR100266060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-119993 1997-05-09
JP1997-119993 1997-05-09
JP11999397A JP3909912B2 (ja) 1997-05-09 1997-05-09 シリカ系厚膜被膜形成方法

Publications (2)

Publication Number Publication Date
KR19980086809A KR19980086809A (ko) 1998-12-05
KR100266060B1 true KR100266060B1 (ko) 2000-11-01

Family

ID=14775251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016248A KR100266060B1 (ko) 1997-05-09 1998-05-07 실리카계피막의 형성방법

Country Status (3)

Country Link
US (1) US6074962A (ko)
JP (1) JP3909912B2 (ko)
KR (1) KR100266060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060361B2 (en) 2002-07-12 2006-06-13 Tokyo Ohka Kogyo Co., Ltd. Silica-based organic film and method of manufacturing the same, and base material comprising organic film

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635443B2 (ja) * 1997-05-12 2005-04-06 東京応化工業株式会社 ＳｉＯ２被膜の形成方法
US6407009B1 (en) * 1998-11-12 2002-06-18 Advanced Micro Devices, Inc. Methods of manufacture of uniform spin-on films
US20040038048A1 (en) * 2000-02-02 2004-02-26 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
JP2002361773A (ja) * 2001-06-06 2002-12-18 Minolta Co Ltd 絶縁膜付き基板及び該基板を備えた表示素子の製造方法
KR100637131B1 (ko) * 2003-05-20 2006-10-20 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조방법
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP2005133060A (ja) * 2003-10-29 2005-05-26 Rohm & Haas Electronic Materials Llc 多孔性材料
JP2006088070A (ja) * 2004-09-24 2006-04-06 Toshiba Corp インクジェット塗布方法及び表示デバイスの製造方法
JP2006120919A (ja) * 2004-10-22 2006-05-11 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用塗布液
JP4437456B2 (ja) 2005-04-20 2010-03-24 東京応化工業株式会社 塗膜形成方法
US11833503B2 (en) * 2021-12-07 2023-12-05 Insilixa, Inc. Methods and compositions for surface functionalization of optical semiconductor-integrated biochips

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2035367A1 (en) * 1990-02-22 1991-08-23 Ronald H. Baney Precursor polymer for ceramic coatings
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
TW257785B (ko) * 1993-05-17 1995-09-21 Dow Corning
JP2739902B2 (ja) * 1993-09-30 1998-04-15 東京応化工業株式会社 酸化ケイ素系被膜形成用塗布液
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
JP3696939B2 (ja) * 1995-08-11 2005-09-21 東京応化工業株式会社 シリカ系被膜の形成方法
JP3192947B2 (ja) * 1995-11-16 2001-07-30 東京応化工業株式会社 シリカ系被膜形成用塗布液の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060361B2 (en) 2002-07-12 2006-06-13 Tokyo Ohka Kogyo Co., Ltd. Silica-based organic film and method of manufacturing the same, and base material comprising organic film

Also Published As

Publication number Publication date
JP3909912B2 (ja) 2007-04-25
US6074962A (en) 2000-06-13
JPH10310872A (ja) 1998-11-24
KR19980086809A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100266060B1 (ko) 실리카계피막의 형성방법
JP2739902B2 (ja) 酸化ケイ素系被膜形成用塗布液
KR101562681B1 (ko) 저유전율 유전체
US5614271A (en) Method for the formation of a silica-based coating film
JP3192947B2 (ja) シリカ系被膜形成用塗布液の製造方法
US6015457A (en) Stable inorganic polymers
JPH09175810A (ja) 電子ビームによる水素シルセスキオキサン樹脂の硬化
KR20010014143A (ko) 저유전율 실리카계 피막 형성용 도포액 및 저유전율피막으로 도포된 기재
JP4021131B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率シリカ系被膜付基板
KR100367870B1 (ko) 실리카피막의 형성방법 및 실리카피막을 형성한 기판재료
US5942802A (en) Semiconductor device and method of producing the same
EP1855313A1 (en) Process for producing modified porous silica film, modified porous silica film obtained by the process, and semiconductor device employing the modified porous silica film
KR20020075355A (ko) 반도체 기판의 제조방법 및 반도체 기판
KR100823819B1 (ko) 도막 형성방법
JP2006120783A (ja) 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
KR100334550B1 (ko) 기판상의 실리카계 피막 및 그 도포액
JP3939408B2 (ja) 低誘電率シリカ質膜
JP2915357B2 (ja) 半導体装置、その製造方法及び多孔質膜の形成方法
KR100303895B1 (ko) 기판표면상에의 실리카피막의 형성방법
US6503825B1 (en) Method for forming multi-layer wiring structure
JP4149031B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
WO2010001793A1 (ja) ナトリウムを含有するガラス基体を有する電子装置及びその製造方法
JP4927293B2 (ja) 多孔性シリカ膜、それを有する積層基板、およびエレクトロルミネッセンス素子
JP5206653B2 (ja) 多孔性シリカ膜の製造方法及び積層基板の製造方法
JP2005136297A (ja) シリカ系耐洗浄性加工被膜の形成方法、および該方法により得られるシリカ系耐洗浄性加工被膜

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 18

EXPY Expiration of term