KR100265151B1 - Atm 스위칭 방법 및 장치 - Google Patents

Atm 스위칭 방법 및 장치 Download PDF

Info

Publication number
KR100265151B1
KR100265151B1 KR1019970704488A KR19970704488A KR100265151B1 KR 100265151 B1 KR100265151 B1 KR 100265151B1 KR 1019970704488 A KR1019970704488 A KR 1019970704488A KR 19970704488 A KR19970704488 A KR 19970704488A KR 100265151 B1 KR100265151 B1 KR 100265151B1
Authority
KR
South Korea
Prior art keywords
cell
vpi
look
switch
vci
Prior art date
Application number
KR1019970704488A
Other languages
English (en)
Inventor
로날드 피터 뤼첸
데이비드 존 웨브
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Application granted granted Critical
Publication of KR100265151B1 publication Critical patent/KR100265151B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

ATM 네트워크용의 스위치가 개시된다. 이 스위치는 ATM 표준에 따라 기능하는 가상 경로 스위치로서 통상적으로 달성할 수 있는 것 이상의 기능을 수행하도록 설계되어 있다. 본 발명에 따른 스위치는 스위치가 가상 경로 식별자(VPI)에 의해 표시된 특정의 개개의 가상 채널들의 통신 셀들을 식별할 수 있게 하는 룩-업 테이블(431-433)에 저장된 데이터를 가지고 있지만, 이들 셀들은 그들의 가상 경로 식별자(VPI)에 근거하여 구별할 수 없다. 이 식별은 착신 통신 셀을 그 가상 경로 식별자에만 근거하여 전송하는 통상의 단계 이전에 시도된다. 우선 순위 회로(44)는 조합된 VPI/VCI와 관련된 엔트리들이 VPI와만 관련된 것들보다 우선 순위를 부여받게 보장한다. 이 스위치를 통과하는 개개의 가상 채널들의 셀들을 추출할 수 있다. 이 스위치는 또한 가상 채널들을 ATM 네트워크내로 삽입할 수도 있다.

Description

[발명의 명칭]
ATM 스위칭 방법 및 장치
[기술분야]
비동기 전송모드(Asynchronous Transfer Mode)(이하, “ATM”이라 함) 네트워크는 네트워크 내에 스위칭 포인트(switching points)를 갖는다. 이들 스위칭 포인트에 의해 수행되는 “스위칭”이란 이 스위칭 포인트에 의해 수신된 통신 신호를 네트워크내의 다른 링크로 전달해 주는 동작을 말한다. 이러한 스위칭 동작은 ATM 네트워크를 통해 통신 신호를 전달하는 수단이다. 본 발명의 방법 및 장치는 ATM 네트워크내의 스위칭 포인트에서 일종의 스위칭 동작을 수행하는 방식에 관한 것이다.
[배경기술]
ATM 시스템은 ATM 네트워크와 그 구성 요소의 호환성을 보장하는 널리 채택되고 있는 일단의 표준을 갖는다. ATM 시스템에 대한 보다 상세한 설명은 공보 GG24-4330-00으로서 공개된 “ATM (광대역 ISDN)기술 개요”(ATM (broadband-ISDN) a technical overview)라는 책을 참조한다.
이 ATM 표준들은 다음과 같은 기본적인 ATM 통신 특성을 규정하고 있다:
- 모든 디지털 정보는 셀(cell)(이하, 간단히 “셀”이라고 함)로 변환된다. 이들 셀은 전송 매체을 통해 전송된다.
- 각각의 셀은 데이터 길이를 갖는다. 셀은 5-바이트의 헤더와 48-바이트의 정보 필드로 구성된다. 헤더의 일부는 “가상 경로 식별자”(Virtual Path Identifier) (이하, “VPI”라고 함)라고 하는 데이터를 운반한다. 헤더의 다른 일부는 “가상 경로 식별자”(Virtual Channel Identifier) (이하, “VCI”라고 함)라고 하는 데이터를 운반한다.
제1도(종래 기술)은 VPI와 VCI에 속하는 것으로 간주되는 헤더의 일부를 도시한다. ATM 네트워크내의 임의의 포인트에서, “GFC(Generic Flow Control)라는 헤더의 영역도 역시 VPI의 일부로서 간주된다.
- ATM 네트워크를 통해 셀이 따라가는 경로는 네트워크의 스위칭 포인트들에 미리 배치된 일련의 “룩-업 테이블”에 의해 규정된다. 이 룩-업 테이블은, 셀이 스위칭 포인트에 도달할 때 참조하는 임의의 라우팅 정보를 포함한다.
- ATM 네트워크는 “가상 채널 스위치”라고 하는 몇몇의 스위칭 포인트를 갖는다. “가상 채널 링크”는 ATM 네트워크내의 2개의 연속한 가상 채널 스위치 사이의 링크이다. “가상 채널 접속”(Virtual Channel Connection)(VCC)은 특정 세트의 가상 채널 링크로 이루어진 ATM 네트워크를 통한 라우트이다. 이러한 가상 채널 접속의 예는 ATM 네트워크내의 통신의 시점에서 2개 이상의 가상 채널 링크를 거쳐 ATM 네트워크내의 통신의 목적지까지의 루트이다. 여기에서 가상 채널 “접속”은 ATM 네트워크를 통한 루트를 가리키는 것으로, 접속을 행하는 동작을 말하는 것이 아니라는 것을 분명히 알아야 한다.
ATM 네트워크내의 가상 채널 스위치에서 수행되는 스위칭 동작은 셀의 헤더의 VPI 와 VCI 필드 모두에서의 데이터에 따라 수행된다.
- ATM 네트워크는 또한 “가상 경로 스위치”라고 하는 몇몇 스위칭 포인트를 갖는다. “가상 경로 링크”는 ATM 네트워크내의 2개의 연속한 가상 경로 스위치 사이의 링크이다. 하나의 가상 채널 링크내에 여러 개의 가상 경로 스위치가 있을 수도 있다. “가상 경로 접속”(VPC)은 몇 개의 가상 경로 스위치를 통해 특정 셀이 따라가는 루트이다. ATM 네트워크내의 가상 경로 스위치에서 수행되는 스위칭 동작은, 셀의 헤더의 VPI 필드내의 데이터에만 의존해서 수행된다. 말하자면, VPI는 몇 개의 VCI를 묶은 것(bundle)이다.
종래 기술에 제2도는 계층 모델을 사용하는 VP 스위칭과 VC 스위칭간의 차이점을 도시한다. 이 모델의 최하위 레벨은 물리층, 즉 신호가 교환되는 층으로 이루어진다. 가상 경로 접속층(ATM VP)은 물리층 위에 존재하는 것으로 간주될 수 있다. 가상 경로 접속은 VPC로 표시된다. 가상 채널 접속층(ATM VC)은 세 번째층으로 간주될 수 있다. 가상 채널 접속은 VCC로 표시된다. 제2도의 간략화된 네트워크에서의 셀의 시점을 ORIG로 표시하되, 그 목적지는 DEST로 표시된다. 제2도는, 일부의 스위치가 가상 채널 스위치 또는 가상 경로 스위치로서도 동작되더라도, 가상 채널 스위칭과 가상 경로 스위칭은 ATM 계층 구조에서 서로 다른 계층이라는 것을 알아야 한다. 그러나 VC/VP의 표준 동작은 전체 VP를 종단시키고, 그에 포함된 모든 VC를 리다이렉트(redirecting)하는 것을 제외하고는, VPC 층에서 VCC 계층까지 교차 연결하는 어떠한 수단도 제시하지 못하고 있다.
본 발명을 정확히 이해하기 위해서는 스위칭 포인트에 저장된 룩-업 테이블의 기능을 살펴보는 것이 도움이 될 것이다:
셀은, 임의의 값을 헤더내의 VPI 데이터 필드에 기억한 채 ATM 네트워크에의 엔트리 포인트에서 시작한다. 셀이 첫 번째 가상 경로 스위치에 도달하면, 이 스위치는 헤더내의 VPI를 판독한다. 지금부터 VPI의 값은 가상 경로 스위치에 보유된 룩-업 테이블에서 찾게 될 어드레스를 찾는데 직접 또는 간접으로 사용된다. 그 다음에, 룩-업 테이블내의 이 특정 어드레스에서 구해진 데이터 값은 원래의 VPI 대신에 그 셀의 헤더내로 놓인다. 셀을 전송할 가상 경로 스위치로부터의 특정 출구 포트도 역시 룩-업 테이블내의 동일한 어드레스에 저장된 값에 의해 결정된다. 이제, 이 셀은 그 VPI 값이 가상 경로 스위치에 의해 변경된 채, 첫 번째 가상 경로 스위치로부터 ATM 네트워크를 통해 전송된다. 가상 경로 접속에서의 각각의 후속하는 가상 경로 스위치에서, 이와 유사한 스위칭 동작, 즉, 스위치에 도달시 셀 내의 VPI 값을 룩-업 테이블에서 액세스하고, 그 셀을 네트워크를 통해 전송하기 전에 이 어드레스 밑의 룩-업 테이블에 저장된 값을 셀의 헤더 내의 VPI 데이터 필드 내로 삽입하는 동작이 발생한다. 이와 같이, 다양한 스위칭 포인트 내의 룩-업 테이블에 저장된 값들은 ATM 네트워크를 통한 셀의 라우트를 결정한다.
비록 VPI 값이 룩-업 테이블에서의 어드레스로서 사용될 수 있지만, 테이블에서 특정 엔트리를 찾기 위한 다른 구성을 고려할 수 있다. 착신 셀(incoming cell)의 VPI 값은, 가상 경로 스위치가 셀을 어떻게 전송해야 할 지의 여부를 알려 주는 저장된 정보의 위치를 찾을 수 있게 하는 것이 중요하다. 특히, 이후에 설명하게 될 예에서는, 번갈아 사용될 상기 룩-업 테이블을 별도의 테이블들로 분리한다.
정의에 따르면, 동일한 VPI를 갖는 모든 셀들을 가상 경로 스위치에서 함께 스위칭된다. 즉, 이 셀 모두는 동일한 새로운 VPI가 그 VCI 값에 무관하게 전송된다. 따라서, 서로 다른 VCI 값을 갖는 몇몇 셀들을 동일한 가상 경로 접속을 따라 갈 수 있다. 이와 같이, 가상 경로 접속은 가상 채널 접속의 묶음인 것으로 간주 될 수 있다.
일반적으로는, 스위치로의 각각의 입력 포트에 대해 가상 경로 스위치에 하나의 특정 룩-업 테이블이 존재할 것이다. 따라서, 하나의 특정 VPI 값을 헤더에 가진 채 특정 입력 포트의 스위치에 도달하는 셀은, 다른 입력 포트 상의 동일한 가상 경로 스위치에 도달하는 동일한 VPI 값을 갖는 셀과 반드시 동일한 출력 포트로 전송될 필요가 없다.
가상 채널 스위치에서 수행되는 스위칭 동작은 VPI와 VCI 데이터 필드 모두의 값에 따라 액세스되는 엔트리를 갖는 룩-업 테이블을 참조하는 것을 포함한다. VP 어드레스와 VC 어드레스의 가능한 수를 비교해 보면, VC 스위치가 보다 많은 룩-업 테이블을 필요로 하며, 따라서 상당히 큰 메모리 용량을 필요한다는 것이 명확하다. 실제로 VC 스위치는 동일한 네트워크 내의 VP 스위치보다 약 1000배 정도 보다 큰 메모리 공간을 필요로 한다.
실제로, ATM 표준에서는 ATM 네트워크내의 한 스위칭 포인트가 가상 경로 스위치와 가상 채널 스위치 모두로서 작용하는 것을 방지하는 어떠한 것도 존재하지 않는다. ATM 네트워크내의 이러한 이중 기능 노드(dual function node)는 본 발명의 범위내에 포함된다. 그러나, 설명을 간단히 하기 위해 본 설명서에서는 이들 기능 중 하나를 제공하는 스위치에 대해서만 다루기로 한다.
VPI 와 VCI를 위한 ATM 표준은 “CCITT 권고안 I.361과 363”에 정의되어 있다.
ATM 스위칭 기술은, 또한 수많은 특허와 특허 출원서에 개시되어 있다. 예를 들면, 미국 특허 제5,239,537호는 손상된 VP를 다른 VP로 대체하는 수단 및 방법에 대해 기술하고 있다. Miyake에 허여된 미국특허 제5,271,010호는 VPI 와 VCI, 즉, ATM 셀의 헤더에 부착된 전 28비트 어드레스(the full 28 bit address)를 변환하기 위한 변환기를 기술한다. 이 변환기는 복수의 식별자 비교기 유닛과, 하나의 제어기를 구비한다. 식별자 비교기 유닛의 각각은 ATM 셀에 부착된 식별자를 저장하기 위한 입력 식별자 메모리와, 착신 ATM 셀의 식별자를 입력 식별자 메모리에 저장된 식별자와 비교하기 위한 비교기를 갖는다.
공지된 ATM 표준과 기술에 비추어, 본 발명의 목적은 동일한 VPI와 서로 다른 VCI를 갖는 셀들을 선택적으로 액세스하기 위한 수단을 제공하는데 있음을 알 수 있다. 보다 상세히 말하면, 본 발명은 VP 스위치 내의 모든 셀들에 대한 VPI를 종단 시킬 필요없이, VP 스위치에서 VPI 스트림으로부터 특정 VCI를 갖는 셀을 부가하거나 드롭(dropping)시키는 방법 및 장치를 제공하는 것이다.
[발명의 요약]
상기한 목적들은 첨부된 특허 청구의 범위에 개시된 특징 및 구성 요소들을 갖는 방법 및 장치에 의해 달성된다.
ATM 표준에 따른 네트워크내의 가상 경로 스위치는 상기한 스위칭 동작, 즉 착신 셀의 VPI에 대응하는 룩-업 테이블내의 어드레스를 참조하고, 룩-업 테이블내의 어드레스로부터 검색된 새로운 VPI를 갖는 셀을 출력으로 계속 전송하는 동작을 수행하는 것으로 간주될 수 있다.
본 발명은 가상 경로 스위치에 부수적인 형태의 스위칭을 수행할 수 있는 능력을 제공한다. 이 스위칭은 스위치를 통해 라우트 되는 가상 경로 접속으로부터 하나 이상의 특정 가상 채널 접속을 추출(extract)하는 것을 포함하고 있다. 달리 말하면, 이 추출은 VP 접속으로부터 하나 이상의 가상 채널 접속을 “단절(breaking out)”시키거나 또는 “드롭(dropping out)”시키는 것이다. 본 발명에 따른 방법 및 장치는 이와 같은 추출을 스위치의 룩-업 테이블에서 부수적인 최소의 메모리 용량으로써 달성한다. 이와 같이, 본 발명은 이와 같은 분기 동작을 수행하는 보다 비효율적인 방법에 비교하여 가상 경로 스위치에 비교적 적은 부수적인 메모리 용량과 비용을 필요로 한다.
이하의 특징은 본 발명의 특징으로서 간주될 수 있다.
종래의 VP 스위치는, 일반적으로 다른 가상 경로 스위치에의 다른 가상 경로 링크 상으로 스위칭될 셀들의 모든 VPI 헤더에 대한 어드레스용 룩-업 테이블을 저장하기 위한 메모리 수단을 포함한다. 또한, 이 스위치는 착신 셀의 결합된 VPI 와 VCI 값에 근거하여 어드레스용 룩-업 테이블을 포함하고 있는 것으로 가정한다. VCI/VPI용 룩-업 테이블에는, 그 가상 경로 스위치에서 추출될 이와 같은 하나 이상의 가상 채널들의 어드레스가 저장되어 있다. 본 발명의 목적을 위해, 이들 룩-업 테이블은 공통 메모리에 또는 개별적인 메모리에 저장되는지는 중요하지 않다. 또한, VPI를 위한 룩-업 테이블이 결합된 VCI/VPI 룩-업을 위한 룩-업 테이블의 일부인지 또는 보다 고속의 스위칭 속도가 달성될 수 있도록 개별적으로 구현되는지는 중요하지 않다.
셀이 가상 경로 스위치에서 수신되면, 그 VPI 값과 VCI 값 모두를 검사한다. 먼저, VPI 와 VCI용의 룩-업 테이블에서 대응하는 어드레스를 찾으려고 시도한다. 만일 이와 같은 시도가 성공적이면, 이때 이 셀은 가상 경로 스위치에서 VC로서 스위칭될 가상 채널들 중 하나에 속하여야만 한다. 즉, 룩-업 테이블내의 엔트리에 따라 이전의 VPI/VCI 헤더를 새로운 헤더로 교체한 후에, 이 채널을 추출하여 ATM 네트워크를 통해 전송한다. 만일 이와 같은 시도가 성공적이지 못하면, 룩-업 테이블에서 그 셀의 VPI 값만이 참조된다. 그 다음에, 셀은 새로운 VPI 값을 가지고 룩-업 테이블내의 어드레스에 표시된 가상 경로 스위치의 출력 단자로부터 ATM 네트워크를 통해 전송된다. 달리 말하면, 본 발명은 VPI 룩-업 테이블의 엔트리보다, 결합된 룩-업 테이블에 대한 엔트리에 우선 순위를 제공한다.
이러한 구성의 단순성 및 잇점은, 룩-업 테이블이 추출될 가상 채널당 하나의 잉여 엔트리만을 포함할 필요가 있다는 점이다. 본 발명의 구성의 가상 경로 스위치의 개별적인 가상 채널을 절단하는 종래의 방법, 즉 전체 가상 경로를 개별적인 모든 가상 채널들로 분할하며, 다음에 가상 경로 스위치에서 절단되지 않을 가상 채널들을 새로운 가상 경로로 재결속(re-bundle)하여 ATM 네트워크를 통해 전송하는 종래의 방법보다 훨씬 적은 메모리를 포함된다. 이와 같은 공지된 방법은, “종단된” VP의 모든 가상 채널들의 VCI 값들이 룩-업 테이블에 저장될 것을 필요로 한다. 본 발명은 이와 유사한 기능을 수행하기 위해 가상 채널 스위치들에 의해 사용되는 모든 VPI 와 VCI 어드레스들의 완전한 룩-업 테이블을 구비할 필요 없이, VP 스위치가 VC 스위치로서 사용될 수 있도록 VP 스위치를 수정한다.
또 다른 일면에서, 본 발명은 가상 경로 스위치를 통과하는 가상 경로에 가상 채널을 도입하거나 또는 “부가”하기 위한 방법 및 장치를 포함한다. 이 동작은 상기한 가상 경로로부터 가상 접속을 추출하는 것과 반대되는 것으로 볼 수 있다. 이와 같이, 본 발명의 양쪽 측면을 조합하게 되면, VP 스위치를 통과하는 ATM 셀에 대한 완전한 ADD/DROP이 제공되게 된다. 가상 채널 접속을 부가하기 위한 방법 및 장치에 대한 상세한 설명은 도면들과 관련하여 이하에 기술되는 본 발명의 실시예의 상세한 설명으로부터 분명하게 될 것이다.
본 발명의 이들 측면들과 바람직한 실시예, 및 다른 목적 및 잇점들은 첨부된 도면을 참조하여 이하의 예시적인 실시예들의 상세한 설명을 읽으면 가장 잘 알 수 있을 것이다.
[도면의 간단한 설명]
제1도는 ATM 표준에 따른 ATM 셀의 헤더의 간략화된 다이어그램.
제2도는 ATM 표준에 따른 가상 채널 스위치와 접속과 함께 가상 경로 스위치와 접속을 도시한 도면.
제3(a)도 내지 제3(c)도는 본 발명에 따른 가상 경로 스위치에 저장되어 있는 룩-업 테이블과 데이터베이스를 나타낸 도면.
제4도는 본 발명에 따른 일실시예의 기본적인 구성 요소들을 나타낸 도면.
[실시예]
제3(a)도 내지 제3(c)도를 참조하면, 본 발명에 따라 스위치에 저장될 수 있는 일단의 테이블과 데이터베이스가 도시되어 있다. 이들 테이블은 실제의 ATM 네트워크에서의 경우보다 보다 적은 자리수를 갖는 어드레스를 갖게 함으로써 간단화되어 있다.
제3(a)도는 셀의 가상 채널 표시기(VCI)와 함께 가상 경로 표시기(VPI)를 사용하여 액세스 되는 룩-업 테이블을 도시한다. 이를 이하에서는 “VPI/VCI” 테이블이라고 한다. 이 VPI/VCI 테이블은, ATM 표준에 따라 ATM 네트워크의 가상 경로 스위치에 포함되도록 예상된 것은 아니다.
본 발명의 이 실시예에 따르면, VPI/VCI 테이블은 이 가상 경로 스위치에서 ATM 네트워크로부터 추출되어야만 하는 개개의 가상 채널들과 동일한 수의 엔트리를 포함한다. 도시된 일례에서는, 추출되어야만 하는 두 개의 가상 채널, 즉, 셀들이 그 VPI로서 001의 값 그리고 VCI로서 004의 값을 갖는 채널과, VPI가 001의 값을 그리고 VCI가 006의 값을 갖는 채널이 존재한다. 설명의 편의상, 테이블에 사용되는 어드레스는 VPI 와 VCI를 하나의 6자리 수로 조합한 것으로 도시되어 있다. 그러나, VPI와 VCI 수의 많은 다른 조합 방식들이 사용될 수 있다.
VPI/VCI 테이블의 각 어드레스 밑에 보유된 인덱스 번호는 임의의 형태를 취할 수 있다. 이 숫자는 단지 제3(c)도에 도시된 데이터베이스에서의 위치에 대한 포인터 또는 어드레스이다.
제3(b)도는 셀의 가상 경로 표시기(VPI)만을 사용하여 액세스되는 룩-업 테이블을 도시한다. 이하에서는 이 테이블을 “VPI”룩-업 테이블이라고 한다. 이 테이블은 ATM 표준에 따라 예상된 가상 경로 스위치의 기능에 기여하는 것으로 볼 수 있다. 이 테이블은 네트워크를 통과하는 모든 가상 경로들의 VPI 값들에 대한 엔트리를 포함하고 있다. 이 경우에, 가상 경로 스위치를 통과하는 5개의 가상 경로가 존재하고, 이들에 001에서 005의 번호가 부여된 것으로 가정한다. 이들 VPI 값중 단지 하나만을 갖는 많은 개별적인 가상 채널들이 존재할 수 있다는 것을 알아야 한다. 그러나, 이것은 이들 채널이 스위치에서 추출되지 않는 경우에는 어떻게 그 채널들을 네트워크를 통해 다이렉트 하는지를 결정하는데 있어 중요하지 않다. 따라서, 제3(b)도의 테이블은 인덱싱 스킴(indexing scheme)에 어떠한 VCI 번호도 포함하고 있지 않다. 제3(b)도에 도시된 VPI 테이블은 각 어드레스 밑에 제3(c)도의 데이터베이스내의 어드레스를 참조하는 인덱스 번호를 갖는다.
제3(c)도는 데이터베이스를 도시한다. 이 데이터베이스는 가상 경로 스위치에 의해 수신된 셀을 처리하기 위한 연관된 정보 또는 명령어를 포함한다. 이 연관된 정보는 제3(a)도의 테이블 또는 제3(b)도의 테이블 중의 어느 하나에서 발견되는 인덱스 번호를 어드레스로서 사용하여 액세스된다. 테이블 내의 연관된 정보는, ATM 네트워크를 통해 전송될 셀들에 대한 스위치의 출력 포트에 관한 정보뿐만 아니라 새로운 VPI 와 VCI 값들을 포함하도록 간략화 되어 있다. 통상적으로, 제3(a)도의 테이블에 표시된 VCI, 즉 드롭하는 것으로 표시된 가상 채널들의 경우, 새로운 VCI/VPI가 제공되고, 영향을 받은 셀들이 ATM 네트워크를 통해 전송되게 한다. 그러나, 본 발명은 ATM 네트워크내의 다른 노드로 셀들을 보내는데 필요한 것과는 다른 명령어를 사용하는 것을 고려하고 있다. 이들 명령어들은 제3(c)도의 데이터베이스에서 “(추출)”로 표시되어 있다. 이들 값은 가상 경로 스위치에서 추출될 가상 채널들에 속해 있는 셀들이 이용할 수 있다. 이것의 정확한 형태는 가상 채널에 대해 무엇이 행해지느냐에 달려 있을 것이다. 추출된 가상 채널의 셀들은 예를 들면 단순히 국부적으로만 사용될 수 있다.
제4도는 본 발명에 따른 장치의 동작 상의 일 실시예를 도시한다. 메모리 블록(431-433)은 제3도와 관련하여 이상에서 논의한 테이블을 저장하는 것으로 도시되어 있다. 조합된 VCI/VPI 테이블은, 바람직하게는 가능한 많은 수의 엔트리들 중에서 선택된 비교적 적은 수의 엔트리들을 처리할 수 있도록 해주는 연상 메모리(associative memory)로서 구현된다. 이 장치는 셀들의 헤더를 셀 데이터 버스(40)에 의해 운반되는 데이터 스트림으로 추출 및 삽입하기 위한 부분(41,42)를 구비한다. 메모리 수단으로서의 이들 부분은 대체로 공지되어 있다. 본 발명은 엔트리가 룩-업 테이블(431,432) 모두에서 발견된 경우에는, 조합된 VCI/VPI 테이블(431)에서 발견된 인덱스에 효과적으로 우선 순위를 부여하기 위한 수단(44)을 부가한다. 우선 순위 회로(44)는 적당한 논리 게이트, 래치, 및/또는 프로그램가능 디바이스에 의해 용이하게 구현될 수 있다. 상기한 실시예 에서는, 엔트리 발견 라인(entry found line)(EF1, EF2)가 모두 하이(high)이면 게이트(440)가 래치 (441)를 제어하여, 테이블(431)의 인덱스가 데이터베이스(433)을 어드레스하게 한다. 우선 순위 회로(44)의 정확한 진리표는 다음과 같다:
Figure kpo00001
분명히 말하면, 제3도와 제4도와 관련하여 상기한 실시예는 본 발명의 한 변형례를 나타낸 것에 불과하다. 상세히 말하면, 테이블들과 데이터베이스 중에 보유된 정보의 정확한 할당은 변할 수 있다. 그러나, 셀의 헤더내의 VPI 와 VCI 데이터 값들에 근거하여, 추출될 가상 채널의 착신 셀을 인식할 수 있게 하는 정보를 스위치가 포함하고 있는 것이 중요하다. 또한, 이들 셀들에 대해서만 VPI 와 VCI 데이터 모두가 스위치에 보유될 필요가 있는 것도 중요하다. 이것은 종래 기술로부터 공지된 가상 경로 스위치와 가상 채널 스위치 모두의 데이터 구비조건과는 대조적인 것이다. VPI 와 VCI 값을 테이블과 데이터베이스에 보유된 값들과 비교하는데 사용되는 단계들의 시퀀스도 변할 수 있다.
제3도와 제4도와 관련하여 설명한 본 발명의 구성은 ATM 네트워크로부터 가상 채널을 추출하는 것을 도시한다. 그러나, 본 발명은 하나 이상의 가상 채널을 ATM 네트워크에 삽입할 수도 있다. 본 발명의 실시예는, 예를 들면 로컬 소오스(local source)가 가상 경로 스위치의 위치에서 가상 채널을 삽입하기를 원하거나, 또는 가상 경로 스위치의 사이트에서 다른 ATM 네트워크로부터의 접속으로 결합시키기를 원할 때에 유용할 것이다.
ATM 네트워크내로 가상 채널을 삽입하기 위해서는, 그 가상 채널의 각 셀의 헤더에 ATM 네트워크를 통과하는데 필요한 VPI 와 VCI 값을 제공하고, 이를 가상 경로 스위치의 적당한 출력 포트를 통해 ATM 네트워크로 귀환시킬 필요가 있다. 이 모든 정보는 제3(c)도에 도시된 형태의 데이터베이스에 저장될 수 있다. 데이터베이스에의 액세스는, 제3(a)도의 테이블과 유사한 방식으로 인덱스 번호를 만들지만 네트워크에 부가될 가상 채널의 기존의 VPI 와 VCI 값 또는 유사한 식별 파라메타에 의해 인덱스 되는 룩-업 테이블을 통해 이루어질 필요가 있다.

Claims (4)

  1. 비동기 전송 모드(ATM) 스위치에 있어서, 셀 스위칭 정보를 위한 복수의 기억 장소를 갖는 제1 룩-업 테이블 - 상기 각각의 기억 장소는 가상 경로 식별자(VPI)와 가상채널 식별자(VCI) 값의 특정 조합에 의해 어드레스에 가능함 - ; 셀 스위칭 정보를 복수의 기억 장소를 갖는 제2 룩-업 테이블 - 상기 기억장소의 각각의 특정 VPI 값에 의해 어드레스 가능함 - ; 상기 제1 룩-업 테이블에 처리되는 셀 내의 VPI 및 VCI 값의 조합에 의해 어드레스 가능한 기억장소를 가지고 있는 지의 여부를 판정하고, 동시에 상기 제2 룩-업 테이블이 동일한 셀 내의 VPI 값에 의해 어드레스 가능한 기억 장소를 포함하고 있는지의 여부를 판정하기 위한 어드레싱 서브시스템 ; 상기 제2 룩-업 테이블 내의 어드레스 가능한 기억 장소의 검출에 응답해서, 상기 제1 룩-업 테이블에 포함된 셀 스위칭 정보를 선택하고, 어드레스 가능한 기억 장소가 상기 제1 룩-업 테이블에서 검출되지 않는 경우에만 상기 제2 룩-업 테이블에 포함된 셀 스위칭 정보를 선택하는 우선 순위 로직; 및 상기 우선 순위 로직에 의해 선택된 상기 셀 스위칭 정보를 사용하여 상기 수신된 셀을 처리하기 위한 셀 처리 로직을 포함하는 비동기 전송 모드 스위치.
  2. 제1항에 있어서, 상기 제1 및 제2 룩-업 테이블에 기억된 상기 셀 스위칭 정보는 인덱스 값을 포함하고, 상기 스위치는 상기 인덱스 값을 사용하여 어드레스 가능한 복수의 기억 장소를 갖는 데이터베이스를 더 포함하고, 상기 데이터베이스 기억 장소의 각각은 특정 가상 경로 또는 가상 채널을 따라 처리되고 있는 상기 셀을 다이렉트(directing)하기 위한 데이터를 포함하는 비동기 전송 모드 스위치.
  3. ATM 스위치에 사용하기 위해, 셀이 이동하는 가상 경로로부터 특정 가상 채널 식별자(VCI)를 갖는 ATM 셀을 분리하는 방법에 있어서, 상기 셀의 VPI(가상 경로 식별자)와 VCI 필드의 내용을 동시에 조사하는 단계; 상기 조사 단계의 결과를 사용하여 제1 및 제2 룩-업 테이블을 병렬로 어드레스 하는 단계; 상기 셀이 상기 VPI 및 VCI 필드에 비제로(non-zero) 값을 가지고 있는 것으로 밝혀지면, 상기 VPI 와 VCI 값 모두를 사용하여 상기 제1 룩-업 테이블로부터 셀 스위칭 정보를 추출하는 단계; 상기 셀이 상기 VPI 필드에만 비제로(non-zero) 값을 가지고 있는 것으로 밝혀지면, 상기 VPI 값을 사용하여 상기 제2 룩-업 테이블로부터 셀 스위칭 정보를 추출하는 단계; 및 상기 추출된 셀 스위칭 정보를 사용하여 상기 셀을 목적지로 다이렉트하는 단계를 포함하는 ATM 셀 분리 방법.
  4. 제3항에 있어서, 특정 VCI 값을 갖는 셀들이 하나 이상의 가상 경로를 갖는 스위치에 삽입되는 것을 가능하게 하는 단계를 더 포함하되, 상기 단계가 VCI 와 VPI 값의 특정 조합을 사용하여 어드레스 가능한 복수의 기억 장소 - 상기 기억 장소의 각각은 셀 스위칭 정보를 포함함 -를 갖는 룩-업 테이블을 수립하는 단계; 삽입하는데 이용가능한 셀 내의 VCI 와 VPI 값에 의해 어드레스 가능한 기억 장소를 탐색하는 단계; 및 임의의 셀에 기억된 정보에 따라 상기 셀을 처리하는 단계를 포함하는 ATM 셀 분리 방법.
KR1019970704488A 1995-01-26 1995-01-26 Atm 스위칭 방법 및 장치 KR100265151B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1995/000276 WO1996023391A1 (en) 1995-01-26 1995-01-26 Method and apparatus for atm switching

Publications (1)

Publication Number Publication Date
KR100265151B1 true KR100265151B1 (ko) 2000-09-01

Family

ID=8165947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704488A KR100265151B1 (ko) 1995-01-26 1995-01-26 Atm 스위칭 방법 및 장치

Country Status (6)

Country Link
US (1) US6044077A (ko)
EP (1) EP0806122B1 (ko)
JP (1) JP3035868B2 (ko)
KR (1) KR100265151B1 (ko)
DE (1) DE69518545D1 (ko)
WO (1) WO1996023391A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2759227B1 (fr) * 1997-02-04 1999-04-16 Fihem Procede pour associer des donnees a des cellules atm
US7593321B2 (en) * 1997-02-11 2009-09-22 Cisco Technology, Inc. Method and system for a local and fast non-disruptive path switching in high speed packet switching networks
FR2764757B1 (fr) * 1997-06-13 1999-08-27 Thomson Csf Procede de traduction d'un en-tete de cellule pour commutateur atm
US6810040B1 (en) 1997-12-22 2004-10-26 Cisco Technology, Inc. Method and apparatus for configuring network devices
US6700890B1 (en) 1997-12-22 2004-03-02 Cisco Technology, Inc. Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks
US6320858B1 (en) * 1998-05-20 2001-11-20 General Dynamics Government Systems Corp. Asynchronous transfer mode switch with logical multicasting
GB9909539D0 (en) * 1999-04-27 1999-06-23 Ncipher Corp Limited Data storage and retrieval
TW472208B (en) * 2000-07-03 2002-01-11 Nat Science Council An indexing method for mapping multiple segments of coded fields into a table-structure field
US6868085B1 (en) 2000-10-27 2005-03-15 Telefonaktiebolaget Lm Ericsson (Publ) Method for parallel searching a look-up table
JP4460195B2 (ja) * 2001-08-06 2010-05-12 株式会社日立製作所 パケット転送装置およびルーティング制御装置
KR20030043247A (ko) * 2001-11-27 2003-06-02 (주)아이앤씨테크놀로지 Atm 연결식별자 관리장치 및 방법
GB2385233B (en) * 2002-02-07 2004-04-21 3Com Corp Network switch with parallel working of look-up engine and network processor
US7286497B2 (en) 2002-06-28 2007-10-23 Harris Corporation Look up table for QRT
US8213428B2 (en) * 2003-07-24 2012-07-03 International Business Machines Corporation Methods and apparatus for indexing memory of a network processor
JP4608936B2 (ja) * 2004-04-28 2011-01-12 パナソニック株式会社 通信方法および通信装置
US8521736B2 (en) * 2005-10-26 2013-08-27 Dassault Systemes Enovia Corp. Managing hierarchies of components
US7809970B2 (en) * 2007-08-27 2010-10-05 International Business Machines Corporation System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture
US8140731B2 (en) 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture
US7958183B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8185896B2 (en) 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US7822889B2 (en) * 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US7904590B2 (en) 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US7769891B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture
US7769892B2 (en) 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US7840703B2 (en) * 2007-08-27 2010-11-23 International Business Machines Corporation System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture
US7793158B2 (en) * 2007-08-27 2010-09-07 International Business Machines Corporation Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture
US8108545B2 (en) 2007-08-27 2012-01-31 International Business Machines Corporation Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture
US7958182B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture
US7827428B2 (en) 2007-08-31 2010-11-02 International Business Machines Corporation System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7921316B2 (en) 2007-09-11 2011-04-05 International Business Machines Corporation Cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7779148B2 (en) 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US20090198956A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US8077602B2 (en) * 2008-02-01 2011-12-13 International Business Machines Corporation Performing dynamic request routing based on broadcast queue depths
US8417778B2 (en) * 2009-12-17 2013-04-09 International Business Machines Corporation Collective acceleration unit tree flow control and retransmit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249178A (en) * 1990-07-26 1993-09-28 Nec Corporation Routing system capable of effectively processing routing information

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515422C2 (sv) * 1993-03-10 2001-07-30 Ericsson Telefon Ab L M Etiketthantering i paketnät
US5450406A (en) * 1993-04-20 1995-09-12 Kabushiki Kaisha Toshiba ATM communication system with high speed connection-less service function
US5408472A (en) * 1993-09-20 1995-04-18 Motorola, Inc. Device and method for cell processing in cell relay nodes
US5467349A (en) * 1993-12-21 1995-11-14 Trw Inc. Address handler for an asynchronous transfer mode switch
US5504743A (en) * 1993-12-23 1996-04-02 British Telecommunications Public Limited Company Message routing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249178A (en) * 1990-07-26 1993-09-28 Nec Corporation Routing system capable of effectively processing routing information

Also Published As

Publication number Publication date
JPH10502787A (ja) 1998-03-10
WO1996023391A1 (en) 1996-08-01
EP0806122A1 (en) 1997-11-12
US6044077A (en) 2000-03-28
EP0806122B1 (en) 2000-08-23
JP3035868B2 (ja) 2000-04-24
DE69518545D1 (de) 2000-09-28

Similar Documents

Publication Publication Date Title
KR100265151B1 (ko) Atm 스위칭 방법 및 장치
US6034958A (en) VP/VC lookup function
JP3602184B2 (ja) Atmスイッチ装置の回線接続装置のための回路装置
US5394393A (en) Method for the routing of a packet of data in a digital transmission network
US5815737A (en) Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range
US6044079A (en) Statistical packet discard
EP0998162A2 (en) Memory for searching information through prefix analysis, for nodes of high speed communication networks
EP0441787A1 (en) MESSAGE MEDIA FOR TRANSMITTING CELLS DIVIDED INTO SUBCELLS.
US5719864A (en) Logical channel resolution in asynchronous transmission mode communication systems
US20020116514A1 (en) Message system for asynchronous transfer mode
JPH10126412A (ja) Atmリンクを通じてatmセルを伝送する方法及びシステム
US6457001B1 (en) Method and apparatus for data retrieval
US6327261B1 (en) Translation process for an ATM cell header
US6556570B1 (en) Method for translating an ATM switch cell header
US6246686B1 (en) Method for associating data with ATM cells
US6356552B1 (en) Method by which sets of values representing various parameters can be allocated to addresses
KR960011972B1 (ko) 가상채널과 가상경로를 동시에 처리할 수 있는 헤더변환장치 및 방법
US6868085B1 (en) Method for parallel searching a look-up table
JPH0969839A (ja) Atm交換機及びatm交換機におけるvpi・vciの管理方法
JP3821854B2 (ja) Atm交換システムでのアドレス低減方法
KR100260902B1 (ko) 에이티엠 셀 연결 맵핑 장치
JP3141870B2 (ja) 識別子変換方法及び識別子変換回路
KR100258565B1 (ko) 비동기 전송 모드의 채널 정보 탐색 장치
KR100275486B1 (ko) 비동기 전송 방식 시스템에서의 수신된 셀이 속한 가상 연결 테이블의 번지를 찾는 테이블 룩업 방법
KR0132939B1 (ko) 에이티엠(atm) 가상경로/가상채널 교환시스템에서의 오에이엠(oam) 셀 구별 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee