JPH10502787A - Atm交換のための方法および装置 - Google Patents

Atm交換のための方法および装置

Info

Publication number
JPH10502787A
JPH10502787A JP8522565A JP52256596A JPH10502787A JP H10502787 A JPH10502787 A JP H10502787A JP 8522565 A JP8522565 A JP 8522565A JP 52256596 A JP52256596 A JP 52256596A JP H10502787 A JPH10502787 A JP H10502787A
Authority
JP
Japan
Prior art keywords
vpi
virtual
cell
virtual path
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8522565A
Other languages
English (en)
Other versions
JP3035868B2 (ja
Inventor
ルイテン、ロナルド、ペーター
ウエブ、デヴィッド、ジョン
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH10502787A publication Critical patent/JPH10502787A/ja
Application granted granted Critical
Publication of JP3035868B2 publication Critical patent/JP3035868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 ATMネットワーク内で使用するためのスイッチを開示する。このスイッチは、ATM規格により機能する仮想パス・スイッチで通常使用可能なものを上回る機能を実行するように設計されている。本発明によるスイッチは、仮想パス識別子(VCI)によって示される特定の個々の仮想チャネルの通信セルを識別できるようにするためのデータが参照テーブル(431〜433)に格納されているが、このようなセルはその仮想パス・インジケータ(VPI)を基礎として区別することはできない。この識別は、その仮想パス・インジケータのみに基づいて着信通信セルを転送する通常のステップの前に試みる。優先権回路(44)により、複合VPI/VCIに関連する項目に対してVPIのみに関連するものより上の優先権が確実に与えられる。このスイッチは、それを通過する個々の仮想チャネルのセルを抽出することができる。また、これは仮想チャネルをATMネットワークに挿入することもできる。

Description

【発明の詳細な説明】 ATM交換のための方法および装置 非同期転送モード(以下ATMという)ネットワークは、ネットワーク内に交 換点を有する。このような交換点が実行する「交換」は、実際は、その交換点が 受信した通信をネットワーク内の追加リンクに伝えるアクションである。このよ うな交換アクションは、ATMネットワーク内で通信を移動させるための手段で ある。本発明の方法および装置は、ATMネットワーク内の任意の交換点である タイプの交換動作を実行する方法に関する。 発明の背景 ATMシステムは、ATMネットワークとその構成要素との互換性を確保する ための広く受け入れられた1組の規格を有する。ATMシステムを熟知するため には、「ATM(broadband-ISDN)a technical overview」という書籍(資料番号G G24-4330-00)を参照されたい。 ATM規格は、以下に示すATM通信の基本特性を定義する。 − すべてのディジタル情報はセル(以下単純に「セル」という)に変換され る。このようなセルは伝送媒体を介して転送される。 − 各セルは固定データ長を有する。セルは、5バイトのヘッダと48バイト の情報フィールドとから構成される。ヘッダの一部分は、「仮想パス識別子」( 以下「VPI」という)というデータを伝達する。ヘッダの他の部分は、「仮想 チャネル識別子」(以下「VCI」という)というデータを伝達する。 第1図(先行技術)は、VPIおよびVCIに属すものとして認識されている ヘッダの各部分を示している。ATMネットワーク内の所与の点では、「GFC 」(総称フロー制御)というヘッダの領域もVPIの一部分として解釈される。 − ATMネットワーク内でセルがたどるパスは一連の「参照テーブル」によ って定義されるが、この参照テーブルはネットワークの交換点に事前配置されて いる。このような参照テーブルは、セルが交換点に到着したときに参照すべき経 路指定情報を含んでいる。 − ATMネットワークには、「仮想チャネル・スイッチ」という何らかの交 換点がある。「仮想チャネル・リンク」はATMネットワーク内の2つの連続仮 想チャネル・スイッチ間のリンクである。「仮想チャネル接続」(VCC)は特 定の1組の仮想チャネル・リンクから構成される、ATMネットワーク内の経路 である。このような仮想チャネル接続の一例は、ATMネットワーク内の通信の 起点から2つまたはそれ以上の仮想チャネル・リンクを介してATMネットワー ク内の通信の宛先までの経路である。仮想チャネル「接続」は ここではATMネットワーク内の経路を意味するのであって、接続を行うアクシ ョンを意味するものではないことを明確に理解されたい。 ATMネットワーク内の仮想チャネル・スイッチで行われる交換アクションは 、セルのヘッダのVPIフィールドとVCIフィールドの両方のデータに応じて 行われる。 − ATMネットワークには、「仮想パス・スイッチ」という何らかの交換点 もある。「仮想パス・リンク」はATMネットワーク内の2つの連続仮想パス・ スイッチ間のリンクである。1つの仮想チャネル・リンク内には複数の仮想パス ・スイッチが存在する可能性がある。「仮想パス接続」(VPC)は特定のセル が従う複数の仮想パス・スイッチを通る経路である。ATMネットワーク内の仮 想パス・スイッチで行われる交換アクションは、セルのヘッダのVPIフィール ド内のデータのみに応じて行われる。要するに、1つのVPIは複数のVCIを バンドルするものである。 先行技術の第2図は、層モデルを使用してVPおよびVC交換の違いを示すも のである。このモデルの最低レベルは物理層、すなわち、信号の交換が行われる 層から構成される。仮想パス接続層(ATM VP)は、物理層上に搭載される ものと見なすことができる。仮想パス接続はVPCとマークする。仮想チャネル 接続層(ATM VC)は第3の層と見なすことができる。仮想チャネル接続は VCCとマークする。第2図の単純化したネットワーク内のセルの起点はORI G とマークし、その宛先はDESTとマークする。第2図では、いくつかのスイッ チが仮想チャネル・スイッチまたは仮想パス・スイッチのいずれかとして機能で きる場合でも、仮想チャネル交換と仮想パス交換がATM階層内の別々の層にな ることが分かる。しかし、VC/VPの標準動作は、VP全体を終了し、それに 含まれるすべてのVCをリダイレクトすることによる場合を除き、VPC層から VCC層に渡るための手段を一切予測していない。 本発明を正確に理解するためには、交換点に格納された参照テーブルの機能を 検討すると同様に有益であると思われる。 セルはATMネットワークへのその入口点から始まり、所与の値がそのヘッダ のVPIデータ・フィールドに格納されている。セルが第1の仮想パス・スイッ チに達すると、このスイッチはヘッダ内のVPIを読み取る。次にVPIの値を 直接または間接的に使用して、仮想パス・スイッチ内に保持されている参照テー ブルに位置するアドレスを引き出す。次に参照テーブル内のその特定のアドレス で検出されたデータ値は、元のVPIの代わりにセルのヘッダに入る。また、セ ルの送信元になる仮想パスからの特定の出口ポートは、参照テーブル内の同じア ドレスに格納されている値によって決定される。次にセルは第1の仮想パス・ス イッチからさらにATMネットワークを介して送信され、そのVPI値は仮想パ ス・スイッチによって変更されている。仮想パス接続内の各後続仮想パス・スイ ッチでは、これと同様の交換アクション が行われる。すなわち、そのスイッチに到着したときのセル内のVPIの値が参 照テーブルでアクセスされ、そのアドレスの元に参照テーブルに格納されている 値がセルのヘッダ内のVPIデータ・フィールドに挿入されてから、さらにネッ トワークを介してセルを送信する。したがって、様々な交換点にある参照テーブ ルに格納されている値がATMネットワーク内のセルの経路を決定する。 参照テーブル内のアドレスとしてVPI値を使用することができるが、テーブ ル内の特定の項目を検出するための他の配置も企図することができる。着信セル のVPI値によって、そのセルを方向付ける方法を仮想パス・スイッチに指示す るような格納情報の位置に確実に至ることだけが重要である。特に、この説明に おいて後で示す例では、上記の参照テーブルを1つずつ順に使用すべき別々のテ ーブルに分割する。 定義によれば、同じVPIを有するすべてのセルは1つの仮想パス・スイッチ でまとめて交換される。すなわち、このようなセルはそのVCI値とは無関係に 同一の新しいVPIによってすべての送信される。したがって、VCIの値が異 なる複数のセルは同じ仮想パス接続をたどることができる。その結果、仮想パス 接続は、効果的に1つの仮想チャネル接続バンドルになると見なすことができる 。 一般に、そのスイッチへの各入力ポートごとに仮想パス・スイッチ内に特定の 参照テーブルが1つずつ存在することになる。したがって、そのヘッダ内に1つ の特定のVPI値を 有し、1つの特定の入力ポートにあるスイッチに到着したセルは、別の入力ポー ト上の同じ仮想パス・スイッチに到着した同じVPI値を有するセルと同じ出力 ポート上に必ずしも送信されるわけではない。 仮想チャネル・スイッチで行われる交換アクションは、まとめてVPIおよび VCIデータ・フィールドの値に応じてアクセスされる項目を有する参照テーブ ルを参照することを含む。可能なVPアドレスとVCアドレスの数を比較すると 、VCスイッチの方が必要な参照テーブル数が多く、したがって、必要なメモリ 容量が大幅に多くなることは明白である。実際には、VCスイッチが必要とする メモリ空間は、同じネットワーク内のVPスイッチの約千倍になる。 実際にATM規格には、ATMネットワーク内の1つの交換点が仮想パス・ス イッチと仮想チャネル・スイッチの両方として機能するのを防止するようなもの は何もない。ATMネットワーク内のこのような2重機能ノードは本発明の範囲 に含まれる。しかし、説明を簡略化するため、この説明ではこのような機能の一 方に対応するスイッチのみを扱うことにする。 VPIおよびVCIに関するATM規格は「CCITT Recommendations 1.361 an d 363」に記載されている。 ATM交換技術は数多くの特許および特許出願にも開示されている。たとえば 、米国特許第5239537号には、破壊されたVPの代わりに代替VPを使用 するための手段およ び方法が記載されている。ミヤケに付与された米国特許第5271010号には 、VPIとVCLすなわち、ATMセルのヘッダに付加された28ビット・アド レス全体を変換するための変換器が記載されている。この変換器は、複数の識別 子比較ユニットと1つのコントローラとを含む。各識別子比較ユニットは、AT Mセルに付加された識別子を格納するための入力識別子メモリと、着信ATMセ ルの識別子を入力識別子メモリ内に格納された識別子と比較するための比較器と を有する。 既知のATM規格および技術を考慮すると、VPIは同じであるがVCIが異 なるセルに選択的にアクセスするための手段を提供することが本発明の目的であ ることが分かる。より具体的には、本発明は、任意のVPスイッチにあるすべて のセル用のVPIを終了する必要なしに、このVPスイッチにあるVPIストリ ームから特定のVCIを有するセルを追加し除去するための方法および装置を提 供することを目的とする。 発明の概要 上記の目的は、特許請求の範囲に記載された特徴および要素を有する方法およ び装置によって達成される。 ATM規格によるネットワーク内の仮想パス・スイッチは、前述の交換アクシ ョンを実施する、すなわち、着信セルのVPIに対応するその参照テーブル内の アドレスを参照し、参 照テーブル内のそのアドレスから取り出した新しいVPIを備え、出力にあるセ ルを送信するものとして考えられている。 本発明は、追加の形式の交換を行う機能を仮想パス・スイッチに与えるもので ある。この交換は、そのスイッチにより経路指定中の仮想パス接続から1つまた は複数の特定の仮想チャネル接続を抽出することを含む。この抽出は、言い換え ると、VP接続から1つまたは複数の仮想チャネル接続を「取り出すこと」また は「除去すること」である。本発明による方法および装置では、スイッチの参照 テーブル内の追加メモリ容量が最小限でもこの抽出を達成する。したがって、本 発明が仮想パス・スイッチで必要とする追加のメモリ容量および消費量は、この 取出し操作を実行するより効率の低い方法と比較して、比較的少ない。 以下の特徴は、本発明の特徴であると見なすことができる。 従来のVPスイッチは、通常、別の仮想パス・スイッチに向かって別の仮想パ ス・リンク上で交換すべきセルのすべてのVPIヘッダのアドレス用の参照テー ブルを格納するためのメモリ手段を含む。このスイッチは着信セルのVPI値と VCI値の複合に基づくアドレス用の参照テーブルを含むものとさらに想定する 。VCI/VPI用の参照テーブルには、その仮想パス・スイッチで抽出すべき 1つまたは複数の仮想チャネルのアドレスが格納されている。本発明では、この ような参照テーブルが共通メモリに格納されているか、別々のメモリに格納され ているかは重要ではない。さらに、VPI 用の参照テーブルが複合VCI/VPI参照用の参照テーブルの一部であるか、 別々に実施されたものであるかは重要ではなく、それにより、より高い交換速度 を達成することができる。 仮想パス・スイッチでセルが受信されると、そのVPI値とVCI値の両方が 検査される。まず、VPIおよびVCI用の参照テーブル内の対応アドレスを検 出しようという試みが行われる。この試みが成功した場合、このセルは、その仮 想パス・スイッチにあるVCとして交換すべき、仮想チャネルの1つに属してい なければならない。すなわち、このチャネルは、参照テーブル内の項目に応じて 古いVCI/VPIヘッダを新しいものに置き換えた後、ATMネットワークに より抽出し転送される。この試みが失敗した場合、セルのVPI値だけが参照テ ーブルで調べられる。次にこのセルは、新しいVPI値を有するATMネットワ ークにより、参照テーブル内のアドレスに示された仮想パス・スイッチの出力端 子から転送される。本発明は、すなわち、VPI参照テーブルの項目により複合 参照テーブルへの複数の項目を提供する。 この配置の単純さおよび利点は、参照テーブルは抽出すべき仮想チャネル当た り1つの余分な項目を含むだけでよい点である。本発明の配置が必要とするメモ リは、仮想パス・スイッチにある個々の仮想チャネルを取り出す先行技術の方法 よりかなり少なく、仮想パス全体をその個々の仮想チャネルのすべてに分割しな ければならず、その仮想パス・スイッチ で取り出されない仮想チャネルは新しい仮想パスに再バンドルされ、ATMネッ トワークにより送信される。この既知の方法では、「終了した」VPのすべての 仮想チャネルのVCI値を参照テーブルに格納する必要がある。本発明は、それ ぞれの類似機能を実行するために仮想チャネル・スイッチが使用するすべてのV PIおよびVCIアドレスからなる完全な参照テーブルを用意せずにVCスイッ チとして使用できるようにVPスイッチを変更する。 他の態様では、本発明は、仮想パス・スイッチを通過する仮想パスに仮想チャ ネルを導入または「追加」するための方法および装置を含む。このアクションは 、上記の仮想パスから仮想接続を抽出することの反対であると見なすことができ る。したがって、本発明の両方の態様を複合すると、VPスイッチを通過するA TMセル用の完全なADD/DROPが行われる。仮想チャネル接続を追加する ための方法および装置の詳細は、添付図面に関連して以下に記載する本発明の詳 細な実施例から明らかになるだろう。 このような態様ならびに好ましい実施態様、さらにその目的および利点は、以 下に示す実施例の詳細な説明を添付図面に関連して読むと、最もよく理解される だろう。 図面の説明 以下の添付図面に関連して、本発明を以下に詳細に説明する。 第1図は、ATM規格によるATMセルのヘッダの簡略図を示している。 第2図は、ATM規格による仮想チャネル・スイッチおよび接続とともに仮想 パス・スイッチおよび接続を示している。 第3A図〜第3C図は、本発明により仮想パス・スイッチに格納された参照テ ーブルおよびデータベースを示している。 第4図は、本発明による実施例の基本要素を示している。 発明の実施態様 第3A図〜第3C図を参照すると、本発明によりスイッチ内に格納可能な1組 のテーブルおよびデータベースが示されている。これらのテーブルは、たとえば 、実際のATMネットワーク内の場合より桁数が少ないアドレスを用意すること などにより、単純化されている。 第3A図は、セルの仮想チャネル・インジケータ(VCI)とともに仮想パス ・インジケータ(VPI)を使用してアクセスされる参照テーブルを示している 。これについては、以下「VPI/VCH」テーブルという。このVPI/VC Iテーブルは、ATMネットワークの仮想パス・スイッチに含めるためにATM 規格によって予測されていない。 本発明のこの実施例により、VPI/VCIテーブルは、この仮想パス・スイ ッチでATMネットワークから抽出しなければならない個々の仮想チャネルと同 じ数の項目を含む。図示の例では、抽出しなければならない仮想チャネルが2つ ある。すなわち、そのセルがVPIとして001という値を有し、VCIとして 004という値を有するチャネルと、001というVPIと006というVCI を有するチャネルである。単純化のため、テーブルに使用するアドレスは、VP IとVCIを単一の6桁の数字に複合したものとして示されている。しかし、V PIとVCIの番号を複合する方式として多くの代替方式も使用することができ る。 VPI/VCIテーブルの各アドレスの元に保持されているインデックス番号 はどのような形式でも取ることができる。この番号は単に第3C図に示すデータ ベース内の位置を指すポインタまたはアドレスである。 第3B図は、セルの仮想パス・インジケータ(VPI)のみを使用してアクセ スされる参照テーブルを示している。このテーブルについては、以下「VPI」 参照テーブルという。このテーブルは、ATM規格が予測するように仮想パス・ スイッチの機能に貢献するものと見なすことができる。これは、ネットワークを 通過するすべての仮想パスのVPI値用の項目を含む。この場合、仮想パス・ス イッチを通過する5つの仮想パスが存在し、それらには001〜005という番 号が付けられているものと想定する。ただし、このようなVPI値の1つだけを 伴う個々の仮想チャネルが数多く存在する可能性があることに留意されたい。し かし、そのスイッチで抽出しないのであれば、ネットワークを介してこのような チャネルを方向付ける方法を決定する際に、これは重要なことで はない。したがって、テーブル3Bはそのインデックス方式にVCI番号を含ん でいない。第3B図に示すVPIテーブルは、各アドレスの元に第3C図のデー タベース内のアドレスを指し示すインデックス番号を有する。 第3C図はデータベースを示している。このデータベースは、仮想パス・スイ ッチが受信したセルを処理するための関連情報または命令を含む。この関連情報 は、テーブル3Aまたはテーブル3Bのいずれかで見つかるインデックス番号を アドレスとして使用してアクセスする。テーブル内の関連情報は、新しいVPI 値およびVCI値ならびにATMネットワークによりさらに送信されるセル用の スイッチの出力ポートに関する情報を含むものとして簡略化されている。通常、 第3A図のテーブルに示されているVCIの場合、すなわち、除去用にマークさ れた仮想チャネルの場合、新しいVCI/VPIが用意され、影響を受けるセル はATMネットによりさらに送信される。しかし、本発明では、ATMネットワ ーク内の他のノードにセルを渡すために必要なもの以外の命令を使用することを 企図している。このような命令は、第3C図のデータベースでは「(EXTRA CT)」と示されている。このような値は、仮想パス・スイッチで抽出すべき仮 想チャネルに属すセル用に用意されている。この正確な形式は、仮想チャネルで 行われることによって決まるはずである。たとえば、抽出された仮想チャネルの セルは、単にローカルで使用できるだけである。 第4図は、動作中の本発明による装置の実施例を示している。第3図に関連し て前述した諸テーブルを格納するためにメモリ・ブロック431〜433が示さ れている。複合VCI/VPIテーブルはアソシアティブ・メモリとして実現さ れていることが好ましく、これは、膨大な数の可能な項目から選ぶ比較的小さい 選択肢の処理を促進するものである。この装置は、セルのヘッダを抽出し、セル ・データ・バス40によって伝達されるデータ・ストリームに挿入するための部 分41、42を含む。メモリ手段としてのこれらの部分は基本的に既知のもので ある。本発明では、両方の参照テーブル431、432で項目が見つかった場合 に複合VCI/VPIテーブル431で見つかったインデックスに効果的に優先 権を与える手段44を追加している。この優先権回路44は、適当な論理ゲート 、ラッチ、プログラム可能デバイスによって容易に実現することができる。記載 した実施例では、行EF1、EF2で見つかった項目がともにハイであるときに テーブル431のインデックスがデータベース433をアドレス指定するように ゲート440がラッチ441を制御する。優先権回路44の正確な真理値表は以 下の通りである。 第3図および第4図に関連して前述した実施例は本発明の変形態様の1つを示 すだけであることは、極めて明白なことである。特に、テーブルとデータベース との間で保持される情報の正確な割振りは変更することができる。しかし、セル のヘッダ内のVPIおよびVCIデータ値を基礎として、抽出すべき仮想チャネ ルの着信セルを認識できるようにするための情報をスイッチが含むことは重要で ある。また、このようなセルの場合のみ、VPIデータとVCIデータの両方を スイッチ内に保持する必要があることも重要である。これは、先行技術により既 知の仮想パス・スイッチと仮想チャネル・スイッチの両方のデータ要件とは対照 的である。VPI値およびVCI値をテーブルおよびデータベース内に保持され る値と比較するために使用する一連のステップも変更することができる。 第3図および第4図に関連して前述した本発明の配置は、ATMネットワーク からの仮想チャネルの抽出を示している。しかし、本発明は、ATMネットワー クへの1つまたは複数の仮想チャネルの挿入も同様に可能である。本発明のこの 実 施例は、たとえば、ローカル・ソースが仮想パス・スイッチの位置に仮想チャネ ルを挿入したいと希望している場合、または仮想パス・スイッチのサイトで別の ATMネットワークからの接続を「接合する」ことが必要である場合に有用であ ると思われる。 仮想チャネルをATMネットワークに挿入するためには、それをATMネット ワークに通過させるためにその仮想チャネルの各セルのヘッダにVPI値および VCI値を供給し、仮想パス・スイッチの適切な出力ポートによりそれをATM ネットワークに供給することが必要である。この情報はすべて第3C図に示す形 式のデータベースに格納することができる。データベースへのアクセスは、第3 A図のテーブルの場合と同様にインデックス値を生成する参照テーブルを介して 行う必要があるが、これには、ネットワークに追加すべき仮想チャネルの既存の VPI値およびVCI値、または何らかの同様の識別パラメータによってインデ ックスが付けられる。

Claims (1)

  1. 【特許請求の範囲】 1.仮想パス識別子(VPI)および仮想チャネル識別子(VCI)用の参照テ ーブルを格納するためであって、しかも前記VPIおよびVCIに関連する情報 を格納するためのメモリ手段(431〜433)を含む非同期転送モード(AT M)交換装置において、前記識別子がATMセルのヘッダ情報の一部であり、 前記装置が、 − 複合VCI/VPIによる参照動作と着信ATMセルのVPIのみの参照 動作を同時または順次実行するための手段と、 − 複合VCI/VPIによる前記参照動作で見つかった項目に対してVPI のみの参照動作で見つかった項目より上の優先権を与えるための優先権手段(4 4)とを特徴とする、非同期転送モード交換装置。 2.前記メモリ手段の機能が、 − インデックス番号を生成し、セルの仮想パス・インジケータと仮想チャネ ル・インジケータとをまとめて使用することによってアドレス指定される、第1 の参照テーブル(431)を格納するための手段と、 − インデックス番号を生成し、セルの仮想パス・インジケータのみを使用す ることによってアドレス指定される、第2の参照テーブル(432)を格納する ための手段と、 − 第1または第2のいずれかの参照テーブルから得られるインデックス番号 を使用してアドレス指定され、特定の仮想パスまたは特定の仮想チャネルのいず れかの通信セルの受信時に使用すべき命令を各アドレスに格納する、データベー ス(433)を格納するための手段とに分割されることを特徴とする、請求項1 に記載の装置。 3.ATM交換装置において、単一仮想パス(VP)から1つまたは複数の個々 の仮想チャネル(VC)を取り出すことを可能にする方法であって、 a)そのスイッチで選択的に処理すべきセルを含む前記個々の仮想チャネルの それぞれについて前記特定のスイッチ内に位置する参照テーブル内の項目を引き 出して格納するステップであって、このような項目が前記個々の仮想チャネルの セルの仮想パス識別子と仮想チャネル識別子の両方を使用してアクセス可能であ るステップと、 b)スイッチによって通信セルを受信したときに、そのセルの仮想パス識別子 と仮想チャネル識別子の両方に対応する参照テーブル内の項目をシークするステ ップであって、このような項目が見つかった場合に、その項目の元で見つかった 情報に応じてセルを処理するステップと、 c)それ以外の場合に、セルの仮想パス識別子に対応する項目の元に参照テー ブル内に格納されている情報に応じてATMネットワークによりセルを経路指定 するステップとを含むことを特徴とする方法。
JP08522565A 1995-01-26 1995-01-26 Atm交換のための方法および装置 Expired - Fee Related JP3035868B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1995/000276 WO1996023391A1 (en) 1995-01-26 1995-01-26 Method and apparatus for atm switching

Publications (2)

Publication Number Publication Date
JPH10502787A true JPH10502787A (ja) 1998-03-10
JP3035868B2 JP3035868B2 (ja) 2000-04-24

Family

ID=8165947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08522565A Expired - Fee Related JP3035868B2 (ja) 1995-01-26 1995-01-26 Atm交換のための方法および装置

Country Status (6)

Country Link
US (1) US6044077A (ja)
EP (1) EP0806122B1 (ja)
JP (1) JP3035868B2 (ja)
KR (1) KR100265151B1 (ja)
DE (1) DE69518545D1 (ja)
WO (1) WO1996023391A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2759227B1 (fr) * 1997-02-04 1999-04-16 Fihem Procede pour associer des donnees a des cellules atm
US7593321B2 (en) * 1997-02-11 2009-09-22 Cisco Technology, Inc. Method and system for a local and fast non-disruptive path switching in high speed packet switching networks
FR2764757B1 (fr) * 1997-06-13 1999-08-27 Thomson Csf Procede de traduction d'un en-tete de cellule pour commutateur atm
US6700890B1 (en) 1997-12-22 2004-03-02 Cisco Technology, Inc. Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks
US6810040B1 (en) 1997-12-22 2004-10-26 Cisco Technology, Inc. Method and apparatus for configuring network devices
US6320858B1 (en) * 1998-05-20 2001-11-20 General Dynamics Government Systems Corp. Asynchronous transfer mode switch with logical multicasting
GB9909539D0 (en) * 1999-04-27 1999-06-23 Ncipher Corp Limited Data storage and retrieval
TW472208B (en) * 2000-07-03 2002-01-11 Nat Science Council An indexing method for mapping multiple segments of coded fields into a table-structure field
US6868085B1 (en) 2000-10-27 2005-03-15 Telefonaktiebolaget Lm Ericsson (Publ) Method for parallel searching a look-up table
JP4460195B2 (ja) * 2001-08-06 2010-05-12 株式会社日立製作所 パケット転送装置およびルーティング制御装置
KR20030043247A (ko) * 2001-11-27 2003-06-02 (주)아이앤씨테크놀로지 Atm 연결식별자 관리장치 및 방법
GB2385233B (en) 2002-02-07 2004-04-21 3Com Corp Network switch with parallel working of look-up engine and network processor
US7286497B2 (en) 2002-06-28 2007-10-23 Harris Corporation Look up table for QRT
US8213428B2 (en) * 2003-07-24 2012-07-03 International Business Machines Corporation Methods and apparatus for indexing memory of a network processor
JP4608936B2 (ja) * 2004-04-28 2011-01-12 パナソニック株式会社 通信方法および通信装置
US8521736B2 (en) * 2005-10-26 2013-08-27 Dassault Systemes Enovia Corp. Managing hierarchies of components
US7793158B2 (en) * 2007-08-27 2010-09-07 International Business Machines Corporation Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture
US8108545B2 (en) 2007-08-27 2012-01-31 International Business Machines Corporation Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture
US7769891B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture
US8140731B2 (en) 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture
US7840703B2 (en) * 2007-08-27 2010-11-23 International Business Machines Corporation System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture
US7822889B2 (en) * 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US7958182B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture
US7958183B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture
US7769892B2 (en) 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US7904590B2 (en) 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US7809970B2 (en) * 2007-08-27 2010-10-05 International Business Machines Corporation System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture
US8185896B2 (en) 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US7827428B2 (en) 2007-08-31 2010-11-02 International Business Machines Corporation System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7921316B2 (en) 2007-09-11 2011-04-05 International Business Machines Corporation Cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7779148B2 (en) 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US8077602B2 (en) * 2008-02-01 2011-12-13 International Business Machines Corporation Performing dynamic request routing based on broadcast queue depths
US20090198956A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US8417778B2 (en) * 2009-12-17 2013-04-09 International Business Machines Corporation Collective acceleration unit tree flow control and retransmit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2047891C (en) * 1990-07-26 1995-02-14 Takatoshi Kurano Routing system capable of effectively processing routing information
SE515422C2 (sv) * 1993-03-10 2001-07-30 Ericsson Telefon Ab L M Etiketthantering i paketnät
US5450406A (en) * 1993-04-20 1995-09-12 Kabushiki Kaisha Toshiba ATM communication system with high speed connection-less service function
US5408472A (en) * 1993-09-20 1995-04-18 Motorola, Inc. Device and method for cell processing in cell relay nodes
US5467349A (en) * 1993-12-21 1995-11-14 Trw Inc. Address handler for an asynchronous transfer mode switch
US5504743A (en) * 1993-12-23 1996-04-02 British Telecommunications Public Limited Company Message routing

Also Published As

Publication number Publication date
DE69518545D1 (de) 2000-09-28
WO1996023391A1 (en) 1996-08-01
EP0806122A1 (en) 1997-11-12
EP0806122B1 (en) 2000-08-23
KR100265151B1 (ko) 2000-09-01
JP3035868B2 (ja) 2000-04-24
US6044077A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
JP3035868B2 (ja) Atm交換のための方法および装置
US5764624A (en) Aim switching system and path changing method
US6034958A (en) VP/VC lookup function
US5271004A (en) Asynchronous transfer mode switching arrangement providing broadcast transmission
EP0600683B1 (en) Packet network interface
US6044079A (en) Statistical packet discard
US5745488A (en) Method and apparatus for detection of packet types in a communications network
JP3443264B2 (ja) 多段式ネットワークにおける改良されたマルチキャスト・ルーティング
EP0680235B1 (en) Channel identifier generation
JP3577188B2 (ja) 多段式ネットワークにおけるマルチキャスト・セルのバッファリング
KR0132959B1 (ko) 비동기 전달모드(atm)망에서 비연결형 데이터 서비스 제공을 위한 비연결형 서버
WO1999011005A1 (en) Independently sizable memory pages for a plurality of connection id types in a network switch
EP0441787A1 (en) MESSAGE MEDIA FOR TRANSMITTING CELLS DIVIDED INTO SUBCELLS.
CN1119059A (zh) 信息包网络中符号的处理
JPH0744545B2 (ja) Atmセル分解/組立てシステム
US5719864A (en) Logical channel resolution in asynchronous transmission mode communication systems
US6046996A (en) Identifier translation apparatus
US6327261B1 (en) Translation process for an ATM cell header
US6556570B1 (en) Method for translating an ATM switch cell header
KR960011972B1 (ko) 가상채널과 가상경로를 동시에 처리할 수 있는 헤더변환장치 및 방법
US6868085B1 (en) Method for parallel searching a look-up table
US6320858B1 (en) Asynchronous transfer mode switch with logical multicasting
Toyoshima et al. High-speed IP packet/Ethernet frame forwarding engine (CAFE) for ATM-based network router/bridge
JPH05136809A (ja) ヘツダ処理方式
WO1997004569A1 (en) Port and link identification

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees