KR100265045B1 - 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로 - Google Patents

Abstract

본 발명은 반도체 소자 내에서 사용되는 직류 전압 발생기의 신뢰성을 테스트하기 위한 레벨 검출 회로에 관한 것으로, 특히 외부 전압의 변화와 무관하게 기준 전압을 만들어 내는 회로와, 이를 입력으로 받아들이는 차동 증폭기 및 모스로 구현되는 전압 분배기에 의한 가변 출력 전압으로 결함이 발생된 직류 전압 발생기를 알 수 있도록, 외부 동작 전압의 변화에 무관하게 기준 전압을 발생시키는 기준 전압 발생 블럭(10)과 ; 상기 기준 전압 발생 블럭(10)으로부터 발생된 기준 전압을 이용하여 직류 전압의 결함을 검출하기 위한 비교 레벨을 검출하는 전압 레벨 검출 블럭(20) ; 상기 전압 레벨 검출 블럭(20)으로부터 검출된 전압의 유효 레벨을 판단하는 디코더 블럭(30) ; 및 상기 디코더 블럭(30)으로부터 출력된 전압을 분배하여 가변된 출력 전압을 발생시키는 가변 출력 전압 발생 블럭(40)으로 구비한, 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로에 관한 것이다.

Description

패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로

본 발명은 반도체 소자 내에서 사용되는 직류 전압 발생기의 신뢰성을 테스트하기 위한 레벨 검출 회로에 관한 것으로, 특히 외부 전압의 변화와 무관하게 기준 전압을 만들어 내는 회로와, 이를 입력으로 받아들이는 차동 증폭기 및 모스로 구현되는 전압 분배기에 의한 가변 출력 전압으로 결함이 발생된 직류 전압 발생기를 알 수 있도록 한, 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로에 관한 것이다.

종래의 반도체 소자에서는 반도체 소자 내에서 사용되는 각각의 직류(DC) 전압을 웨이퍼 공정이 수행되어 나올 때마다 , 각각의 직류(DC) 전압이 유효한 전압 레벨을 갖는지를 일일이 측정하여 전압 발생기들을 확인(Confirm)하여야 되었다.

따라서, 유효한 전압 발생기의 경우는 불 필요한 시간의 소모를 야기하고, 규격(SPEC)을 만족하는 여러 테스트 항목의 진행에 있어 불 필요한 시간의 소모가 많았다 .

이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 외부 전압의 변화와 무관하게 기준 전압을 만들어 내는 회로와, 이를 입력으로 받아들이는 차동 증폭기 및 모스로 구현되는 전압 분배기에 의한 가변 출력 전압으로 결함이 발생된 직류 전압 발생기를 알 수 있도록 한, 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로를 제공하는데 그 목적이 있다.

도 1 은 본 발명에 따른 개략적인 구성도,

도 2 는 도 1 에 대한 내부 구성도,

도 3 은 도 2 의 전원 입력부(11)에 대한 상세 회로도,

도 4 는 도 2 의 기준 전압 발생부(12)에 대한 상세 회로도,

도 5 는 도 2 의 백바이어스 전압 검출부(21)에 대한 상세 회로도,

도 6 은 도 2 의 제 1 직류 결함 검출부(22)에 대한 상세 회로도,

도 7 은 도 2 의 제 3 직류 결함 검출부(23)에 대한 상세 회로도,

도 8 은 도 2 의 가변 출력 전압 발생 블럭(40)에 대한 상세 회로도,

도 9 는 도 2 의 디코더 블럭(30)에 의해 "S0" 선택시 출력 전압 레벨 파형도,

도 10 은 도 2 의 디코더 블럭(30)에 의해 "S7" 선택시 출력 전압 레벨 파형도이다.

< 도면의 주요부분에 대한 부호의 설명 >

10 : 기준 전압 발생 블럭 20 : 전압 레벨 검출 블럭

30 : 디코더 블럭 40 : 가변 출력 전압 발생 블럭

11 : 전원 입력부 12 : 기준 전압 발생부

21 : 백바이어스 전압 검출부 22 : 제 1 직류 결함 검출부

23 : 제 3 직류 결함 검출부

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 외부 동작 전압의 변화에 무관하게 기준 전압을 발생시키는 기준 전압 발생 블럭(10)과 ; 상기 기준 전압 발생 블럭(10)으로부터 발생된 기준 전압을 이용하여 직류 전압의 결함을 검출하기 위한 비교 레벨을 검출하는 전압 레벨 검출 블럭(20) ; 상기 전압 레벨 검출 블럭(20)으로부터 검출된 전압의 유효 레벨을 판단하는 디코더 블럭(30) 및 ; 상기 디코더 블럭(30)으로부터 출력된 전압을 분배하여 가변된 출력 전압을 발생시키는 가변 출력 전압 발생 블럭(40)으로 구비함을 특징으로 한다.

상기 기준 전압 발생 블럭(10)은 도 2 에 도시한 바와 같이, 외부 동작 전압의 변화에 관계없이 일정한 전압을 입력하는 전원 입력부(11)와 ; 상기 전원 입력부(11)를 통하여 입력된 전압과 외부 전압을 이용하여 기준 전압을 발생하는 기준 전압 발생부(12)를 포함하여 구비한다.

상기 전압 레벨 검출 블럭(20)은, 입력된 백바이어스 전압의 유효 상태를 검출하는 백바이어스 전압 검출부(21)와 ; 상기 기준 전압 발생 블럭(10)으로부터 입력된 기준 전압에 의해 승압 전압의 결함 여부를 검출하는 제 1 직류 결함 검출부(22) 및 ; 상기 기준 전압 발생 블럭(10)으로부터 입력된 기준 전압에 의해, 상기 백바이어스 전압 검출부(21)로부터 입력된 백바이어스 전압의 결함 여부를 검출하는 제 3 직류 결함 검출부(23)를 포함하여 구비한다.

상기 디코더 블럭(30)은 상기 제 1 직류 결함 검출부(22)로부터 출력된 승압 전압(Vpp)과 제 3 직류 결함 검출부(23)로부터 출력된 백바이어스 전압(Vbb)을 두 입력으로 반전 논리곱 연산하는 낸드 게이트(NAND1 - NAND4)와 ; 상기 낸드 게이트(NAND1 - NAND4)의 출력은 역변환하는 인버터(I3 - I6)를 포함하여 구비한다.

상기 가변 출력 전압 발생 블럭(40)은 도 8 에 도시한 바와 같이, 상기 디코더 블럭(30)으로부터 출력된 스위칭 신호에 따라 기준 전압을 접지와 전압 분배하여 가변 출력 전압 레벨을 발생시키는 엔모스 트랜지스터를 포함하여 구비한다.

차동 증폭기의 입력(Input)인 기준 전압(Vref)은, 동작 전위(Vext)의 변화에 대한 기준 전압 레벨의 변화를 최소화하기 위해 출력 저항(Output Resistance)이 큰 캐스코드 전류 미러 형태(Cascode Current Mirror Type)를 사용하였다 .

회로의 동작은 도 1에서와 같이 기준 전압(Vref)에 의한 입력 전압 X, Y를 기준 전압(Vref)과 비교하여 , 이의 선택된 디코더 블럭(30)의 출력에 의한 선택된 가변 출력 전압 발생 블럭(40)내의 엔모스 트랜지스터(N)의 턴-온(Turn-On) 동작에 의해 패드(PAD)에서의 출력 전압(Output Voltage)으로 결함이 발생된 직류(DC) 전압 발생기(Voltage Generator)를 알 수 있다.

본 발명에 따른 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로의 동작 원리를 상세히 설명하면 다음과 같다.

먼저 기준 전압 발생 블럭(10)은, 외부 동작 전압의 변화에 큰 스위프 마진(Sweep Margin ; 2.3V부터 일정 기준 전압 유지, 도 9의 Vr1 참조)을 줌과 동시에 외부 동작 전압의 변화에 대한 기준 전압(Vr1)의 변화를 줄이기 위해 캐스코드 전류 미러(Cascode Current Mirror)를 사용하였다 .

전압 레벨 검출 블럭(20)의 제 1 직류 결함 검출부((22)는 도 6 에 도시한 바와 같이, 승압 전압(Vpp)의 경우 동작 전위(Vext)와 같은 포지티브 전압(Positive Voltage)이므로, 차동 증폭기의 입력 단에 엔모스 트랜지스터(N19 - N25)로 구현된 다이오드를 이용하여, 상기 엔모스 트랜지스터(N19 - N25)의 임계 전압(Vt)만큼 전압을 강하(Drop)시킨다.

한편, 상기 엔모스 트랜지스터(N19 - N25)의 임계 전압(Vt)만큼 전압을 강하(Drop)시켜 목표 레벨(Target Level) 이상이 되면, 차동 증폭기의 기준 전압(Vref)과 비교하여 " 하이 " 출력을 내 보내며, 그렇지 않은 경우는 " 로우 " 출력을 내 보낸다.

여기서, 승압 전압(Vpp)의 목표 전압 레벨(Target Voltage Level)은 동작 전위를 3.3V로 하여, 하기 수학식과 같이 목표 설정할 수 있다.

<수학식 1>

3.3V x 1.5 = 4.95V

상기 수학식을 이용하여 목표 전압 레벨을 설정한 후, 비교 전위(Vref=0.78)와 비교하기 위해 도 6 에 도시한 바와 같이, 임계 전압(Vt)이 약 0.6인 엔모스 트랜지스터(N19 - N25) 7개를 이용하여, 비교 전위와 비교할 전압 레벨(Voltage Level)을 구현하였다.

이를 식으로 표시하면,

<수학식 2>

0.6 (NMOS의 Vt) x 7개 + 0.78 (Vref) = 4.98

즉, 도 6 의 Vext는 목표 승압 전압(Vpp)으로, 이때의 입력 승압 전압(Vpp) 레벨은 4.98V 이상이 되어야 차동 증폭기의 출력이 " 하이 " 가 되어, 승압 전압(Vpp) 레벨이 유효함을 알 수 있다 .

여기서, 외부 동작 전위에 따른 승압 전압(Vpp) 레벨의 변화(예 : Vext가 3.3V일 때 Vpp는 4.95V, Vext가 2.5V일 때 Vpp는 3.75V)는, 회로 내에서 기 사용되는 승압 전압(Vpp) 레벨 검출기의 출력을 차동 증폭기의 입력으로 하여 사용할 수 있다 .

본 발명에서는, 회로 구현 및 발명의 요지 이해를 돕고자 다이오드로 전압을 강하(Drop)시켜 차동 증폭기의 입력으로 사용하였으나, 백바이어스 검출 전압(Vbb_det)과 마찬가지로 승압 전압(Vpp)도 승압 전압 검출 회로를 구현한 후, 이의 출력을 차동 증폭기의 입력으로 이용하여 전압이 유효한 지를 검출할 수 있다 .

즉, 테스트하고자 하는 동작 전위에 따른 직류 결함 검출기를 여러 개 배치(Layout)하여 사용할 수 있다 .

Vext 3.3V일때는 다이오드 7개의 직류 결함 검출기를 사용하고, Vext 2.5V 일때는 다이오드 5개(예 : 0.6 x 5EA + 0.78 = 3.78V에서 만족으로, 3.75V 보다 크다)의 직류 결함 검출기를 사용한다.

제 3 직류 결함 검출부(23)는 도 7 에 도시한 바와 같이, 백바이어스 전압(Vbb)이 입력되는 경우, 동작 전위(Vext)와 다른 네가티브 전압(Negative Voltage)이므로, 차동 증폭기의 입력단에 엔모스 트랜지스터(N29 - N32)로 구현된 다이오드를 이용하기 위해 네가티브 전압(Negative Voltage)을 포지티브(Positive)로 바꾸어 줄 필요가 있다.

따라서, 도 5 에 도시한 바와 같이 백바이어스 전압 검출부(21)에서 검출된 백바이어스 전압(Vbb)이 적정 레벨이 되면, 도 5의 출력 노드(out node)는 " 하이 " 로 출력이 나온다.

상기 백바이어스 전압 검출부(21)의 " 하이 " 출력을 도 6 에 도시한 바와 같이, 제 1 직류 결함 검출부(22)에서 차동 증폭기의 입력단인 엔모스 트랜지스터(N19 - N25)로 구현된 다이오드의 입력 노드(Vext)로 들어가게 한다.

상기와 같이 입력된 백바이어스 전압 검출부(21)의 출력(Vext)은, 제 1 직류 결함 검출부(22)의 차동 증폭기에서 기준 전압(Vref)과 비교한 후, 백바이어스 전압(Vbb)이 유효 전압 레벨일 때 " 하이 " 출력을 내 보내게 하였으며, 이의 반대 경우는 " 로우 " 를 출력하게 하였다 .

도 5 에 도시한 백바이어스 전압 검출부(21)를 보면, vbben이라는 제어 신호(Control Signal)가 있는데, 이는 백바이어스 전압 검출부(21)의 출력을 초기값 " 로우 " 로 하여, 차동 증폭기 및 백바이어스 전압 검출부(21)에서의 전류 소모를 막는데 기여한다.

디코더 블럭(30)의 동작을 살펴보면 도 2 에 도시한 바와 같이, 전압 레벨 검출 블럭(20)의 제 1 직류 결함 검출부(22)로부터 입력되는 승압 전압(Vpp)과, 제 3 직류 결함 검출부(23)로부터 입력되는 백바이어스 전압(Vbb)이, 모두 유효 직류 전압 레벨을 갖는 경우, Vpp_out = High , Vbb_out = High 이므로, 낸드 게이트(NAND1) 및 인버터(I3)를 통하여 도 9 와 같은 " S0 " 가 선택된다.

반면에, 상기 제 1 직류 결함 검출부(22)로부터 입력되는 승압 전압(Vpp)은 유효하나, 제 3 직류 결함 검출부(23)로부터 입력되는 백바이어스 전압(Vbb)이 무효(Non-Valid)이면, Vpp_out = High , Vbb_out = Low 이므로, 낸드 게이트(NAND2) 및 인버터(I4)를 통하여 " S3 " 가 선택된다.

한편, 상기 제 1 직류 결함 검출부(22)로부터 입력되는 승압 전압(Vpp)은 무효이나, 제 3 직류 결함 검출부(23)로부터 입력되는 백바이어스 전압(Vbb)이 유효하면, Vpp_out = Low , Vbb_out = High 이므로, 낸드 게이트(NAND3) 및 인버터(I5)를 통하여 " S4 " 가 선택된다.

또한, 상기 제 1 직류 결함 검출부(22)로부터 입력되는 승압 전압(Vpp)도 무효이고, 제 3 직류 결함 검출부(23)로부터 입력되는 백바이어스 전압(Vbb)도 무효이면, Vpp_out = Low, Vbb_out = Low 이므로, 낸드 게이트(NAND4) 및 인버터(I6)를 통하여 도 10 과 같은 " S7 " 이 선택된다.

여기서, 본 발명의 경우는 전압 X,Y로 경우의 수가 두 가지이지만, 결함이 발생된 직류 전압 발생기를 탐색하면 경우의 수는 더 증가할 수도 있음을 밝혀둔다.

가변 출력 전압 발생 블럭(40)은 도 8 에 도시한 회로를 보면 알 수 있듯이, 이 회로는 기준 전압(vr1)에 의해 전압 분배(Voltage Divider) 역할을 하는 2개의 엔모스 트랜지스터 중 아래의 것(N36, N44, N34, N45, N37, N41, N43, N42)이 먼저 인에이블된다.

한편, 전압 레벨 검출 블럭(20)의 출력에 의해, S0 , S3 , S4 , S7 중 선택된 디코더 블럭(30)의 출력 신호가 " 하이 " 로 인에이블되면, 가변 출력 전압 발생 블럭(40)의 나머지 하나의 엔모스 트랜지스터( N46, N48, N49, N50, N51, N52, N53, N54)가 턴-온 동작된다.

따라서, 가변 출력 전압 발생 블럭(40)의 출력 전압(vr2)을 접지와 전압 분배를 한 후 가변 출력 전압을 내 보내는데, 이때의 가변 출력 전압은 엔모스 트랜지스터의 크기(Sizing)에 의해 이루어진다 .

예를 들어, 상기 디코더 블럭(30)의 출력이 " S0 " 이기 위한 조건은, S0가 " 하이 " 가 되는 경우로 이때는 도 8 에 도시한 바와 같이, 가변 출력 전압 발생 수단(40)의 엔모스 트랜지스터(N36, N46)가 턴-온 동작되고, 이 둘의 엔모스 트랜지스터(N36, N46)가 갖는 크기에 의해 출력 전압 레벨은 결정된다.

상기 가변 출력 전압 발생 블럭(40)을 보면, 스위칭 신호(Switching Signal)가 총 8개인데 , 이는 직류 전압 즉 전압 X, Y 와 다른 또 하나의 전압을 변수 입력으로 둘 경우도 가능함을 보이기 위해 만들어 놓은 것이다.

따라서, 변수가 X, Y로 둘이면 스위칭 신호의 수는 4개이고, 변수가 X, Y, Z로 세 개이면(예를 들어 Vpp,Vbb,Vblp or Vcp 등 ) 스위칭 신호의 수는 8개가 됨을 나타내는 것이다.

이상에서 상세히 설명한 바와 같이 본 발명은, 반도체 소자 내의 여러 직류 전압(Vpp, Vbb, Vblp, Vcp) 레벨이 유효한 값을 가지는 지를 검출하므로서, 소자 내에서 사용되는 여러 직류 전압 중 결함이 발생한 직류 전압 발생기 및 유효 전압 레벨을 갖는지를 알 수 있다.

또한, 반도체 소자의 테스트 항목 진행에 있어 소모되는 시간을 절약할 수 있으며, 활용은 DRAM , SRAM등 반도체 소자 내에 단위 DC 전압( 동작 전압 3.3V or 2.5V)가 아닌, Several DC 전압 레벨(Vpp ,Vbb , Vblp 등)을 사용하는 모든 IC 소자들에 가능하다.

본 회로의 부가로 인한 설계 면적(Layout Area)이 크지 않으므로 , 전체 칩 설계 면적(Chip Layout Area)의 증가는 일어나지 않으면서, 반도체 소자 내의 결함이 발생된 직류 전압 발생기를 검출하는 데는 물론, 그 회로의 수정과 결함 원인을 빠르게 찾아 갈 수 있으므로, 제품 생산의 효율을 테스트 항목의 진행과 평행하게 가져 갈 수 있다 .

본 발명은 또한, 검출 이후에 가변 조절 출력 전압(가변 출력 전압 발생 블럭 내의 엔모스 트랜지스터 크기로 가능)을 출력하므로, 이를 결함이 발생된 직류 전압 발생기 보상용 회로나, 또는 직류 전압 발생기와는 무관한 회로의 입력 신호, 다른 차동 증폭기의 기준 입력 전압이나 회로의 제어 신호로 사용 가능한 이점이 있다 .

본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

1. 외부 동작 전압의 변화에 무관하게 기준 전압을 발생시키는 기준 전압 발생 블럭과 ;

   상기 기준 전압 발생 블럭으로부터 발생된 기준 전압을 이용하여 직류 전압의 결함을 검출하기 위한 비교 레벨을 검출하는 전압 레벨 검출 블럭 ;

   상기 전압 레벨 검출 블럭으로부터 검출된 전압의 유효 레벨을 판단하는 디코더 블럭 ; 및

   상기 디코더 블럭으로부터 출력된 전압을 분배하여 가변된 출력 전압을 발생시키는 가변 출력 전압 발생 블럭을 포함하여 구비한 것을 특징으로 하는 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로.
2. 제 1 항에 있어서,

   상기 기준 전압 발생 블럭은,

   외부 동작 전압의 변화에 관계없이 일정한 전압을 입력하는 전원 입력부와 ;

   상기 전원 입력부를 통하여 입력된 전압과 외부 전압을 이용하여 기준 전압을 발생하는 기준 전압 발생부를 포함하여 구비한 것을 특징으로 하는 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로.
3. 제 1 항에 있어서,

   상기 전압 레벨 검출 블럭은,

   입력된 백바이어스 전압의 유효 상태를 검출하는 백바이어스 전압 검출부와 ;

   상기 기준 전압 발생 블럭으로부터 입력된 기준 전압에 의해 승압 전압의 결함 여부를 검출하는 제 1 직류 결함 검출부 ; 및

   상기 기준 전압 발생 블럭으로부터 입력된 기준 전압에 의해, 상기 백바이어스 전압 검출부로부터 입력된 백바이어스 전압의 결함 여부를 검출하는 제 3 직류 결함 검출부를 포함하여 구비한 것을 특징으로 하는 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로.
4. 제 1 항에 있어서,

   상기 디코더 블럭은,

   상기 제 1 직류 결함 검출부로부터 출력된 승압 전압(Vpp)과 제 3 직류 결함 검출부로부터 출력된 백바이어스 전압(Vbb)을 두 입력으로 연산하는 낸드 게이트와 ;

   상기 낸드 게이트의 출력은 역변환하는 인버터를 포함하여 구비한 것을 특징으로 하는 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로.
5. 제 1 항에 있어서,

   상기 가변 출력 전압 발생 블럭은,

   상기 디코더 블럭으로부터 출력된 스위칭 신호에 따라 기준 전압을 접지와 전압 분배하여 가변 출력 전압 레벨을 발생시키는 엔모스 트랜지스터를 포함하여 구비한 것을 특징으로 하는, 패드의 출력 전압 레벨에 따른 결함 직류 전압 검출 회로.

Images