KR100264913B1 - 디지털신호처리프로세서를이용한오차제어방법 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 :

본 발명은 펄스부호변조 단국장치에서 제공하는 오차제어방식에 관한 것이다.

나. 발명이 해결하려고 하는 기술적 과제 :

디지털 신호처리 프로세서를 통해 수신 데이터를 연산하여 오차 발생 위치를 검사하여 수신 데이터를 정정하는 방법을 구현하고자 한다.

다. 발명의 해결 방법의 요지 :

본 발명은 전송정보와 패리티로 구성된 데이터를 리드하여 리드한 전송정보를 이용하여 패리티를 생성하고, 생성한 패리티와 리드한 패리티를 통해 오차를 검사하여 오차가 검사된 전송정보 비트를 정정하여 가입자에게 제공하는 디지털 신호처리 프로세서를 이용한 오차제어방법을 구현하였다.

라. 발명의 중요한 용도 :

디지털 신호처리 프로세서를 이용한 오차제어방법.

Description

디지털 신호처리 프로세서를 이용한 오차제어방법 { METHOD OF FORWARD ERROR COLLECTION USED DSP CHIP }

본 발명은 펄스부호변조 단국장치의 데이터 가입자 인터페이스 장치에 관한 것으로, 특히 데이터 가입자 인터페이스 장치의 디지털 신호처리 프로세서(DSP: Digital Signal Processor)를 이용하여 수신 데이터의 오차를 제어하는 방법에 관한 것이다.

통상적으로 19.2Kbps, 64Kbps의 서비스 속도를 가지는 데이터 가입자인 경우 펄스부호변조 단국장치에서 제공하는 기능 중에는 오차제어방식(Foward Error Collection)의 사용 유무를 선택하는 기능이 있다.

종래 이루어지던 오차제어방식으로는 송신측에서 송신하고자 하는 데이터를 8비트 데이터를 연속으로 변환하고 상기 8비트 데이터에 대하여 8비트의 패리티를 생성하여 상기 데이터와 패리티를 합한 16비트를 전송한다. 한편, 수신측에서는 16비트의 데이터를 수신하여 에러가 포함된 데이터를 검색하여 에러 검색시 에러를 정정한 데이터를 출력한다.

상기 수신측에서 데이터의 에러를 검색하여 정정하는 오류제어방식으로는 롬(ROM)을 이용하는 방식과 커스텀 집적회로(custom IC)를 이용하는 방식이 있다.

첫 번째로 롬을 이용하는 방식은 256 Kbyte의 롬에 수신될 수 있는 8비트 데이터의 경우 수를 모두 저장하여 수신 데이터의 에러를 정정한다. 상기 에러를 정정하는 과정을 보면 16비트의 데이터를 수신하여 상기 수신한 데이터에서 2비트까지의 에러를 판단하는 로직을 통해 출력되는 데이터를 어드레스로 만든다. 또한, 상기 어드레스로 상기 롬을 억세스(access)하여 상기 억세스에 의해 독출한 데이터를 상기 수신한 데이터와 비교하여 정확한 데이터로 변환하여 오차를 정정한다.

한편 두 번째로 커스텀 집적회로(custom IC)를 이용하는 방식은 적용할 장치에 맞게 오류제어를 수행하도록 하는 로직을 집적회로를 구현하여 수신 데이터의 오차를 정정한다.

하지만, 상기 첫 번째 에러제어방식을 사용하는 경우에는 데이터를 수신하는 부분 외에 별도의 롬을 위치 시켜야 하며, 상기 롬을 억세스하기 위한 제어 로직을 구현하여야 했다. 또한 복수개의 가입자 데이터를 처리하는 부분이 한 보드내에 존재하는 상태에서 하나의 롬을 공통으로 사용하기 위해서는 별도의 조정 로직을 필요로 하였으며, 각각의 가입자에 대응하여 롬을 사용하기 위해서는 각 롬을 제어하는 로직을 필요로 하였다. 따라서 상기 첫 번째 방식을 사용하는 경우에는 부가적인 로직이 소요되거나 보드(board) 밀도가 증가하며, 고장 발생시 고장 진단이 어렵다는 문제가 있다.

또한 상기 두 번째 에러제어방식을 사용하는 경우에는 많은 량의 로직을 집적시켜 사용하므로 차후의 변경이 불가능하며, 디자인 변경 사항이 발생시 새로운 커스텀 집적회로(custom IC)를 개발하여야 하므로 시간이 많이 소요될 뿐만 아니라 커스텀 집적회로(custom IC)를 사용하지 않는 제품에는 적용할 수 없는 문제가 있다.

따라서 본 발명은 디지털 신호처리 프로세서를 통해 수신 데이터를 연산하여 오차 발생 위치를 검사하여 수신 데이터를 정정하는 방법을 구현하여 적용 분야에 따라 디지털 신호처리 프로세서의 프로그램만을 변경하여 적용할 수 있도록 함을 목적으로 한다.

상기한 본 발명에 따른 목적을 달성하기 위해 오차제어 수행모드가 설정된 상태에서 데이터 수신부를 통해 전송정보와 패리티로 구성된 데이터를 리드하여 상기 전송정보를 이용하여 패리티를 생성하고, 상기 생성한 패리티와 상기 리드한 패리티를 통해 오차를 검사하여 상기 오차가 검사된 전송정보 비트를 정정하여 상기 정정한 전송정보를 가입자에게 제공함을 특징으로 하는 디지털 신호처리 프로세서를 이용한 오차제어방법을 구현하였다.

도 1은 본 발명의 일 실시 예에 따른 펄스부호변조 단국장치의 데이터 가입자 인터페이스 장치의 블록 구성도.

도 2는 본 발명의 일 실시 예에 따른 수신 데이터의 오차를 제어하기 위한 제어 흐름도.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

이하 설명할 본 발명에 적용하는 오차제어방식(Foward Error Collection)은 블록 부호(Block Code)를 사용하는데 펄스부호변조 단국장치에서는 BCH 코드라 칭하며, BCH(16,8) 코드를 사용한다. 상기 16은 전송하는 비트(bit) 수를 의미하며, 8은 정보의 비트(bit) 수를 의미한다.

즉, BCH 코드를 이용하여 에러제어를 하는 경우 송신측에서는 전송하고자 하는 정보 비트 8비트와 패리티 데이터를 8비트 생성하여 16비트를 전송하며, 수신측은 상기 16비트의 데이터를 처리하여 에러제어를 수행한다.

상기 에러제어를 수행하는 것은 상기 송신측에서 전송한 16비트의 데이터는 전송로를 경유하면서 전송로의 에러율 때문에 데이터가 손상될 수 있기 때문이다.

이에 따라 수신측은 상기한 에러제어를 수행하여야 하는데 상기 에러제어를 위한 에러 검출은 수신한 정보 비트 8비트를 이용하여 패리티 데이터를 생성한 후 상기 전송된 패리티 데이터와 비교함으로서 에러 유무를 판단한다. 또한 상기 에러검출에 의해 에러를 검출하면 정보 비트를 복원하여 정상적인 정보를 가입자에게 제공한다.

상기한 에러제어를 수행하기 위한 펄스부호변조 단국장치의 데이터 가입자 인터페이스 장치의 구성은 도 1에 도시된 바와 같다.

상기 도 1을 참조하여 구성을 설명하면, 데이터 수신부(10)는 전송로를 통해 16비트 또는 8비트의 정보를 수신하여 디지털 신호처리 프로세서(DSP:Digital Signal Processor)(30)에 제공한다. DSP(20)는 상기 데이터 수신부(10)로부터 16비트 또는 8비트의 데이터를 제공받아 상기 데이터의 상태에 따라 처리하며, 특히 에러제어를 위한 에러 검출 및 검출한 에러를 정정하는 본 발명에 따른 동작을 수행한다. 가입자 인터페이스부(30)는 가입자 단말기와 연결되어 상기 DSP(20)를 통해 처리된 데이터를 가입자 단말기로 제공하기 위한 인터페이스 기능을 수행한다.

상기한 수신 데이터의 오차를 제어하기 위해 DSP(20)에서 수행하는 제어과정은 도 2에 도시된 제어 흐름도에 의해 이루어진다.

이하 본 발명에 따른 일 실시 예를 상술한 도 1의 구성을 참조하여 도 2에 나타낸 제어 흐름도에 따라 상세히 설명한다.

데이터 수신부(10)는 전송로를 통해 수신되는 8비트 또는 16비트의 데이터를 수신한다. 상기 수신 데이터는 오차제어방식을 사용하는 경우에는 16비트의 정보이며, 오차제어방식을 사용하지 않는 경우에는 8비트의 정보이다.

DSP(20)는 도 2의 210단계에서 상기 데이터 수신부(10)에 수신된 데이터를 리드하여 212단계로 진행한다. 상기 212단계로 진행하면 상기 DSP(20)는 오차제어방식을 사용하는 경우인가를 판단한다. 상기 오차제어방식의 사용 여부 판단은 상기 데이터 수신부(10)로부터 리드한 데이터의 비트 수를 검사함으로서 판단이 가능하다. 만약 상기 리드한 데이터가 16비트인 경우는 오차제어방식을 사용하는 모드라 판단하며, 그렇지 않고 상기 리드한 데이터가 8비트인 경우는 오차제어방식을 사용하지 않는 모드라 판단한다.

상기 DSP(20)는 212단계에서 오차제어 수행모드가 아니라고 판단하면 상기 리드한 데이터를 감시 데이터 처리인지 보통 데이터 처리인지 만을 판별하여 가입자 인터페이스부(30)를 통해 가입자에게 수신 데이터를 전송한다.

하지만, 상기 DSP(20)는 212단계에서 오차제어 수행모드라 판단하면 214단계로 진행한다. 상기 DSP(20)는 214단계로 진행하면 상기 리드한 16비트의 데이터에 대한 에러 즉, 오차를 검사한다. 상기 리드한 16비트의 데이터 중 15번째 비트부터 8번째 비트까지는 전송 데이터이며, 7번째 비트부터 0번째 비트까지는 패리티 데이터이다.

상기 오차 검사는 리드한 데이터 중 15번째 비트부터 8번째 비트까지로 구성된 데이터를 이용하여 패리티를 산출한 후 상기 산출한 패리티를 상기 7번째 비트부터 0번째 비트까지로 구성된 패리티와 비교함으로서 이루어진다. 상기 산출한 패리티와 리드한 패리티가 동일하면 오차가 발생하지 않았다고 판단하며, 상기 산출한 패리티와 리드한 패리티가 상이하면 오차가 발생하였다고 판단한다.

상기 판단은 216단계에서 수행하는데 오차가 발생하였다고 판단하면 218단계로 진행하며, 오차가 발생하지 않았다고 판단하면 220단계로 진행한다.

상기 DSP(20)는 218단계로 진행하면 오차가 발생한 비트의 데이터를 정정한 후 220단계로 진행한다. 상기 220단계로 진행하면 상기 DSP(20)는 상기 오차를 정정한 데이터 또는 오차가 발생하지 않은 데이터를 가입자 인터페이스부(30)로 전송한다. 상기 데이터를 전송 받은 가입자 인터페이스부(30)는 가입자 측으로 상기 전송 받은 데이터를 인터페이싱 한다.

데이터 수신부(10)를 통해 리드한 데이터가 "1001110010000000"일 경우를 예로 설명하면 하기와 같다.

상기 리드한 데이터 중 실질적으로 가입자에게 전송하여야 할 데이터는 "10011100"이며, 패리티 데이터는 "10000000" 이다. 이때 상기 데이터의 오차 발생 여부를 판단하기 위해 DSP(20)는 상기 "10011100"이란 데이터로부터 송신측에서 사용한 다항식을 이용하여 패리티 데이터를 생성한다. 상기 다항식의 일 예를 수학식으로 나타내면 아래 <수학식 1>과 같다.

상기 DSP(20)는 상기 "10011100"을 상기 <수학식 1>에 따라 계산하여 "10000000"이란 패리티 데이터를 생성하며, 상기 생성한 패리티 데이터 "10000000"을 리드한 패리티 데이터와 비교한다. 상기 생성한 패리티 데이터와 리드한 패리티 데이터가 동일하므로 상기 DSP(20)는 상기 리드한 데이터 "10011100"을 가입자 인터페이스부(30)로 인가한다.

하지만, 송신측에서 "1001110010000000"의 데이터를 전송하였으나 상기 데이터 수신부(10)를 통해 오차가 발생한 "111111010000000"의 데이터를 리드한 경우에 상기 DSP(20)는 상기한 <수학식 1>을 통해 "11100000"의 패리티 데이터를 생성한다. 또한, 상기 생성한 패리티 데이터를 리드한 패리티 데이터 "10000000"과 비교하여 리드한 데이터 중 14비트와 13비트에 오차가 발생하였음을 검사한다. 상기 오차가 검출되면 상기 DSP(20)는 오차가 발생한 14비트와 13비트의 데이터 즉, "1"을 "0"으로 정정하여 상기 정정한 데이터 "1001110"을 상기 가입자 인터페이스부(30)로 인가한다.

상술한 바와 같이 본 발명은 데이터 에러 정정을 DSP를 이용하여 수행하므로 특정 데이터를 판단하여 정해진 동작을 수행하는 경우에는 하드웨어 로직을 전혀 수정하지 않고 DSP상의 프로그램만을 변경하여 기능을 수행하는 것이 가능하다.

그러므로 기능의 추가를 해야 하는 경우나 현재 동작상의 변경을 필요로 할 때 간단하고 신속하게 적용할 수 있다는 효과가 있으며, 데이터의 처리 순서를 단순화하여 고장 진단을 신속하게 처리할 수 있는 장점이 있다.

Claims (1)

1. 전송로를 통해 수신된 데이터를 수신하는 수신부와, 상기 수신된 데이터의 오류 검사 및 이에 따른 처리를 수행하는 디지털 신호처리 프로세서(DSP:Digital Signal Processor)와, 상기 처리된 데이터를 가입자측으로 전달하는 가입자 인터페이스부로 구성된 펄스부호변조 방식을 사용하는 단국장치에서 상기 디지털 신호처리 프로세서를 이용하여 상기 데이터 수신부에 수신된 데이터의 오차를 제어하는 방법에 있어서,

   상기 데이터 수신부를 통해 전송정보와 패리티로 구성된 데이터를 읽어오는 과정과,

   상기 데이터 수신부로부터 읽어온 데이터가 오차제어 수행모드에 따른 데이터인가를 검사하는 과정과,

   상기 검사결과 오차에 수행모드에 따른 데이터인 경우 상기 데이터의 전송정보를 이용하여 패리티를 생성하는 과정과,

   상기 생성한 패리티와 상기 리드한 데이터의 패리티를 비교하여 상기 수신된 데이터에 오차가 발생한 비트가 존재하는가를 검사하는 과정과,

   상기 검사결과 오차가 발생한 비트가 존재하는 경우 상기 오차가 방생한 것으로 검사된 비트의 전송정보를 정정하는 과정과,

   상기 전송정보의 정정이 이루어지면 상기 정정한 전송정보를 가입자에게 제공하는 과정과,

   상기 검사결과 오차가 발생한 비트가 존재하지 않는 경우 상기 읽어온 데이터의 전송정보를 가입자에게 제공하는 과정으로 이루어짐을 특징으로 하는 디지털 신호처리 프로세서를 이용한 오차제어방법.

Images