JP2003273840A - 通信インターフェース装置 - Google Patents
通信インターフェース装置Info
- Publication number
- JP2003273840A JP2003273840A JP2002071523A JP2002071523A JP2003273840A JP 2003273840 A JP2003273840 A JP 2003273840A JP 2002071523 A JP2002071523 A JP 2002071523A JP 2002071523 A JP2002071523 A JP 2002071523A JP 2003273840 A JP2003273840 A JP 2003273840A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- semiconductor memory
- communication interface
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】通信インターフェース装置内の半導体メモリ内
で発生するデータエラーを検出することができる通信イ
ンターフェース装置を提供する。 【解決手段】通信インターフェース装置の送信機能とし
て、通信インターフェース装置内のメモリに格納される
前のデータに対する誤り検査符号を生成する機能と、そ
の生成された誤り検査符号を、メモリから出力されたデ
ータに付加する機能とを設けることで、送信側メモリ上
で発生するデータエラーを検出することができるように
なる。また、通信インターフェース装置の受信機能とし
て、外部から入力されるデータをメモリに格納する前
に、データに付加された誤り検査符号を取得する機能
と、その誤り検査符号に基づいて、メモリから出力され
たデータの誤り検査を行う機能とを設けることで、受信
側メモリ上で発生するデータエラーを検出することがで
きるようになる。
で発生するデータエラーを検出することができる通信イ
ンターフェース装置を提供する。 【解決手段】通信インターフェース装置の送信機能とし
て、通信インターフェース装置内のメモリに格納される
前のデータに対する誤り検査符号を生成する機能と、そ
の生成された誤り検査符号を、メモリから出力されたデ
ータに付加する機能とを設けることで、送信側メモリ上
で発生するデータエラーを検出することができるように
なる。また、通信インターフェース装置の受信機能とし
て、外部から入力されるデータをメモリに格納する前
に、データに付加された誤り検査符号を取得する機能
と、その誤り検査符号に基づいて、メモリから出力され
たデータの誤り検査を行う機能とを設けることで、受信
側メモリ上で発生するデータエラーを検出することがで
きるようになる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、人工衛星
のような宇宙機器などに使用される通信インターフェー
ス装置に関し、特に、放射線（高エネルギー粒子）に対
する耐性を必要とする通信インターフェース装置に関す
る。
のような宇宙機器などに使用される通信インターフェー
ス装置に関し、特に、放射線（高エネルギー粒子）に対
する耐性を必要とする通信インターフェース装置に関す
る。
【０００２】
【従来の技術】データを送信側通信インターフェース装
置から受信側通信インターフェース装置に伝送する場
合、外部のノイズなどの影響などによる伝送中のエラー
発生を検出するために、一般に、送信側通信インターフ
ェース装置は、データに誤り検査符号（例えば、CRC符
号）を付加してデータを送信し、受信側通信インターフ
ェース装置は、受信した誤り検査符号を分析して、伝送
中のデータエラーの発生有無を検出する。
置から受信側通信インターフェース装置に伝送する場
合、外部のノイズなどの影響などによる伝送中のエラー
発生を検出するために、一般に、送信側通信インターフ
ェース装置は、データに誤り検査符号（例えば、CRC符
号）を付加してデータを送信し、受信側通信インターフ
ェース装置は、受信した誤り検査符号を分析して、伝送
中のデータエラーの発生有無を検出する。
【０００３】図１１は、一般的な通信インターフェース
装置のブロック構成例を示す図である。図１１に示され
る通信インターフェース装置は、例えば、ＩＥＥＥ１３
９４のような普及した（標準化された）通信規格に準拠
して、例えば、パーソナルコンピュータとその周辺装置
とを接続するような一般用途向けの比較的安価な通信イ
ンターフェース装置である。また、例えば、通信規格Ｉ
ＥＥＥ１３９４の場合、誤り検査方法として、CRC（巡
回冗長検査（Cyclic Redundancy Check））方法が採用
され、送信側では、通信インターフェース装置のリンク
層において、ホスト（上位装置）から入力されたデータ
を一旦送信用メモリ１１に格納し、その格納されたデー
タに対して、CRCモジュール１３が、CRC符号を生成、付
加し、トランスミッタ１２が、CRC符号付きデータを物
理層に転送する。物理層において、トランシーバがCRC
符号付きデータを伝送ケーブルに出力する。受信側で
は、通信インターフェース装置の物理層において、トラ
ンシーバがCRC符号付きデータを受信すると、リンク層
のレシーバ２２に転送され、リンク層のCRCモジュール
１３が、受信したデータに対する誤り検査を実施してか
ら、データを受信用メモリ２１に一旦格納し、その後、
ホスト（上位装置）に出力する。なお、送信用メモリ１
１と受信用メモリ２１は、独立したメモリであってもよ
いし、領域が分離された一体のメモリであってもよい。
装置のブロック構成例を示す図である。図１１に示され
る通信インターフェース装置は、例えば、ＩＥＥＥ１３
９４のような普及した（標準化された）通信規格に準拠
して、例えば、パーソナルコンピュータとその周辺装置
とを接続するような一般用途向けの比較的安価な通信イ
ンターフェース装置である。また、例えば、通信規格Ｉ
ＥＥＥ１３９４の場合、誤り検査方法として、CRC（巡
回冗長検査（Cyclic Redundancy Check））方法が採用
され、送信側では、通信インターフェース装置のリンク
層において、ホスト（上位装置）から入力されたデータ
を一旦送信用メモリ１１に格納し、その格納されたデー
タに対して、CRCモジュール１３が、CRC符号を生成、付
加し、トランスミッタ１２が、CRC符号付きデータを物
理層に転送する。物理層において、トランシーバがCRC
符号付きデータを伝送ケーブルに出力する。受信側で
は、通信インターフェース装置の物理層において、トラ
ンシーバがCRC符号付きデータを受信すると、リンク層
のレシーバ２２に転送され、リンク層のCRCモジュール
１３が、受信したデータに対する誤り検査を実施してか
ら、データを受信用メモリ２１に一旦格納し、その後、
ホスト（上位装置）に出力する。なお、送信用メモリ１
１と受信用メモリ２１は、独立したメモリであってもよ
いし、領域が分離された一体のメモリであってもよい。
【０００４】図１２は、図１１に示す通信インターフェ
ース装置におけるデータの流れの概略を説明する図であ
る。図１２では、送信側の通信インターフェース装置に
ついては、図１１の通信インターフェース装置１０の各
参照番号に“Ａ”が付され、受信側の通信インターフェ
ース装置については、“Ｂ”が付される。図１２（ａ）
において、送信側の通信インターフェース装置１０Ａ
は、送信側ホスト（ＰＣ）から送信されたデータを一旦
送信用メモリ１１Ａに格納し、その後、CRCモジュール
１３Ａは、メモリ１１Ａから読み出したデータに対する
CRC符号を生成し、それをデータに付加して、受信側の
通信インターフェース装置１０Ｂに送信する。送信側通
信インターフェース装置１０Ａの送信用メモリ１１Ａ
は、送信側ホスト装置と送信側通信インターフェース装
置１０Ａ間の伝送速度と、送信側通信インターフェース
装置１０Ａと受信側ホスト装置間の伝送速度を調整する
ために、データを一旦保持する半導体メモリである。
ース装置におけるデータの流れの概略を説明する図であ
る。図１２では、送信側の通信インターフェース装置に
ついては、図１１の通信インターフェース装置１０の各
参照番号に“Ａ”が付され、受信側の通信インターフェ
ース装置については、“Ｂ”が付される。図１２（ａ）
において、送信側の通信インターフェース装置１０Ａ
は、送信側ホスト（ＰＣ）から送信されたデータを一旦
送信用メモリ１１Ａに格納し、その後、CRCモジュール
１３Ａは、メモリ１１Ａから読み出したデータに対する
CRC符号を生成し、それをデータに付加して、受信側の
通信インターフェース装置１０Ｂに送信する。送信側通
信インターフェース装置１０Ａの送信用メモリ１１Ａ
は、送信側ホスト装置と送信側通信インターフェース装
置１０Ａ間の伝送速度と、送信側通信インターフェース
装置１０Ａと受信側ホスト装置間の伝送速度を調整する
ために、データを一旦保持する半導体メモリである。
【０００５】受信側通信インターフェース装置１０Ｂ
は、伝送ケーブルを介して、CRC符号が付加されたデー
タを受信すると、そのCRCモジュール１３Ｂは、CRC符号
を読み出して、誤り検査を行う。このように、送信直前
にCRCを生成し、受信直後にCRC符号による誤り検査する
ことで、送信側通信インターフェース装置１０Ａと受信
側通信インターフェース装置１０Ｂ間の伝送ケーブル上
で外部ノイズの影響により発生するデータエラーを検出
することができる。誤り検査の結果、正しいデータであ
れば、受信用メモリ２１Ｂに一旦格納し、その後、受信
側ホスト装置に転送する。受信用メモリ２１Ｂは、送信
用メモリ１１Ａ同様に、送信側通信インターフェース装
置１０Ａと受信側通信インターフェース装置１０Ｂ間の
伝送速度と、受信側通信インターフェース装置１０Ｂと
受信側ホスト装置間の伝送速度を調整するための半導体
メモリである。
は、伝送ケーブルを介して、CRC符号が付加されたデー
タを受信すると、そのCRCモジュール１３Ｂは、CRC符号
を読み出して、誤り検査を行う。このように、送信直前
にCRCを生成し、受信直後にCRC符号による誤り検査する
ことで、送信側通信インターフェース装置１０Ａと受信
側通信インターフェース装置１０Ｂ間の伝送ケーブル上
で外部ノイズの影響により発生するデータエラーを検出
することができる。誤り検査の結果、正しいデータであ
れば、受信用メモリ２１Ｂに一旦格納し、その後、受信
側ホスト装置に転送する。受信用メモリ２１Ｂは、送信
用メモリ１１Ａ同様に、送信側通信インターフェース装
置１０Ａと受信側通信インターフェース装置１０Ｂ間の
伝送速度と、受信側通信インターフェース装置１０Ｂと
受信側ホスト装置間の伝送速度を調整するための半導体
メモリである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような構成の通信インターフェース装置には、耐放射線
性が必要な環境下では、次のような問題がある。
ような構成の通信インターフェース装置には、耐放射線
性が必要な環境下では、次のような問題がある。
【０００７】すなわち、通信インターフェース装置で使
用されるメモリ（送信側通信インターフェース装置１０
Ａのメモリ１１Ａ及び受信側通信インターフェース装置
１０Ｂのメモリ２１Ｂを含む）は、半導体メモリである
ため、放射線に弱く、放射線（一般的には、高エネルギ
ー粒子）の入射によって、ＴＩＤ（Total IonizationDo
se：放射線の積算被爆効果による電気特性の劣化現
象）、ＳＥＬ（Single Event Latch Up：高エネルギー
粒子による過電流発生現象）、ＳＥＵ（Single Event U
pset：高エネルギー粒子によるメモリ情報反転現象）な
どの影響を受ける。従って、例えば、人工衛星のような
宇宙機器のごとく、放射線にさらされる環境下において
使用される半導体ＩＣには、常に高い放射線耐性が要求
される。
用されるメモリ（送信側通信インターフェース装置１０
Ａのメモリ１１Ａ及び受信側通信インターフェース装置
１０Ｂのメモリ２１Ｂを含む）は、半導体メモリである
ため、放射線に弱く、放射線（一般的には、高エネルギ
ー粒子）の入射によって、ＴＩＤ（Total IonizationDo
se：放射線の積算被爆効果による電気特性の劣化現
象）、ＳＥＬ（Single Event Latch Up：高エネルギー
粒子による過電流発生現象）、ＳＥＵ（Single Event U
pset：高エネルギー粒子によるメモリ情報反転現象）な
どの影響を受ける。従って、例えば、人工衛星のような
宇宙機器のごとく、放射線にさらされる環境下において
使用される半導体ＩＣには、常に高い放射線耐性が要求
される。
【０００８】特にＳＥＵ現象については、半導体回路で
ある半導体メモリは、制御回路のような他の半導体回路
と比較して、集積度が極めて高く、微細化されているの
で、メモリセルでのビット反転現象が生じやすく、デー
タエラーが発生する頻度が高い。また、半導体回路であ
っても、制御回路で放射線によるエラーが発生すると、
制御回路の動作に異常が発生するので、エラーの発生を
認識することが可能であるが、メモリ内でビット反転に
よるデータエラーが発生しても、回路全体の動作自体に
異常は生じないので、エラーの発生を検出することが困
難である。従って、放射線（高エネルギー粒子）の多い
環境下で半導体回路を使用する場合は、半導体メモリ内
で発生するＳＥＵ現象に対する対策が特に重要である。
ある半導体メモリは、制御回路のような他の半導体回路
と比較して、集積度が極めて高く、微細化されているの
で、メモリセルでのビット反転現象が生じやすく、デー
タエラーが発生する頻度が高い。また、半導体回路であ
っても、制御回路で放射線によるエラーが発生すると、
制御回路の動作に異常が発生するので、エラーの発生を
認識することが可能であるが、メモリ内でビット反転に
よるデータエラーが発生しても、回路全体の動作自体に
異常は生じないので、エラーの発生を検出することが困
難である。従って、放射線（高エネルギー粒子）の多い
環境下で半導体回路を使用する場合は、半導体メモリ内
で発生するＳＥＵ現象に対する対策が特に重要である。
【０００９】さらに詳しくは、図１２（ｂ）に示すよう
に、ＳＥＵ現象により、送信側メモリ１１Ａに格納され
たビットデータが反転してしまうと、送信側CRCモジュ
ール１３Ａは、そのビットデータが反転してしまったデ
ータに対して、CRCを生成し、付加してしまい、受信側C
RCモジュール１３Ｂで、誤り検査を実施しても、その送
信用メモリ１１Ａ内で発生したデータエラーを検出する
ことはできない。さらに、受信側通信インターフェース
装置１０Ｂにおいて、誤り検査実施後にデータを格納す
る受信用メモリ２１Ｂ上で、放射線の入射によるビット
反転が発生しても、そのデータエラーを検出することは
できない。
に、ＳＥＵ現象により、送信側メモリ１１Ａに格納され
たビットデータが反転してしまうと、送信側CRCモジュ
ール１３Ａは、そのビットデータが反転してしまったデ
ータに対して、CRCを生成し、付加してしまい、受信側C
RCモジュール１３Ｂで、誤り検査を実施しても、その送
信用メモリ１１Ａ内で発生したデータエラーを検出する
ことはできない。さらに、受信側通信インターフェース
装置１０Ｂにおいて、誤り検査実施後にデータを格納す
る受信用メモリ２１Ｂ上で、放射線の入射によるビット
反転が発生しても、そのデータエラーを検出することは
できない。
【００１０】そこで、本発明の目的は、送信側と受信側
の通信インターフェース装置間の伝送中に発生するデー
タエラーに限らず、送信側と受信側の通信インターフェ
ース装置にそれぞれ含まれる半導体メモリ内で発生する
データエラーを検出することができる通信インターフェ
ース装置を提供することにある。
の通信インターフェース装置間の伝送中に発生するデー
タエラーに限らず、送信側と受信側の通信インターフェ
ース装置にそれぞれ含まれる半導体メモリ内で発生する
データエラーを検出することができる通信インターフェ
ース装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明の通信インターフェース装置の第１の構成は、
上位装置から入力されるデータを半導体メモリに格納
し、その後当該半導体メモリから前記データを読み出
し、外部に出力する通信インターフェース装置におい
て、前記半導体メモリに格納される前のデータを取得
し、当該データに対する誤り検査符号を生成する誤り検
査符号生成手段と、前記生成された誤り検査符号を、前
記半導体メモリから読み出された後のデータに付加する
誤り符号付加手段とを備え、前記誤り検査符号が付加さ
れたデータが外部に出力されることを特徴とする。
の本発明の通信インターフェース装置の第１の構成は、
上位装置から入力されるデータを半導体メモリに格納
し、その後当該半導体メモリから前記データを読み出
し、外部に出力する通信インターフェース装置におい
て、前記半導体メモリに格納される前のデータを取得
し、当該データに対する誤り検査符号を生成する誤り検
査符号生成手段と、前記生成された誤り検査符号を、前
記半導体メモリから読み出された後のデータに付加する
誤り符号付加手段とを備え、前記誤り検査符号が付加さ
れたデータが外部に出力されることを特徴とする。
【００１２】上記第１の構成は、送信側の通信インター
フェース装置の構成であって、本構成により、この送信
側通信インターフェース装置のメモリ内で発生するデー
タエラーを、受信側の通信インターフェース装置で行わ
れる誤り検査処理により検出することができる。
フェース装置の構成であって、本構成により、この送信
側通信インターフェース装置のメモリ内で発生するデー
タエラーを、受信側の通信インターフェース装置で行わ
れる誤り検査処理により検出することができる。
【００１３】また、上記目的を達成するための本発明の
通信インターフェース装置の第２の構成は、外部から入
力されるデータを半導体メモリに格納し、その後当該半
導体メモリから前記データを読み出し、上位装置に出力
する通信インターフェース装置において、前記データに
付加される誤り検査符号を、前記データが前記半導体メ
モリに格納される前に取得する誤り検査符号取得手段
と、前記取得された誤り検査符号を利用して、前記半導
体メモリから読み出されたデータの誤り検査を行う誤り
検査手段とを備えることを特徴とする。
通信インターフェース装置の第２の構成は、外部から入
力されるデータを半導体メモリに格納し、その後当該半
導体メモリから前記データを読み出し、上位装置に出力
する通信インターフェース装置において、前記データに
付加される誤り検査符号を、前記データが前記半導体メ
モリに格納される前に取得する誤り検査符号取得手段
と、前記取得された誤り検査符号を利用して、前記半導
体メモリから読み出されたデータの誤り検査を行う誤り
検査手段とを備えることを特徴とする。
【００１４】上記第２の構成は、受信側の通信インター
フェース装置の構成であって、本構成により、受信側の
通信インターフェース装置のメモリ内で発生するデータ
エラーを検出することができる。
フェース装置の構成であって、本構成により、受信側の
通信インターフェース装置のメモリ内で発生するデータ
エラーを検出することができる。
【００１５】さらに、上記目的を達成するための本発明
の通信インターフェース装置の第３の構成は、上位装置
から入力される第１のデータを半導体メモリに格納し、
その後当該半導体メモリから前記第１のデータを読み出
し、外部に出力する送信手段と、外部から入力される第
２のデータを前記半導体メモリに格納し、その後当該半
導体メモリから前記第２のデータを読み出し、上位装置
に出力する受信手段とを備える通信インターフェース装
置において、前記送信手段は、前記半導体メモリに格納
される前の第１のデータを取得し、当該第１のデータに
対する誤り検査符号を生成する誤り検査符号生成手段
と、前記生成された誤り検査符号を、前記半導体メモリ
に格納される前の第１のデータ若しくは前記半導体メモ
リから読み出された後の第１のデータに付加する誤り検
査符号付加手段とを有し、前記誤り検査符号が付加され
た前記第１のデータを外部に出力し、前記受信手段は、
前記第２のデータに付加される誤り検査符号を、前記第
２のデータが前記半導体メモリに格納される前に取得す
る誤り検査符号取得手段と、前記取得された誤り検査符
号を利用して、前記半導体メモリから読み出されたデー
タの誤り検査を行う誤り検査手段とを有することを特徴
とする。
の通信インターフェース装置の第３の構成は、上位装置
から入力される第１のデータを半導体メモリに格納し、
その後当該半導体メモリから前記第１のデータを読み出
し、外部に出力する送信手段と、外部から入力される第
２のデータを前記半導体メモリに格納し、その後当該半
導体メモリから前記第２のデータを読み出し、上位装置
に出力する受信手段とを備える通信インターフェース装
置において、前記送信手段は、前記半導体メモリに格納
される前の第１のデータを取得し、当該第１のデータに
対する誤り検査符号を生成する誤り検査符号生成手段
と、前記生成された誤り検査符号を、前記半導体メモリ
に格納される前の第１のデータ若しくは前記半導体メモ
リから読み出された後の第１のデータに付加する誤り検
査符号付加手段とを有し、前記誤り検査符号が付加され
た前記第１のデータを外部に出力し、前記受信手段は、
前記第２のデータに付加される誤り検査符号を、前記第
２のデータが前記半導体メモリに格納される前に取得す
る誤り検査符号取得手段と、前記取得された誤り検査符
号を利用して、前記半導体メモリから読み出されたデー
タの誤り検査を行う誤り検査手段とを有することを特徴
とする。
【００１６】上記第３の構成は、上記第１の構成と第２
の構成とを組み合わせた構成であって、この第３の構成
の通信インターフェース装置を送信側及び受信側で使用
することにより、双方向通信においても、両通信インタ
ーフェース装置内のメモリ内で発生するデータエラーを
検出することができる。
の構成とを組み合わせた構成であって、この第３の構成
の通信インターフェース装置を送信側及び受信側で使用
することにより、双方向通信においても、両通信インタ
ーフェース装置内のメモリ内で発生するデータエラーを
検出することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。しかしながら、本発明の技術的範囲が、本
実施の形態に限定されるものではない。なお、以下の実
施の形態で説明する通信インターフェース装置は、従来
技術で説明した一般用途向けの通信インターフェース装
置を利用した構成として例示される。一般的な通信イン
ターフェース装置は、図１０で示したように、例えば、
ＩＥＥＥ１３９４のような普及した（標準化された）通
信規格に準拠して、パーソナルコンピュータとその周辺
装置（例えばスキャナ）とを接続する比較的安価な通信
インターフェース装置である。このように、大量に市販
され普及している一般用途向けの通信インターフェース
装置を利用することで、本発明の通信インターフェース
装置を安価に提供することができる。
て説明する。しかしながら、本発明の技術的範囲が、本
実施の形態に限定されるものではない。なお、以下の実
施の形態で説明する通信インターフェース装置は、従来
技術で説明した一般用途向けの通信インターフェース装
置を利用した構成として例示される。一般的な通信イン
ターフェース装置は、図１０で示したように、例えば、
ＩＥＥＥ１３９４のような普及した（標準化された）通
信規格に準拠して、パーソナルコンピュータとその周辺
装置（例えばスキャナ）とを接続する比較的安価な通信
インターフェース装置である。このように、大量に市販
され普及している一般用途向けの通信インターフェース
装置を利用することで、本発明の通信インターフェース
装置を安価に提供することができる。
【００１８】図１は、本発明の実施の形態における通信
インターフェース装置の構成例を示す図である。本発明
の実施の形態における通信インターフェース装置は、図
１０に示したＩＥＥＥ１３９４に準拠した通信インター
フェース装置に、送信機能として、CRC符号生成部３０
及びCRC符号上書き部４０をさらに搭載し、受信機能と
して、CRC符号コピー部５０及びCRC符号検査部６０をさ
らに搭載した構成を有する。追加された各部の構成につ
いては、後述する。
インターフェース装置の構成例を示す図である。本発明
の実施の形態における通信インターフェース装置は、図
１０に示したＩＥＥＥ１３９４に準拠した通信インター
フェース装置に、送信機能として、CRC符号生成部３０
及びCRC符号上書き部４０をさらに搭載し、受信機能と
して、CRC符号コピー部５０及びCRC符号検査部６０をさ
らに搭載した構成を有する。追加された各部の構成につ
いては、後述する。
【００１９】なお、図１の構成の通信インターフェース
装置が、送信側で使用される場合は、少なくとも送信機
能に必要な上記CRC符号生成部３０及びCRC符号上書き部
４０を備えていればよく、受信側で使用される場合は、
少なくとも受信機能に必要な上記CRC符号コピー部５０
及びCRC符号検査部６０を備えていればよい。
装置が、送信側で使用される場合は、少なくとも送信機
能に必要な上記CRC符号生成部３０及びCRC符号上書き部
４０を備えていればよく、受信側で使用される場合は、
少なくとも受信機能に必要な上記CRC符号コピー部５０
及びCRC符号検査部６０を備えていればよい。
【００２０】図２は、送信側通信インターフェース装置
と受信側通信インターフェース装置とを模式的に示した
図である。送信側通信インターフェース装置１０Ａは、
ホスト装置から入力されるデータを送信用メモリ１１Ａ
に格納し、CRCモジュール１３Ａは、送信用メモリ１１
Ａから読み出されたデータについてのCRC符号を生成
し、付加する。一方、CRC符号生成部３０は、送信用メ
モリ１１Ａに格納される前のデータを取得し、そのデー
タについてのCRC符号を生成し、CRC符号上書き部４０
は、CRCモジュール１３Ａで付加されたCRC符号を、CRC
符号生成部３０で生成されたCRC符号に上書きし、外部
に出力する。
と受信側通信インターフェース装置とを模式的に示した
図である。送信側通信インターフェース装置１０Ａは、
ホスト装置から入力されるデータを送信用メモリ１１Ａ
に格納し、CRCモジュール１３Ａは、送信用メモリ１１
Ａから読み出されたデータについてのCRC符号を生成
し、付加する。一方、CRC符号生成部３０は、送信用メ
モリ１１Ａに格納される前のデータを取得し、そのデー
タについてのCRC符号を生成し、CRC符号上書き部４０
は、CRCモジュール１３Ａで付加されたCRC符号を、CRC
符号生成部３０で生成されたCRC符号に上書きし、外部
に出力する。
【００２１】受信側通信インターフェース装置１０Ｂ
は、伝送ケーブルを介して外部から入力されるCRC付き
データを受信すると、CRCモジュール１３Ｂによる誤り
検査後にCRCモジュール１３Ｂから出力されるデータ
は、受信用メモリ２１Ｂに格納される。一方、受信され
たデータに付加されたCRC符号は、CRCモジュール１３Ｂ
で誤り検査を行う前に、CRC符号コピー部５０によりコ
ピーされ、取得される。そして、CRC検査部６０は、受
信用メモリ２１Ｂから出力されたデータを、CRC符号コ
ピー部５０により取得されたCRC符号に基づいて、再度
誤り検査を行う。
は、伝送ケーブルを介して外部から入力されるCRC付き
データを受信すると、CRCモジュール１３Ｂによる誤り
検査後にCRCモジュール１３Ｂから出力されるデータ
は、受信用メモリ２１Ｂに格納される。一方、受信され
たデータに付加されたCRC符号は、CRCモジュール１３Ｂ
で誤り検査を行う前に、CRC符号コピー部５０によりコ
ピーされ、取得される。そして、CRC検査部６０は、受
信用メモリ２１Ｂから出力されたデータを、CRC符号コ
ピー部５０により取得されたCRC符号に基づいて、再度
誤り検査を行う。
【００２２】図２に示した構成による本発明の実施の形
態における誤り検査処理について図３及び図４を参照し
つつ更に詳しく説明する。
態における誤り検査処理について図３及び図４を参照し
つつ更に詳しく説明する。
【００２３】図３は、送信側通信インターフェース装置
１０Ａのメモリ内でデータエラーが発生した場合の誤り
検査処理を説明する図である。図３（ａ）は、送信側の
データの流れ、図３（ｂ）は、受信側のデータの流れを
説明する図である。図３（ａ）において、ホスト装置か
らのデータ(data1)は、通信インターフェース装置１０
Ａと、（通信インターフェース装置１０Ａのメモリ１１
Ａに格納される前）に、CRC符号生成部３０の両方に入
力される。
１０Ａのメモリ内でデータエラーが発生した場合の誤り
検査処理を説明する図である。図３（ａ）は、送信側の
データの流れ、図３（ｂ）は、受信側のデータの流れを
説明する図である。図３（ａ）において、ホスト装置か
らのデータ(data1)は、通信インターフェース装置１０
Ａと、（通信インターフェース装置１０Ａのメモリ１１
Ａに格納される前）に、CRC符号生成部３０の両方に入
力される。
【００２４】図５は、CRC符号生成部３０のブロック構
成図である。CRC符号生成部３０は、ホスト装置からの
データ（data1）を受信すると、所定の制御信号に従っ
て、CRC符号生成回路３１が、データに対応するCRC符号
（CRC1）を生成、所定の出力タイミング信号に従って、
生成したCRC符号（CRC1）を、CRC符号上書き部４０に出
力する。
成図である。CRC符号生成部３０は、ホスト装置からの
データ（data1）を受信すると、所定の制御信号に従っ
て、CRC符号生成回路３１が、データに対応するCRC符号
（CRC1）を生成、所定の出力タイミング信号に従って、
生成したCRC符号（CRC1）を、CRC符号上書き部４０に出
力する。
【００２５】図３（ａ）に戻って、一方、通常通り、通
信インターフェース装置１０Ａに入力されたデータ（da
ta1）は、Link層における送信用メモリ１１に一旦格納
される。ここで、例えば、放射線入射により、ＳＥＵ現
象（ビット反転現象）が発生すると、メモリ１１内のデ
ータ（data1）は、データ（data2）に変化し、Link層の
CRCモジュールは、このデータ（data2）に対するCRC符
号（CRC２）を生成し、Link層から出力する。
信インターフェース装置１０Ａに入力されたデータ（da
ta1）は、Link層における送信用メモリ１１に一旦格納
される。ここで、例えば、放射線入射により、ＳＥＵ現
象（ビット反転現象）が発生すると、メモリ１１内のデ
ータ（data1）は、データ（data2）に変化し、Link層の
CRCモジュールは、このデータ（data2）に対するCRC符
号（CRC２）を生成し、Link層から出力する。
【００２６】CRC符号上書き部４０は、このLink層から
出力されたCRC符号（CRC２）付きデータ（data2）のう
ち、CRC符号（CRC２）を、CRC符号生成部３０で生成さ
れたCRC符号（CRC１）に上書きする。
出力されたCRC符号（CRC２）付きデータ（data2）のう
ち、CRC符号（CRC２）を、CRC符号生成部３０で生成さ
れたCRC符号（CRC１）に上書きする。
【００２７】図６は、CRC符号上書き部４０のブロック
構成図である。CRC符号上書き部４０の上書きタイミン
グ生成回路４１は、リンク層から出力されたCRC符号（C
RC2）付きデータ（data2）のデータ（data2）に含まれ
るヘッダ情報を解析し、送信データ内のCRC符号（CRC
2）の位置を検出し、その位置に基づいて、CRC符号を上
書きするタイミング信号を生成し、CRC符号上書き回路
４２に出力する。CRC符号上書き回路４２は、そのCRC符
号生成部３０で生成したCRC符号（CRC1）と、Link層か
らのCRC符号（CRC2）付きデータ（data2）を受信する
と、そのタイミング信号に基づいて、CRC符号（CRC2）
をCRC符号（CRC1）に上書きする。
構成図である。CRC符号上書き部４０の上書きタイミン
グ生成回路４１は、リンク層から出力されたCRC符号（C
RC2）付きデータ（data2）のデータ（data2）に含まれ
るヘッダ情報を解析し、送信データ内のCRC符号（CRC
2）の位置を検出し、その位置に基づいて、CRC符号を上
書きするタイミング信号を生成し、CRC符号上書き回路
４２に出力する。CRC符号上書き回路４２は、そのCRC符
号生成部３０で生成したCRC符号（CRC1）と、Link層か
らのCRC符号（CRC2）付きデータ（data2）を受信する
と、そのタイミング信号に基づいて、CRC符号（CRC2）
をCRC符号（CRC1）に上書きする。
【００２８】図３（ａ）に戻って、上書きされたCRC符
号（CRC１）を有するデータ（data2）は、送信側の通信
インターフェース装置１０Ａの物理（Physical）層から
伝送ケーブルに出力され、受信側の通信インターフェー
ス装置１０Ｂの物理（Physical）層により受信される。
号（CRC１）を有するデータ（data2）は、送信側の通信
インターフェース装置１０Ａの物理（Physical）層から
伝送ケーブルに出力され、受信側の通信インターフェー
ス装置１０Ｂの物理（Physical）層により受信される。
【００２９】図３（ｂ）において、受信されたデータ
（data2）及びそれに付加されたCRC符号（CRC１）は、
受信側の通信インターフェース装置１０ＢのLink層に転
送されるとともに、CRC符号コピー部５０により、Link
装置に転送される前に、CRC符号（CRC1）がコピーさ
れ、CRC符号検査部６０による誤り検査に利用される。C
RC符号コピー部５０及びCRC符号検査部６０について
は、後述するが、簡単に説明すると、CRC符号コピー部
５０は、入力されたCRC符号付きデータからCRC符号を抽
出し、その抽出されたCRC符号をコピーして、CRC符号検
査部６０に出力する。そして、CRC符号検査部６０は、
抽出されたCRC符号と、受信側通信インターフェース装
置１０Ｂの受信用メモリ２１Ｂから出力されるデータに
対するCRC符号とを比較することで、受信用メモリ２１
Ｂから出力されるデータの誤り検査を実施する。また
は、CRC符号検査部６０は、受信側インターフェース装
置１０Ｂの受信用メモリ２１Ｂから出力されるデータ
を、抽出されたCRC符号で割り算した余りがゼロである
か否かを判定することで、受信用メモリ２１Ｂから出力
されるデータの誤り検査を実施する。
（data2）及びそれに付加されたCRC符号（CRC１）は、
受信側の通信インターフェース装置１０ＢのLink層に転
送されるとともに、CRC符号コピー部５０により、Link
装置に転送される前に、CRC符号（CRC1）がコピーさ
れ、CRC符号検査部６０による誤り検査に利用される。C
RC符号コピー部５０及びCRC符号検査部６０について
は、後述するが、簡単に説明すると、CRC符号コピー部
５０は、入力されたCRC符号付きデータからCRC符号を抽
出し、その抽出されたCRC符号をコピーして、CRC符号検
査部６０に出力する。そして、CRC符号検査部６０は、
抽出されたCRC符号と、受信側通信インターフェース装
置１０Ｂの受信用メモリ２１Ｂから出力されるデータに
対するCRC符号とを比較することで、受信用メモリ２１
Ｂから出力されるデータの誤り検査を実施する。また
は、CRC符号検査部６０は、受信側インターフェース装
置１０Ｂの受信用メモリ２１Ｂから出力されるデータ
を、抽出されたCRC符号で割り算した余りがゼロである
か否かを判定することで、受信用メモリ２１Ｂから出力
されるデータの誤り検査を実施する。
【００３０】Link層のCRCモジュール１３Ｂは、Link層
内に入力されたデータ（data2）を、CRC符号（CRC１）
に基づいて誤り検査する。CRC符号（CRC１）は、送信側
メモリ１１Ａ内でデータエラーが発生する前の正しいデ
ータに対して生成されたCRC符号であるので、これによ
り、CRCモジュール１３Ｂは、CRC符号（CRC１）により
誤り検査を行うことで、データ（data2）に含まれる送
信用メモリ１１Ａ内で発生したデータエラーを検出する
ことができる。
内に入力されたデータ（data2）を、CRC符号（CRC１）
に基づいて誤り検査する。CRC符号（CRC１）は、送信側
メモリ１１Ａ内でデータエラーが発生する前の正しいデ
ータに対して生成されたCRC符号であるので、これによ
り、CRCモジュール１３Ｂは、CRC符号（CRC１）により
誤り検査を行うことで、データ（data2）に含まれる送
信用メモリ１１Ａ内で発生したデータエラーを検出する
ことができる。
【００３１】受信側通信インターフェース装置１０Ｂの
CRCモジュール１３Ｂは、データエラーを検出すると、
送信側通信インターフェース装置１０Ａに対して、再送
要求を出力する。
CRCモジュール１３Ｂは、データエラーを検出すると、
送信側通信インターフェース装置１０Ａに対して、再送
要求を出力する。
【００３２】図４は、受信側通信インターフェース装置
１０Ｂの受信用メモリ２１Ｂ内でデータエラーが発生し
た場合の誤り検査処理を説明する図である。図４（ａ）
は、送信側のデータの流れ、図４（ｂ）は、受信側のデ
ータの流れを説明する図である。図３（ａ）と同様に、
図４（ａ）における送信側通信インターフェース装置１
０Ａでは、ホスト装置からのデータ(data1)は、通信イ
ンターフェース装置１０Ａに入力する前、（通信インタ
ーフェース装置１０Ａの送信用メモリ１１Ａに格納され
る前）に、CRC符号生成部３０に入力され、そのデータ
に対するCRC符号（CRC１）が生成される。
１０Ｂの受信用メモリ２１Ｂ内でデータエラーが発生し
た場合の誤り検査処理を説明する図である。図４（ａ）
は、送信側のデータの流れ、図４（ｂ）は、受信側のデ
ータの流れを説明する図である。図３（ａ）と同様に、
図４（ａ）における送信側通信インターフェース装置１
０Ａでは、ホスト装置からのデータ(data1)は、通信イ
ンターフェース装置１０Ａに入力する前、（通信インタ
ーフェース装置１０Ａの送信用メモリ１１Ａに格納され
る前）に、CRC符号生成部３０に入力され、そのデータ
に対するCRC符号（CRC１）が生成される。
【００３３】送信側通信インターフェース装置１０Ａに
入力されたデータ（data1）は、送信用メモリ１１Ａに
一時的に保持される。このとき、送信側通信インターフ
ェース装置１０Ａの送信用メモリ１１Ａ内でＳＥＵ現象
が発生せずに、データエラーが発生しない場合は、送信
側通信インターフェース装置１０ＡのLink層内のCRCモ
ジュール１３Ａは、送信用メモリ１１Ａから読み出した
正しいデータ（data1）に対するCRC符号（CRC１）を生
成する。これは、CRC符号生成部３０で生成するCRC符号
（CRC１）と同じであり、CRC符号生成部３０が生成した
CRC符号（CRC１）をCRC符号上書き部４０により上書き
しても、データ（data1）に付加されるCRC符号は変化し
ない。すなわち、上書きされたCRC符号（CRC１）を有す
るデータ（data1）が、送信側通信インターフェース装
置１０Ａの物理（Physical）層から伝送ケーブルに出力
され、受信側通信インターフェース装置１０Ｂの物理
（Physical）層により受信される。
入力されたデータ（data1）は、送信用メモリ１１Ａに
一時的に保持される。このとき、送信側通信インターフ
ェース装置１０Ａの送信用メモリ１１Ａ内でＳＥＵ現象
が発生せずに、データエラーが発生しない場合は、送信
側通信インターフェース装置１０ＡのLink層内のCRCモ
ジュール１３Ａは、送信用メモリ１１Ａから読み出した
正しいデータ（data1）に対するCRC符号（CRC１）を生
成する。これは、CRC符号生成部３０で生成するCRC符号
（CRC１）と同じであり、CRC符号生成部３０が生成した
CRC符号（CRC１）をCRC符号上書き部４０により上書き
しても、データ（data1）に付加されるCRC符号は変化し
ない。すなわち、上書きされたCRC符号（CRC１）を有す
るデータ（data1）が、送信側通信インターフェース装
置１０Ａの物理（Physical）層から伝送ケーブルに出力
され、受信側通信インターフェース装置１０Ｂの物理
（Physical）層により受信される。
【００３４】図４（ｂ）において、受信側通信インター
フェース装置１０Ｂで受信されたデータ（data1）及び
それに付加されたCRC符号（CRC１）は、Link層に転送さ
れる前に、CRC符号コピー部５０に入力される。
フェース装置１０Ｂで受信されたデータ（data1）及び
それに付加されたCRC符号（CRC１）は、Link層に転送さ
れる前に、CRC符号コピー部５０に入力される。
【００３５】図７は、CRC符号コピー部５０のブロック
構成図である。CRC符号コピー部５０のコピー回路５１
は、入力されたCRC符号付きデータのヘッダ情報から、C
RC符号の位置を解析して、CRC符号だけをコピーして、C
RC符号検査部６０に出力する。また、コピー回路５１
は、CRC符号付きデータを、そのまま、受信側通信イン
ターフェース装置１０Ｂのリンク層に転送する。なお、
コピー回路５１は、CRC符号付きデータ全てをコピーし
てから、CRC符号のみを抽出して、それをCRC符号検査回
路６０に出力するようにしてもよい。
構成図である。CRC符号コピー部５０のコピー回路５１
は、入力されたCRC符号付きデータのヘッダ情報から、C
RC符号の位置を解析して、CRC符号だけをコピーして、C
RC符号検査部６０に出力する。また、コピー回路５１
は、CRC符号付きデータを、そのまま、受信側通信イン
ターフェース装置１０Ｂのリンク層に転送する。なお、
コピー回路５１は、CRC符号付きデータ全てをコピーし
てから、CRC符号のみを抽出して、それをCRC符号検査回
路６０に出力するようにしてもよい。
【００３６】Link層のCRCモジュール１３Ｂは、通常通
り、Link層内に入力されたデータ（data1）を、CRC符号
（CRC１）に基づいて誤り検査する。データ伝送中にデ
ータエラーが発生しなければ、CRC符号（CRC１）によ
り、データ（data1）について誤り検査を実施しても、
データ（data1）に誤りはないので、誤りは検出され
ず、データ（data1）は、受信用メモリ２１Ｂに一時的
に格納される。
り、Link層内に入力されたデータ（data1）を、CRC符号
（CRC１）に基づいて誤り検査する。データ伝送中にデ
ータエラーが発生しなければ、CRC符号（CRC１）によ
り、データ（data1）について誤り検査を実施しても、
データ（data1）に誤りはないので、誤りは検出され
ず、データ（data1）は、受信用メモリ２１Ｂに一時的
に格納される。
【００３７】ここで、例えば、放射線入射により、ＳＥ
Ｕ現象（ビット反転現象）が発生すると、受信用メモリ
２１Ｂ内のデータ（data1）は、データ（data2）に変化
し、データエラーが発生する。このエラーを含むデータ
（data2）が、所定タイミングで受信用メモリ２１Ｂか
ら出力される。
Ｕ現象（ビット反転現象）が発生すると、受信用メモリ
２１Ｂ内のデータ（data1）は、データ（data2）に変化
し、データエラーが発生する。このエラーを含むデータ
（data2）が、所定タイミングで受信用メモリ２１Ｂか
ら出力される。
【００３８】そして、受信用メモリ２１Ｂから所定タイ
ミングで出力されたデータ（data2）は、ホスト装置に
転送される前に、CRC符号検査部６０に入力され、再
度、誤り検査が実施される。
ミングで出力されたデータ（data2）は、ホスト装置に
転送される前に、CRC符号検査部６０に入力され、再
度、誤り検査が実施される。
【００３９】図８は、CRC符号検査部６０のブロック構
成図である。CRC符号検査部６０のCRC符号生成回路６１
は、通信インターフェース装置１０Ｂの受信用メモリ２
１Ｂからのデータ（data2）に対するCRC符号（CRC2）を
生成し、データ（data2）とともに、CRC符号比較回路６
２に出力する。
成図である。CRC符号検査部６０のCRC符号生成回路６１
は、通信インターフェース装置１０Ｂの受信用メモリ２
１Ｂからのデータ（data2）に対するCRC符号（CRC2）を
生成し、データ（data2）とともに、CRC符号比較回路６
２に出力する。
【００４０】CRC符号比較回路６２は、CRC符号生成回路
６１から入力されたCRC符号（CRC2）と、CRC符号コピー
部５０から入力されたCRC符号（CRC1）とを比較する。
この場合、CRC符号比較回路６２は、異なるCRC符号（CR
C1）、(CRC2)を受信するので、不一致と判定し、データ
エラーが検出される。
６１から入力されたCRC符号（CRC2）と、CRC符号コピー
部５０から入力されたCRC符号（CRC1）とを比較する。
この場合、CRC符号比較回路６２は、異なるCRC符号（CR
C1）、(CRC2)を受信するので、不一致と判定し、データ
エラーが検出される。
【００４１】図９は、CRC符号検査部６０の別のブロッ
ク構成図である。データ誤り検査回路６３は、通信イン
ターフェース装置１０Ｂの受信用メモリ２１からのデー
タ（data2）を、CRC符号コピー部５０から入力されたCR
C符号（CRC1）で割り算した余りを算出し、この値を検
査結果判定回路６４に出力する。検査結果判定回路６４
は、データ誤り検査回路６３から入力された余りが０
（ゼロ）であるか否かを判定する。この場合余りはゼロ
でないので、不一致と判定し、データエラーが検出され
る。
ク構成図である。データ誤り検査回路６３は、通信イン
ターフェース装置１０Ｂの受信用メモリ２１からのデー
タ（data2）を、CRC符号コピー部５０から入力されたCR
C符号（CRC1）で割り算した余りを算出し、この値を検
査結果判定回路６４に出力する。検査結果判定回路６４
は、データ誤り検査回路６３から入力された余りが０
（ゼロ）であるか否かを判定する。この場合余りはゼロ
でないので、不一致と判定し、データエラーが検出され
る。
【００４２】従って、図４（ｂ）に示されるように、受
信側通信インターフェース装置１０Ｂ内のCRCモジュー
ル１３Ｂによる誤り検査後に、受信用メモリ２１Ｂ内で
ＳＥＵ現象によるデータエラーが発生し、データ（data
1）がデータ（data2）に変化した場合であっても、CRC
符号検査部６０は、正しいデータ（data1）に対して生
成されたCRC符号（CRC１）により誤り検査を行うので、
受信用メモリ２１Ｂで発生したデータエラーを検出する
ことができる。
信側通信インターフェース装置１０Ｂ内のCRCモジュー
ル１３Ｂによる誤り検査後に、受信用メモリ２１Ｂ内で
ＳＥＵ現象によるデータエラーが発生し、データ（data
1）がデータ（data2）に変化した場合であっても、CRC
符号検査部６０は、正しいデータ（data1）に対して生
成されたCRC符号（CRC１）により誤り検査を行うので、
受信用メモリ２１Ｂで発生したデータエラーを検出する
ことができる。
【００４３】なお、CRC符号検査部６０で誤り検査が行
われるということは、受信側通信インターフェース装置
１０ＢのCRCモジュール１３Ｂでの誤り検査では、誤り
を検出しなかった（データエラーがなかった）場合であ
り、CRC符号検査部６０が取得するCRC符号（CRC１）
は、エラーのないデータに対する正しいCRC符号である
ので、正しいCRC符号による誤り検査が保証される。
われるということは、受信側通信インターフェース装置
１０ＢのCRCモジュール１３Ｂでの誤り検査では、誤り
を検出しなかった（データエラーがなかった）場合であ
り、CRC符号検査部６０が取得するCRC符号（CRC１）
は、エラーのないデータに対する正しいCRC符号である
ので、正しいCRC符号による誤り検査が保証される。
【００４４】CRC符号検査部６０は、誤り検査の結果、
データエラーを検出した場合は、再送要求を生成し、送
信側通信インターフェース装置１０Ａに通知する。
データエラーを検出した場合は、再送要求を生成し、送
信側通信インターフェース装置１０Ａに通知する。
【００４５】このように、通信インターフェース装置の
送信機能として、通信インターフェース装置内のメモリ
に格納される前のデータに対するCRC符号を生成する機
能と、その生成されたCRC符号を、メモリから出力され
たデータに付加する機能とを設けることで、送信側メモ
リ上で発生するデータエラーを検出することができるよ
うになる。また、通信インターフェース装置の受信機能
として、外部からのデータをメモリに格納する前に、デ
ータに付加されたCRC符号を取得する機能と、そのCRC符
号に基づいて、メモリから出力されたデータの誤り検査
を行う機能とを設けることで、受信側メモリ上で発生す
るデータエラーを検出することができるようになる。
送信機能として、通信インターフェース装置内のメモリ
に格納される前のデータに対するCRC符号を生成する機
能と、その生成されたCRC符号を、メモリから出力され
たデータに付加する機能とを設けることで、送信側メモ
リ上で発生するデータエラーを検出することができるよ
うになる。また、通信インターフェース装置の受信機能
として、外部からのデータをメモリに格納する前に、デ
ータに付加されたCRC符号を取得する機能と、そのCRC符
号に基づいて、メモリから出力されたデータの誤り検査
を行う機能とを設けることで、受信側メモリ上で発生す
るデータエラーを検出することができるようになる。
【００４６】また、上記本発明の実施の形態では、パー
ソナルコンピュータとその周辺装置との通信のような一
般用途向けの通信インターフェース装置を利用して、耐
放射線性を必要とする特殊な環境下でも使用可能な通信
インターフェース装置を提供することを提案したが、本
発明の特徴を有する専用品として提供されてもよい。こ
のような専用品として構成される場合の通信インターフ
ェース装置のブロック構成例を図１０に示す。
ソナルコンピュータとその周辺装置との通信のような一
般用途向けの通信インターフェース装置を利用して、耐
放射線性を必要とする特殊な環境下でも使用可能な通信
インターフェース装置を提供することを提案したが、本
発明の特徴を有する専用品として提供されてもよい。こ
のような専用品として構成される場合の通信インターフ
ェース装置のブロック構成例を図１０に示す。
【００４７】図１０は、本発明の実施の形態における通
信インターフェース装置の別の構成例であって、具体的
には、送信側で使用される通信インターフェース装置と
受信側で使用される通信インターフェース装置のブロッ
ク構成例が示される。なお、図１０に示される各要素に
おいて、図２と同一又は類似の要素については、同じ参
照番号が付される。
信インターフェース装置の別の構成例であって、具体的
には、送信側で使用される通信インターフェース装置と
受信側で使用される通信インターフェース装置のブロッ
ク構成例が示される。なお、図１０に示される各要素に
おいて、図２と同一又は類似の要素については、同じ参
照番号が付される。
【００４８】送信側通信インターフェース装置１０Ａで
は、CRC生成部３０が、ホスト装置から転送されるデー
タをメモリ１１Ａに格納される前に取得し、そのデータ
についてのCRCを生成する。そして、CRC付加部４０は、
メモリ１１Ａに格納する前若しくはメモリ１１Ａから出
力された後に、その生成されたCRCをデータに付加し、C
RCが付加されたデータは、外部に出力される。
は、CRC生成部３０が、ホスト装置から転送されるデー
タをメモリ１１Ａに格納される前に取得し、そのデータ
についてのCRCを生成する。そして、CRC付加部４０は、
メモリ１１Ａに格納する前若しくはメモリ１１Ａから出
力された後に、その生成されたCRCをデータに付加し、C
RCが付加されたデータは、外部に出力される。
【００４９】受信側通信インターフェース装置１０Ｂで
は、CRCコピー部５０が、外部から入力されたデータを
メモリ２１Ｂに格納する前に、そのデータに付加された
CRCをコピーし、取得しておく。そして、誤り符号検査
部６０が、メモリ２１Ｂから出力されたデータについ
て、その取得されたCRCを利用して誤り検査を行う。
は、CRCコピー部５０が、外部から入力されたデータを
メモリ２１Ｂに格納する前に、そのデータに付加された
CRCをコピーし、取得しておく。そして、誤り符号検査
部６０が、メモリ２１Ｂから出力されたデータについ
て、その取得されたCRCを利用して誤り検査を行う。
【００５０】すなわち、送信側では、送信用メモリに格
納される前のデータについてのCRCを生成し、それをデ
ータに付加して出力し、受信側では、受信用メモリに格
納される前のデータに付されたCRCをコピーしておき、
受信用メモリから出力された後で、そのコピーされたCR
Cを利用してデータの誤り検査を行う。これにより、送
信メモリ及び受信用メモリ内で発生するデータエラーも
検出することができるようになる。
納される前のデータについてのCRCを生成し、それをデ
ータに付加して出力し、受信側では、受信用メモリに格
納される前のデータに付されたCRCをコピーしておき、
受信用メモリから出力された後で、そのコピーされたCR
Cを利用してデータの誤り検査を行う。これにより、送
信メモリ及び受信用メモリ内で発生するデータエラーも
検出することができるようになる。
【００５１】このような構成は、図１又は図２の構成か
ら、Link層のCRCモジュール１３を省略した構成に類似
したものとなる。図１又は図２で示した一般用途向けの
通信インターフェース装置を利用した構成では、その通
信規格により、送信側については、送信用メモリから読
み出されたデータについてのCRC符号を生成し、また、
受信側については、受信用メモリに格納する前に誤り検
査を行うことが規格化されているため、送信側におい
て、二重にCRC符号を生成し、受信側において、二重に
誤り検査を行う構成となっている。しかしながら、その
ような通信規格に束縛されない限り、図９の構成のよう
に、送信側における１回のCRC符号生成、及び受信側に
おける１回の誤り検査により、本発明の通信インターフ
ェース装置を実現することができる。
ら、Link層のCRCモジュール１３を省略した構成に類似
したものとなる。図１又は図２で示した一般用途向けの
通信インターフェース装置を利用した構成では、その通
信規格により、送信側については、送信用メモリから読
み出されたデータについてのCRC符号を生成し、また、
受信側については、受信用メモリに格納する前に誤り検
査を行うことが規格化されているため、送信側におい
て、二重にCRC符号を生成し、受信側において、二重に
誤り検査を行う構成となっている。しかしながら、その
ような通信規格に束縛されない限り、図９の構成のよう
に、送信側における１回のCRC符号生成、及び受信側に
おける１回の誤り検査により、本発明の通信インターフ
ェース装置を実現することができる。
【００５２】上記本発明の実施の形態では、、誤り検査
に用いられる誤り検査符号として、CRC（巡回冗長検
査）符号を用いた例について説明したが、これに限られ
ず他の誤り検査符号であってもよい。また、ＢＣＨ符号
やＲＳ（リード・ソロモン）符号などのように、誤りを
検出して訂正する誤り訂正符号が適用されてもよい。本
明細書では、誤り検査符号は、誤り訂正符号を含む意味
で用いられる。
に用いられる誤り検査符号として、CRC（巡回冗長検
査）符号を用いた例について説明したが、これに限られ
ず他の誤り検査符号であってもよい。また、ＢＣＨ符号
やＲＳ（リード・ソロモン）符号などのように、誤りを
検出して訂正する誤り訂正符号が適用されてもよい。本
明細書では、誤り検査符号は、誤り訂正符号を含む意味
で用いられる。
【００５３】なお、本実施の形態における通信インター
フェース装置は、耐放射線性が必要な環境で使用される
各種装置に搭載することが可能である。耐放射線性が必
要な環境は、例えば、宇宙空間であって、本実施の形態
における通信インターフェース装置は、宇宙空間に打ち
上げられる人工衛星のような宇宙機器の制御装置や観測
装置に搭載されてもよい。
フェース装置は、耐放射線性が必要な環境で使用される
各種装置に搭載することが可能である。耐放射線性が必
要な環境は、例えば、宇宙空間であって、本実施の形態
における通信インターフェース装置は、宇宙空間に打ち
上げられる人工衛星のような宇宙機器の制御装置や観測
装置に搭載されてもよい。
【００５４】また、原子力施設も耐放射線性が必要な環
境であり、原子炉容器、蒸気発生器、使用済み燃料ピッ
トなどの高放射線環境設備の検査装置、メンテナンス装
置などに搭載されてもよい。
境であり、原子炉容器、蒸気発生器、使用済み燃料ピッ
トなどの高放射線環境設備の検査装置、メンテナンス装
置などに搭載されてもよい。
【００５５】さらに、高エネルギー粒子使用施設である
高エネルギー粒子加速実験施設に設置される観測装置、
監視装置などに搭載されてもよい。
高エネルギー粒子加速実験施設に設置される観測装置、
監視装置などに搭載されてもよい。
【００５６】さらに、重粒子線使用医療装置、ＣＴスキ
ャン装置などを使用する医療施設も高エネルギー粒子使
用施設であって、このような装置に本実施の形態の通信
インターフェース装置が搭載されてもよい。
ャン装置などを使用する医療施設も高エネルギー粒子使
用施設であって、このような装置に本実施の形態の通信
インターフェース装置が搭載されてもよい。
【００５７】本発明の保護範囲は、上記の実施の形態に
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。
【００５８】
【発明の効果】以上、本発明によれば、通信インターフ
ェース装置内のメモリのＳＥＵ現象（ビット反転現象）
により発生するデータエラーを検出することができるよ
うになるので、耐放射線性を必要とする環境下で使用可
能な通信インターフェース装置を提供することができ
る。
ェース装置内のメモリのＳＥＵ現象（ビット反転現象）
により発生するデータエラーを検出することができるよ
うになるので、耐放射線性を必要とする環境下で使用可
能な通信インターフェース装置を提供することができ
る。
【図１】本発明の実施の形態における通信インターフェ
ース装置の構成例を示す図である。
ース装置の構成例を示す図である。
【図２】送信側通信インターフェース装置と受信側通信
インターフェース装置とを模式的に示した図である。
インターフェース装置とを模式的に示した図である。
【図３】送信側通信インターフェース装置１０Ａのメモ
リ内でデータエラーが発生した場合の誤り検査処理を説
明する図である。
リ内でデータエラーが発生した場合の誤り検査処理を説
明する図である。
【図４】受信側通信インターフェース装置１０Ｂの受信
用メモリ２１Ｂ内でデータエラーが発生した場合の誤り
検査処理を説明する図である。
用メモリ２１Ｂ内でデータエラーが発生した場合の誤り
検査処理を説明する図である。
【図５】CRC符号生成部３０のブロック構成図である。
【図６】CRC符号上書き部４０のブロック構成図であ
る。
る。
【図７】CRC符号コピー部５０のブロック構成図であ
る。
る。
【図８】CRC符号検査部６０のブロック構成図である。
【図９】CRC符号検査部６０の別のブロック構成図であ
る。
る。
【図１０】本発明の実施の形態における通信インターフ
ェース装置の別の構成例を示す図である。
ェース装置の別の構成例を示す図である。
【図１１】一般的な通信インターフェース装置のブロッ
ク構成例を示す図である。
ク構成例を示す図である。
【図１２】図１０に示す通信インターフェース装置にお
けるデータの流れの概略を説明する図である。
けるデータの流れの概略を説明する図である。
１０ 通信インターフェース装置
１１ 送信用メモリ
１２ トランスミッタ
１３ CRCモジュール
２１ 受信用メモリ
２２ レシーバ
３０ CRC符号生成部
４０ CRC符号上書き部（CRC符号付加部）
５０ CRC符号コピー部
６０ CRC符号検査部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 益川 一範
愛知県小牧市大字東田中1200番地 三菱重
工業株式会社名古屋誘導推進システム製作
所内
(72)発明者 笠井 茂雄
愛知県名古屋市中村区岩塚町字高道１番地
三菱重工業株式会社名古屋研究所内
Ｆターム(参考） 5J065 AA01 AB01 AC02 AD04 AE01
AF02 AG01 AH03 AH06 AH15
AH16
5K014 AA01 BA06 BA08
Claims (7)
- 【請求項１】上位装置から入力されるデータを半導体メ
モリに格納し、その後当該半導体メモリから前記データ
を読み出し、外部に出力する通信インターフェース装置
において、 前記半導体メモリに格納される前のデータを取得し、当
該データに対する誤り検査符号を生成する誤り検査符号
生成手段と、 前記生成された誤り検査符号を、前記半導体メモリから
読み出された後のデータに付加する誤り検査符号付加手
段とを備え、 前記誤り検査符号が付加されたデータが外部に出力され
ることを特徴とする通信インターフェース装置。 - 【請求項２】外部から入力されるデータを半導体メモリ
に格納し、その後当該半導体メモリから前記データを読
み出し、上位装置に出力する通信インターフェース装置
において、 前記データに付加される誤り検査符号を、前記データが
前記半導体メモリに格納される前に取得する誤り検査符
号取得手段と、 前記取得された誤り検査符号を利用して、前記半導体メ
モリから読み出されたデータの誤り検査を行う誤り検査
手段とを備えることを特徴とする通信インターフェース
装置。 - 【請求項３】上位装置から入力される第１のデータを半
導体メモリに格納し、その後当該半導体メモリから前記
第１のデータを読み出し、外部に出力する送信手段と、 外部から入力される第２のデータを前記半導体メモリに
格納し、その後当該半導体メモリから前記第２のデータ
を読み出し、上位装置に出力する受信手段とを備える通
信インターフェース装置において、 前記送信手段は、 前記半導体メモリに格納される前の第１のデータを取得
し、当該第１のデータに対する誤り検査符号を生成する
誤り検査符号生成手段と、 前記生成された誤り検査符号を、前記半導体メモリに格
納される前の第１のデータ若しくは前記半導体メモリか
ら読み出された後の第１のデータに付加する誤り検査符
号付加手段とを有し、 前記誤り検査符号が付加された前記第１のデータを外部
に出力し、 前記受信手段は、 前記第２のデータに付加される誤り検査符号を、前記第
２のデータが前記半導体メモリに格納される前に取得す
る誤り検査符号取得手段と、 前記取得された誤り検査符号を利用して、前記半導体メ
モリから読み出されたデータの誤り検査を行う誤り検査
手段とを有することを特徴とする通信インターフェース
装置。 - 【請求項４】上位装置から入力されるデータを半導体メ
モリに格納し、その後当該半導体メモリから前記データ
を読み出し、外部に出力する通信インターフェース装置
において、 当該半導体メモリから読み出された後のデータについて
の誤り検査符号を生成し、当該データに前記誤り検査符
号を付加する第１の誤り検査符号生成手段と、 前記半導体メモリに格納される前のデータを取得し、当
該データに対する誤り検査符号を生成する第２の検査符
号生成手段と、 前記データに付加された前記第１の誤り検査符号生成手
段により生成された誤り検査符号を、前記第２の誤り符
号生成手段により生成された誤り検査符号に上書きする
上書き手段とを備え、 前記第２誤り符号生成手段により生成された誤り検査符
号が付加されたデータを外部に出力することを特徴とす
る通信インターフェース装置。 - 【請求項５】外部から入力されるデータを半導体メモリ
に格納し、その後当該半導体メモリから前記データを読
み出し、上位装置に出力する通信インターフェース装置
において、 前記半導体メモリに格納される前に、前記データに付加
される誤り検査符号を利用して、前記データの誤り検査
を行う第１の誤り検査手段と、 前記第１の誤り検査手段による誤り検査前に、前記デー
タに付加される前記誤り検査符号を取得する取得手段
と、 当該取得手段により取得された誤り検査符号を利用し
て、当該半導体メモリから読み出された後のデータの誤
り検査を行う第２の誤り検査手段とを備えることを特徴
とする通信インターフェース装置。 - 【請求項６】上位装置から入力される第１のデータを半
導体メモリに格納し、その後当該半導体メモリから前記
第１のデータを読み出し、外部に出力する送信手段と、 外部から入力される第２のデータを前記半導体メモリに
格納し、その後当該半導体メモリから前記第２のデータ
を読み出し、上位装置に出力する受信手段とを備える通
信インターフェース装置において、 前記送信手段は、 当該半導体メモリから読み出された後の第１のデータに
ついての誤り検査符号を生成し、前記第１のデータに前
記誤り検査符号を付加する第１の誤り検査符号生成手段
と、 前記半導体メモリに格納される前の第１のデータを取得
し、当該第１のデータに対する誤り検査符号を生成する
第２の検査符号生成手段と、 前記第１のデータに付加された前記第１の誤り検査符号
生成手段により生成された誤り検査符号を、前記第２の
誤り符号生成手段により生成された誤り検査符号に上書
きする上書き手段とを有し、 前記第２誤り符号生成手段により生成された誤り検査符
号が付加された第１のデータを外部に出力し、 前記受信手段は、 前記半導体メモリに格納される前に、前記第２のデータ
に付加される誤り検査符号を利用して、前記第２のデー
タの誤り検査を行う第１の誤り検査手段と、 前記第１の誤り検査手段による誤り検査前に、前記第２
のデータに付加される誤り検査符号を取得する取得手段
と、 当該取得手段により取得された誤り検査符号を利用し
て、当該半導体メモリから読み出された後の第２のデー
タの誤り検査を行う第２の誤り検査手段とを備えること
を特徴とする通信インターフェース装置。 - 【請求項７】請求項１乃至６のいずれかにおいて、 前記誤り検査符号は、冗長巡回検査（ＣＲＣ）符号であ
ることを特徴とする通信インターフェース装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071523A JP2003273840A (ja) | 2002-03-15 | 2002-03-15 | 通信インターフェース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071523A JP2003273840A (ja) | 2002-03-15 | 2002-03-15 | 通信インターフェース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273840A true JP2003273840A (ja) | 2003-09-26 |
Family
ID=29201777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002071523A Withdrawn JP2003273840A (ja) | 2002-03-15 | 2002-03-15 | 通信インターフェース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273840A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008071470A (ja) * | 2006-09-13 | 2008-03-27 | Hynix Semiconductor Inc | データ入出力エラー検出機能を有する半導体メモリ装置 |
| WO2011145133A1 (ja) * | 2010-05-17 | 2011-11-24 | 株式会社 東芝 | 通信システム |
| WO2016110973A1 (ja) * | 2015-01-07 | 2016-07-14 | 富士通株式会社 | 伝送装置および伝送方法 |
-
2002
- 2002-03-15 JP JP2002071523A patent/JP2003273840A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008071470A (ja) * | 2006-09-13 | 2008-03-27 | Hynix Semiconductor Inc | データ入出力エラー検出機能を有する半導体メモリ装置 |
| WO2011145133A1 (ja) * | 2010-05-17 | 2011-11-24 | 株式会社 東芝 | 通信システム |
| JP5259836B2 (ja) * | 2010-05-17 | 2013-08-07 | 株式会社東芝 | 通信システム |
| US9191152B2 (en) | 2010-05-17 | 2015-11-17 | Kabushiki Kaisha Toshiba | Communication system and communication terminal |
| WO2016110973A1 (ja) * | 2015-01-07 | 2016-07-14 | 富士通株式会社 | 伝送装置および伝送方法 |
| JPWO2016110973A1 (ja) * | 2015-01-07 | 2017-10-19 | 富士通株式会社 | 伝送装置および伝送方法 |
| US10476632B2 (en) | 2015-01-07 | 2019-11-12 | Fujitsu Limited | Device and method for transmitting frame in optical transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7734980B2 (en) | Mitigating silent data corruption in a buffered memory module architecture | |
| CN111130689B (zh) | 传送数据和数据校验字段的系统和方法 | |
| US20070271468A1 (en) | Method and Apparatus for Maintaining Data Integrity When Switching Between Different Data Protection Methods | |
| US7137057B2 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
| US6742159B2 (en) | Address parity error processing method, and apparatus and storage for the method | |
| US20130173986A1 (en) | Memory controller, data storage device, and memory controlling method | |
| US8675947B2 (en) | X-ray image diagnostic system, image processing apparatus and image processing method | |
| EP1224548A1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| US20070274349A1 (en) | Detector and method for detecting abnormality in time synchronization | |
| US20110022936A1 (en) | Sending device, receiving device, communication control device, communication system, and communication control method | |
| US20040098654A1 (en) | FIFO memory with ECC function | |
| CN114237972A (zh) | 一种用于总线传输的端到端ecc保护装置及方法 | |
| JP2003273840A (ja) | 通信インターフェース装置 | |
| EP3873011A1 (en) | Error detection | |
| JP3217716B2 (ja) | 無線パケット通信装置 | |
| JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
| KR100292788B1 (ko) | 에러검출 및 정정회로 | |
| JPH0374946A (ja) | データ通信における誤り制御方式 | |
| CN114826752B (zh) | 一种信号的加密方法、信号的加密装置以及终端设备 | |
| JPH0685793A (ja) | 伝送誤り検出方式 | |
| JP7394889B2 (ja) | 送信装置、受信装置及び通信方法 | |
| JP2005218220A (ja) | ディジタル保護・制御装置 | |
| JPH0897803A (ja) | データ伝送方式 | |
| KR100264913B1 (ko) | 디지털신호처리프로세서를이용한오차제어방법 | |
| EP1204232A1 (en) | Detection of uncorrectable data blocks in coded communications systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |